KR100576518B1 - Lithographic apparatus and exposing method in semiconductor devices using the same - Google Patents
Lithographic apparatus and exposing method in semiconductor devices using the same Download PDFInfo
- Publication number
- KR100576518B1 KR100576518B1 KR1020040046506A KR20040046506A KR100576518B1 KR 100576518 B1 KR100576518 B1 KR 100576518B1 KR 1020040046506 A KR1020040046506 A KR 1020040046506A KR 20040046506 A KR20040046506 A KR 20040046506A KR 100576518 B1 KR100576518 B1 KR 100576518B1
- Authority
- KR
- South Korea
- Prior art keywords
- exposure
- overlay mark
- latent image
- overlay
- exposing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 노광장치 및 그를 이용한 반도체 소자의 노광 방법에 관한 것으로, 보다 자세하게는 오버레이 마크만을 노광하여 잠상을 형성하고 중첩 정밀도를 측정하여 정렬 오차를 산출한 후 정렬 오차를 보정하여 노광함으로써 중첩 정밀도를 향상시키고 균일한 오버레이를 달성할 수 있으며 생산성을 향상시킬 수 있는 노광장치 및 그를 이용한 반도체 소자의 노광 방법에 관한 것이다.The present invention relates to an exposure apparatus and an exposure method of a semiconductor element using the same. More particularly, the exposure accuracy is increased by exposing only the overlay mark to form a latent image, measuring the overlapping accuracy, calculating the alignment error, and then correcting the alignment error to expose the overlapping accuracy. The present invention relates to an exposure apparatus capable of improving and achieving a uniform overlay and improving productivity, and an exposure method of a semiconductor device using the same.
본 발명의 상기 목적은 광원 및 1개 이상의 렌즈, 미러 및 필터를 포함하는 광학계를 구비하고 상기 광학계를 투과한 빛에 의해 레티클에 형성된 패턴을 기판 상에 투영하는 노광장치에 있어서, 기판 상의 오버레이 마크 영역을 노광하여 잠상을 형성하기 위한 오버레이 마크 영역 노광 시스템 및 상기 잠상으로부터 중첩 정밀도를 계측하기 위한 잠상 측정 시스템을 포함하는 것을 특징으로 하는 노광장치에 의해 달성된다.An object of the present invention is an exposure apparatus having an optical system including a light source and at least one lens, a mirror, and a filter, and for projecting a pattern formed on a reticle by light transmitted through the optical system onto a substrate, the overlay mark on the substrate. And an overlay mark area exposure system for exposing a region to form a latent image and a latent image measuring system for measuring overlapping accuracy from the latent image.
따라서, 본 발명의 노광장치 및 그를 이용한 반도체 소자의 노광 방법은 오버레이 마크만을 노광하여 잠상을 형성하고 중첩 정밀도를 측정하여 정렬 오차를 산출한 후 정렬 오차를 보정하여 노광함으로써 중첩 정밀도를 향상시키고 모든 기판에 대해 오버레이를 보정하여 균일한 오버레이를 달성할 수 있으며 생산성을 향상시키는 효과가 있다. Therefore, the exposure apparatus of the present invention and the exposure method of the semiconductor element using the same to expose only the overlay mark to form a latent image, measure the overlapping accuracy, calculate the alignment error, and then correct the alignment error to expose the exposure accuracy to improve all the substrate By correcting the overlay with respect to the uniform overlay can be achieved and has the effect of improving the productivity.
잠상, 오버레이, 중첩 정밀도(overlay accuracy), 노광Latent images, overlays, overlay accuracy, exposure
Description
도 1은 종래 기술에 의한 오버레이 마크를 나타낸 평면도 및 단면도.1 is a plan view and a cross-sectional view showing an overlay mark according to the prior art.
도 2는 본 발명에 의한 노광장치의 일 실시예를 나타낸 구성도.2 is a block diagram showing an embodiment of an exposure apparatus according to the present invention.
도 3은 본 발명에 의한 노광장치의 다른 실시예를 나타낸 구성도.3 is a configuration diagram showing another embodiment of the exposure apparatus according to the present invention.
도 4는 본 발명에 의한 반도체 소자의 노광 방법을 나타낸 흐름도.4 is a flowchart illustrating a method of exposing a semiconductor device according to the present invention.
도 5는 본 발명에 의한 오버레이 마크를 나타낸 평면도 및 단면도.5 is a plan view and a cross-sectional view showing an overlay mark according to the present invention.
본 발명은 노광장치 및 그를 이용한 반도체 소자의 노광 방법에 관한 것으로, 보다 자세하게는 오버레이 마크만을 노광하여 잠상(latent image)을 형성하고 중첩 정밀도를 측정하여 정렬 오차를 산출한 후 정렬 오차를 보정하여 노광함으로써 중첩 정밀도를 향상시키고 균일한 오버레이를 달성할 수 있으며 생산성을 향상시킬 수 있는 노광장치 및 그를 이용한 반도체 소자의 노광 방법에 관한 것이다.BACKGROUND OF THE
근래에 컴퓨터와 같은 정보 매체의 급속한 발전에 따라 반도체 소자 제조 기술도 비약적으로 발전하고 있다. 상기 반도체 소자는 집적도, 미세화, 동작속도 등을 향상시키는 방향으로 기술이 발전하고 있다. 이에 따라 집적도 향상을 위한 리소그래피 기술과 같은 미세 가공 기술에 대한 요구 특성 또한 엄격해지고 있다.In recent years, with the rapid development of information media such as computers, semiconductor device manufacturing technology is also rapidly developing. The semiconductor device has been developed in the direction of improving the degree of integration, miniaturization, operating speed and the like. As a result, requirements for microfabrication techniques, such as lithography techniques for improved integration, are becoming more stringent.
리소그래피 기술은 레티클(reticle)을 포함하는 마스크(mask) 상에 형성된 패턴을 기판으로 전사하는 사진 기술로서 반도체 소자의 미세화 및 고집적화를 주도하는 핵심 기술이다. 일반적으로, 리소그래피 공정은 포토레지스트를 도포하는 단계, 소프트베이크(softbake)하는 단계, 정렬 및 노광하는 단계, 노광후베이크(PEB : Post Exposure Bake)하는 단계 및 현상하는 단계를 포함하는 일련의 공정을 거쳐 수행한다.Lithography technology is a photographic technology for transferring a pattern formed on a mask including a reticle to a substrate, and is a core technology that leads to miniaturization and high integration of semiconductor devices. In general, a lithography process involves a series of processes including applying photoresist, softbake, aligning and exposing, post exposure baking (PEB), and developing. Perform through.
고집적 반도체 소자는 다수 회의 리소그래피 공정을 거치는 복잡한 적층 구조를 가지고 있기 때문에 상부층의 패턴과 하부층의 패턴 간의 정확한 배열이 소자의 특성 및 수율을 결정하는 중요한 요소가 되고 있다. 이처럼 적층 구조 를 형성하기 위한 각 단계의 노광 마스크 간의 정렬이나 노광장치와 기판 간의 정렬은 특정 형상의 마크를 기준으로 이루어진다.Since the highly integrated semiconductor device has a complicated stacked structure which undergoes a plurality of lithography processes, accurate arrangement between the pattern of the upper layer and the pattern of the lower layer becomes an important factor in determining the characteristics and yield of the device. As such, the alignment between the exposure masks and the exposure apparatus and the substrate in each step for forming the laminated structure are made based on a mark of a specific shape.
상기 마크는 다른 마스크 간의 정렬(layer to layer alignment)이나 하나의 마스크에 대한 다이(die) 간의 정렬에 사용되는 정렬키(alignment key) 혹은 정렬마크와, 패턴간의 중첩 정밀도인 오버레이(overlay)를 측정하기 위한 중첩 정밀도(overlay accuracy) 측정 마크 혹은 오버레이 마크가 있다. 중첩 정밀도란 적층 구조를 가지는 소자에서 이전 단계와 현재 단계 사이의 층간 정렬상태를 나타내는 지수로서 공정 진행 중의 에러, 마스크 자체의 에러 및 시스템 에러 등에 영향을 받는다.The mark measures an overlay, which is an alignment key or alignment mark used for layer to layer alignment between different masks or between dies for one mask, and an overlay precision between patterns. There is an overlay accuracy measurement mark or overlay mark. Overlapping precision is an index indicating interlayer alignment between a previous step and a current step in a device having a stacked structure, and is influenced by errors in the process, errors in the mask itself, and system errors.
1990년대 이후 많이 사용되고 있는 스텝 앤드 리피트 (step and repeat) 방식의 노광장치인 스테퍼(steper)는 하나의 샷(shot)을 노광한 후 스테이지가 X축, Y축으로 하나의 샷만큼 이동하여 다음 샷을 노광하는 방식으로 통상, 5 ~ 6 인치 정도의 마스크 사이즈를 가지며 샷 영역을 한정하기 때문에 균일도가 좋으며 스테퍼의 투영렌즈를 통과한 빛은 그 크기가 1/5로 축소되어 기판에 노광되는 것이 보통이다. 상기 스테이지는 스테퍼 정렬마크를 기준으로 자동또는 수동으로 기판의 정렬이 이루어지며, 스테이지는 기계적으로 동작되므로 반복되는 공정시 정렬오차가 발생되고, 정렬오차가 허용 범위를 초과하면 소자에 불량이 발생하게 된다.Stepper, a step-and-repeat exposure device that has been used since 1990s, exposes one shot and then moves the stage by one shot on the X and Y axes. In general, it has a mask size of about 5 to 6 inches and has a uniformity because it limits the shot area. The light passing through the projection lens of the stepper is reduced to 1/5 and is usually exposed to the substrate. to be. The stage is aligned automatically or manually based on the stepper alignment mark, and the stage is mechanically operated so that an alignment error occurs in a repetitive process. If the alignment error exceeds an allowable range, a defect occurs in the device. do.
상기 스테퍼 정렬마크는 개별 샷(shot)의 디스플레이멘트 성분은 구할 수 있으나, 필드 배율(field magnification)이나 샷 회전(shot rotation) 등의 필드 성분은 구할 수 없으며, 이러한 필드 성분은 별도의 중첩 정밀도 측정장비를 사용하여 구하게 되므로 이중의 작업으로 인해 수율 및 생산성이 저하되며, 기판간 필드 성분 차이가 발생되면 전체 랏트(lot)에 대한 적절한 보상이 불가능하며 이러한 기판간 필드 성분 차이는 리소그래피 공정에서의 오정렬로 연결되어 대량으로 불량이 발생되는 문제가 있다. 상기 오정렬에 따른 중첩정확도의 조정범위는 소자의 디자인 룰(design rule)에 따르며, 통상디자인 룰의 20~30% 이내이다.The stepper alignment mark can obtain the displacement components of individual shots, but cannot obtain field components such as field magnification or shot rotation, and the field components can measure separate overlapping accuracy. Because of the use of equipment, yield and productivity are reduced due to the duplication of work, and when field component differences between boards occur, proper compensation of the entire lot is not possible, and these field component differences between boards are misaligned in the lithography process. There is a problem that a large amount of defects are connected to. The adjustment range of the overlapping accuracy according to the misalignment is in accordance with the design rule of the device, and usually within 20-30% of the design rule.
스테퍼를 사용하는 노광 공정에 있어서, 레티클에 형성된 패턴이 기판 상에 축소 투영될 때 축소비율이 정해진 값과 달라지는 문제가 발생하는데 이를 축소비 오차라 한다.In an exposure process using a stepper, when a pattern formed on a reticle is reduced and projected onto a substrate, a problem occurs that the reduction ratio is different from a predetermined value, which is called a reduction ratio error.
스캐너(scanner)는 필드 내 슬릿을 이용하여 노광을 함으로써 보다 균일도를 향상시키고 칩 사이즈의 대형화에 대응 가능한 대형 필드를 구현할 수 있다는 장점 때문에 최근에 많이 사용되고 있다. 통상, 6인치 정도의 마스크 사이즈를 가지며 1/4 축소 노광을 한다.BACKGROUND OF THE INVENTION Scanners have recently been used because of the advantage of improving the uniformity and realizing a large field that can cope with the increase in chip size by exposing using slits in the field. Typically, a mask size of about 6 inches and a quarter reduction exposure.
스캐너 방식의 노광장치에서는 X축과 Y축의 배율이 일정하지 않은 비대칭 노광이 일어난다. 스캐너 장치를 이용하여 정사각형 패턴을 형성하고자 할 때 X축과 Y축의 비대칭정도를 양축대칭 오차라 한다.In the scanner type exposure apparatus, asymmetrical exposure occurs in which the magnifications of the X and Y axes are not constant. When trying to form a square pattern using a scanner device, the degree of asymmetry between the X and Y axes is referred to as biaxial symmetry error.
또한 스캐너 방식의 노광장치에서는 레티클과 기판이 함께 이동하는데 기판의 진행방향과 레티클의 진행 방향이 일치하지 않아 의도하지 않은 평행사변형이 형성된다. 이러한 레티클과 기판의 진행방향 불일치를 방향오차라 한다.In addition, in the scanner type exposure apparatus, the reticle and the substrate move together, but the traveling direction of the substrate and the traveling direction of the reticle do not coincide, thereby forming an undesired parallelogram. This mismatch in the direction of travel between the reticle and the substrate is called directional error.
스캐너와 스테퍼를 혼용할 경우 발생하는 양축대칭오차, 방향오차 등을 최소화시키기 위해서 종래에는 스테퍼에서 정렬마크 영역의 포토레지스트를 노광하고 현상하여 포토레지스트 패턴을 형성하고 그 하부층을 식각하여 정렬마크를 형성한 다음 상기 정렬마크를 기준으로 스캐너를 정렬하고 중첩 정밀도를 측정한 다음 이를 기준으로 축소비 오차, 양축대칭 오차, 방향오차 값 등을 계산하고 보정하여 패턴 형성을 위한 주 노광을 실시한다.In order to minimize biaxial symmetry error and direction error that occur when the scanner and stepper are mixed, conventionally, the photoresist of the alignment mark area is exposed and developed on the stepper to form a photoresist pattern and the lower layer is etched to form the alignment mark. Then, the scanner is aligned based on the alignment mark, the overlapping accuracy is measured, and then the main exposure for pattern formation is performed by calculating and correcting the reduction ratio error, the biaxial symmetry error, and the direction error value.
상기 정렬마크 및 오버레이 측정마크는 반도체 기판에서 칩이 형성되지 않는 부분인 스크라이브 레인(scribe lane) 내에 형성하며, 상기 정렬마크를 이용한 오정렬 정도의 측정 방법으로는 버어니어 (vernier) 정렬마크를 이용한 시각 점검 방법과, 박스 인 박스(box in box)나 박스 인 바(box in bar) 정렬마크를 이용한 자동 점검 방법에 의해 측정한 후 보상한다.The alignment mark and the overlay measurement mark are formed in a scribe lane, which is a portion where a chip is not formed in a semiconductor substrate, and a measurement method using a vernier alignment mark as a measuring method of misalignment using the alignment mark. It is measured and compensated by an inspection method and an automatic inspection method using a box in box or a box in bar alignment mark.
도 1은 종래 기술에 의한 오버레이 마크 구조를 나타낸 평면도 및 단면도이다.1 is a plan view and a cross-sectional view showing an overlay mark structure according to the prior art.
도 1에 도시된 바와 같이, 종래의 오버레이 마크는 이전 단계에서 형성된 외부 박스(outer box, 어미자)(11)와 현재 단계에서 형성된 내부 박스(inner box, 아들자)(13) 사이의 상하 좌우 어긋남, 회전 및 직교 등을 측정하여 오버레이 보정값을 생성하고 생성된 보정값은 노광장치의 얼라인먼트 보정값으로 다음 노광 공정에 반영된다. 여기서, 외부 박스(11)는 하부 구조물(10)의 패턴으로 이루어지고, 내부 박스(13)는 층간 절연막(12) 상부에 하부 구조물을 패터닝하기 위하여 사용되는 포토레지스트로 이루어진다. 일례로, 외부 박스(11)와 내부 박스(13) 사이의 거리(X, Y)를 측정하 여 이들 거리가 동일한지 아니면 동일하지 않은지에 따라 반도체 구조물의 중첩 정밀도를 측정한다. 즉, 중첩 정밀도는 로 구해진다.As shown in FIG. 1, the conventional overlay mark is a vertical shift between the
상기한 종래 기술을 따르게 되면, 노광공정이 완전히 끝난 후에 중첩 정밀도를 측정하게 된다. 따라서, 오버레이 보정을 위해서는 노광공정을 완료한 후 중첩 정밀도를 측정하고 현상 공정을 통해 포토레지스트를 제거한 다음 보정값을 넣고 다시 반도체 소자 패턴 형성을 위한 노광공정을 진행해야 한다.According to the above conventional technique, the overlapping precision is measured after the exposure process is completed. Therefore, in order to overlay correction, after the exposure process is completed, the overlapping precision is measured, the photoresist is removed through the developing process, the correction value is inserted, and the exposure process for semiconductor device pattern formation is performed again.
이러한 종래 기술에 의한 중첩 정밀도 측정은 다음과 같은 문제점이 있다. 첫째, 노광을 완료한 후에 중첩 정밀도를 측정하므로 노광 공정을 다시 진행하는 데 많은 시간이 걸린다. 둘째, 모든 기판에 대해서 중첩 정밀도를 측정할 수 없으므로 측정하지 않은 기판에 대한 중첩 정밀도를 알 수 없다. 세째, 측정한 기판만을 분석하여 보정값을 정하므로 측정하지 않은 기판은 정확한 보정을 할 수 없게 된다.The overlapping precision measurement according to the prior art has the following problems. First, since the overlapping accuracy is measured after the exposure is completed, it takes a long time to proceed the exposure process again. Second, since the overlapping accuracy cannot be measured for all the substrates, the overlapping accuracy for the unmeasured substrates cannot be known. Third, since only the measured substrate is analyzed and the correction value is determined, the non-measured substrate cannot be accurately corrected.
상기와 같은 문제점을 해결하기 위해, 대한민국 공개특허 제2001-0061363호는 스테퍼 방식의 노광장치에서 정렬 키 영역을 노광하여 잠상을 만든 후 상기 잠상을 기준으로 스캐너 방식의 노광장치를 정렬하고 상기 정렬키 영역을 노광하여 중첩 정밀도를 측정하는 스테퍼와 스캐너 방식의 노광장치를 이용하는 반도체 소자 제조 공정에서의 중첩도 향상 방법을 개시하고 있다.In order to solve the above problems, Korean Patent Laid-Open Publication No. 2001-0061363 discloses a latent image by exposing an alignment key region in a stepper type exposure apparatus, and then aligns the scanner type exposure apparatus with respect to the latent image and the alignment key. A method of improving the overlapping degree in a semiconductor device manufacturing process using a stepper and an exposure apparatus of a scanner method for exposing an area to measure overlapping accuracy is disclosed.
그러나, 상기와 같은 중첩도 향상 방법은 실제적으로 잠상을 형성하기 위한 장치나 그 방법 등이 명시되지 않았을 뿐만 아니라 스테퍼나 스캐너만을 사용하여 노광하는 경우에는 적용이 곤란한 문제가 있다.However, the method of improving the superimposition degree as described above does not actually specify a device or method for forming a latent image, and there is a problem that it is difficult to apply when exposing only using a stepper or a scanner.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 오버레이 마크만을 노광하여 잠상을 형성하고 중첩 정밀도를 측정하여 정렬 오차를 산출한 후 정렬 오차를 보정하여 노광함으로써 중첩 정밀도를 향상시키고 균일한 오버레이를 달성할 수 있으며 생산성을 향상시킬 수 있는 노광장치 및 그를 이용한 반도체 소자의 노광 방법을 제공하는 데 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the problems of the prior art as described above, to improve the overlapping accuracy by exposing only the overlay mark to form a latent image, measuring the overlapping accuracy, calculating the alignment error, and then correcting the alignment error for the exposure. An object of the present invention is to provide an exposure apparatus capable of achieving a uniform overlay and improving productivity, and an exposure method of a semiconductor device using the same.
본 발명의 상기 목적은 광원 및 1개 이상의 렌즈, 미러 및 필터를 포함하는 광학계를 구비하고 상기 광학계를 투과한 빛에 의해 레티클에 형성된 패턴을 기판 상에 투영하는 노광장치에 있어서, 기판 상의 오버레이 마크 영역을 노광하여 잠상을 형성하기 위한 오버레이 마크 영역 노광 시스템 및 상기 잠상으로부터 중첩 정밀도를 계측하기 위한 잠상 측정 시스템을 포함하는 것을 특징으로 하는 노광장치에 의해 달성된다.An object of the present invention is an exposure apparatus having an optical system including a light source and at least one lens, a mirror, and a filter, and for projecting a pattern formed on a reticle by light transmitted through the optical system onto a substrate, the overlay mark on the substrate. And an overlay mark area exposure system for exposing a region to form a latent image and a latent image measuring system for measuring overlapping accuracy from the latent image.
본 발명의 상기 목적은 기판 상에 포토레지스트를 도포하는 단계, 상기 포토레지스트의 오버레이 마크 영역을 노광하여 잠상을 형성하는 단계, 상기 잠상을 이용하여 중첩 정밀도를 측정하는 단계, 상기 측정된 중첩 정밀도로부터 정렬오차를 산출하는 단계 및 상기 정렬오차를 보정하여 반도체 소자 패턴을 형성하기 위한 노광을 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 노광 방법에 의해서도 달성된다.The object of the present invention is to apply a photoresist on a substrate, to expose an overlay mark area of the photoresist to form a latent image, to measure the overlapping accuracy using the latent image, from the measured overlapping precision It is also achieved by an exposure method of a semiconductor device, comprising the step of calculating the alignment error and performing exposure to form the semiconductor device pattern by correcting the alignment error.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2는 본 발명에 의한 노광장치의 일 실시예를 나타낸 구성도이다.2 is a block diagram showing an embodiment of an exposure apparatus according to the present invention.
도 2에 도시된 바와 같이, 본 발명의 노광장치는 광원(102), 조명계(104), 컨덴서 렌즈(106), 노광 영역 설정 시스템(250), 투영렌즈(114) 및 잠상 측정 시스템(200)을 포함하고 있으며 도면에 도시하지 않았으나 상기 조명계(104)는 빛의 균일도 향상을 위한 플라이아이 렌즈(fly's eye lens), 광집속센서, 미러, 필터, 투과되는 빛의 영역을 레티클의 면적과 대응되도록 하기 위한 레티클 블라인드(reticle blind) 및 칼리메이터 렌즈(collimator lens) 등을 포함할 수 있다.As shown in FIG. 2, the exposure apparatus of the present invention includes a
상기 노광 영역 설정 시스템(250)은 상기 광원(102), 조명계(104) 및 컨덴서 렌즈(106)와 레티클(108)을 통과한 빛의 노광 영역을 오버레이 마크 영역으로 한정하기 위한 차광수단(252) 및 상기 차광수단을 노광장치의 광경로 상에 삽입 및 제거할 수 있도록 해주는 구동부(254)를 포함하는 것이 가능하다. 또한 상기 차광수단(252)은 디바이스와 레이어(layer)에 따라 빛을 차단하는 면적을 조정할 수 있도록 구성하거나 빛이 투과되는 면적을 일정하게 하되 상기 구동부(254)를 통해 상기 차광수단(252)을 왕복 운동하게 하여 순차적으로 오버레이 마크 영역을 노광하게 할 수도 있다. 상기 차광수단(252)을 통해 오버레이 마크 영역만을 노광함으로써 오버레이 잠상 마크가 형성되게 된다.The exposure
도면에 도시하지 않았으나, 상기 노광 영역 설정 시스템(250)은 광을 집속하기 위한 광집속장치, 상기 광집속장치로 모아진 빛으로 오버레이 마크 영역을 노광하기 위한 광섬유 및 상기 광집속장치와 광섬유를 노광장치의 광경로 상에 삽입 및 제거할 수 있도록 해주며 상기 광섬유의 왕복운동을 가능하게 해주는 구동부를 포함하는 것이 가능하다.
Although not shown in the drawing, the exposure
상기 노광 영역 설정 시스템(250)의 위치는 레티클(108)의 전, 후뿐만 아니라 상기 투영 렌즈(114)의 전, 후 등이 가능하다. The position of the exposure
상기 잠상 측정 시스템(200)은 오버레이 마크 영역을 노광한 후 오버레이 마크를 측정하기 위한 것으로 측정용 광원(202), 빔스플리터(204), 렌즈(206), 반사경(206) 및 디텍터(210)를 포함하는 것이 가능하다. 상기 측정용 광원(202)은 상기 노광용 광원(102)과는 서로 다른 파장의 빛을 사용하며 기판(W) 상에 형성된 오버레이 잠상 마크에 빛을 조사한 후 반사된 빛을 상기 디텍터(210)에서 수신하여 중첩 정밀도를 측정하도록 한다. 상기 측정된 중첩 정밀도를 바탕으로 정렬오차를 보정하여 반도체 소자 패턴을 형성하기 위한 노광을 실시하게 된다.The latent
도 3은 본 발명에 의한 노광장치의 다른 실시예를 나타낸 구성도이다.3 is a configuration diagram showing another embodiment of the exposure apparatus according to the present invention.
도 3에 도시된 바와 같이, 본 발명의 노광장치는 광원(102), 조명계(104), 컨덴서 렌즈(106), 투영렌즈(114), 오버레이 마크 영역 노광 시스템(300) 및 잠상 측정 시스템(200)을 포함하고 있으며 도면에 도시하지 않았으나 상기 조명계(104)는 빛의 균일도 향상을 위한 플라이아이 렌즈, 광집속센서, 미러, 필터, 투과되는 빛의 영역을 레티클의 면적과 대응되도록 하기 위한 레티클 블라인드 및 칼리메이터 렌즈 등을 포함할 수 있다.As shown in FIG. 3, the exposure apparatus of the present invention includes a
상기 오버레이 마크 영역 노광 시스템(300)은 오버레이 마크 노광용 광원(302), 광집속 및 광로 설정 등을 위한 오버레이 마크 노광용 조명계(304), 광섬유(306) 및 구동부(308)를 포함하는 것이 가능하다. 상기 오버레이 마크 영역 시스템(300)은 디바이스 및 레이어에 따라 그 노광 위치와 면적을 조정할 수 있도록 상기 구동부(308)를 이용하여 상기 광섬유(306)를 움직일 수 있도록 구성할 수 있다. 상기 오버레이 마크 노광용 광원(302)은 상기 반도체 소자 패턴을 노광하기 위한 광원(102)과 다른 광원을 사용할 수도 있으나 같은 광원을 사용하는 것이 바람직하다. 이 경우, 오버레이 마크 영역을 노광할 때는 상기 오버레이 마크 영역 노광 시스템(300)으로 광을 송출해주는 광경로 조절 시스템을 추가적으로 구비하는 것이 가능하다.The overlay mark
도면에 도시하지 않았으나, 상기 광섬유(306) 대신 차광수단을 사용할 수 있다. 이경우 상기 차광수단은 오버레이 마크 영역으로만 빛이 도달하도록 빛을 차단하는 역할을 하며 그 면적이 가변할 수 있도록 구성한다. 또한, 상기 오 버레이 마크 노광용 조명계(304)는 광집속 기능은 수행하지 않는다.Although not shown in the figure, light blocking means may be used instead of the
상기 잠상 측정 시스템(200)은 오버레이 마크 영역을 노광한 후 오버레이 마크를 측정하기 위한 것으로 측정용 광원(202), 빔스플리터(204), 렌즈(206), 반사경(206) 및 디텍터(210)를 포함하는 것이 가능하다. 상기 측정용 광원(202)은 상기 노광용 광원(102)과는 서로 다른 파장의 빛을 사용하며 기판(W) 상에 형성된 오버레이 잠상 마크에 빛을 조사한 후 반사된 빛을 상기 디텍터(210)에서 수신하여 중첩 정밀도를 측정하도록 한다.The latent
본 발명의 노광장치는 스테퍼 또는 스캐너가 바람직하며 도 2 및 도 3에 도시된 광학계 구성에 한정되는 것은 아니다. 즉, 노광장치의 종류에 따른 광학계의 구성 차이에 관계없이 적용 가능하며 장치 메이커에 따른 광학계의 구성 차이에 관계없이 적용 가능하다.The exposure apparatus of the present invention is preferably a stepper or scanner and is not limited to the optical system configuration shown in FIGS. 2 and 3. That is, it is applicable regardless of the configuration difference of the optical system according to the type of exposure apparatus, and can be applied regardless of the configuration difference of the optical system according to the device maker.
도 4는 본 발명에 의한 반도체 소자의 노광 방법을 나타낸 흐름도이며 도 5는 본 발명에 의한 오버레이 마크를 나타낸 평면도 및 단면도이다.4 is a flowchart illustrating a method of exposing a semiconductor device according to the present invention, and FIG. 5 is a plan view and a cross-sectional view illustrating an overlay mark according to the present invention.
이하에서는 도 4 및 도 5를 참조하여 본 발명의 노광장치로 노광을 실시하는 공정을 살펴보기로 한다.Hereinafter, a process of performing exposure with the exposure apparatus of the present invention will be described with reference to FIGS. 4 and 5.
먼저, 반도체 기판을 노광장치로 이송하여 포토레지스트를 도포한다(S100). 상기 반도체 기판(도시하지 않음)에는 소정의 하부 구조물(20)이 형성되어 있으며 상기 하부 구조물(20)로 형성된 오버레이 측정을 위한 외부 박스(21)가 존재하며 그 상부에는 층간절연막(22)이 존재한다. 상기 층간절연막(22)은 일례를 들어 나타낸 것으로 반드시 존재해야 하는 것은 아니다. First, the semiconductor substrate is transferred to an exposure apparatus to apply a photoresist (S100). A predetermined
다음, 상기 포토레지스트의 오버레이 마크 영역을 노광하여 잠상을 형성한다(S101). 오버레이 마크 영역을 노광함으로써 상기 포토레지스트가 반응을 일으키고 상기 포토레지스트는 두께 변화 또는 상변화를 일으키어 노광된 부분(30)과 노광되지 않은 부분(40)이 차이를 나타내게 되어 잠상(23)을 형성하게 된다.Next, an overlay mark area of the photoresist is exposed to form a latent image (S101). By exposing an overlay mark area, the photoresist causes a reaction and the photoresist causes a thickness change or a phase change so that the exposed
다음, 상기 잠상(23)을 이용하여 중첩 정밀도를 측정한다(S102). 이전 단계에서 형성된 외부 박스(21)와 현재 단계에서 형성된 내부 박스(23) 사이의 상하 좌우 어긋남, 회전 및 직교 등을 측정하여 오버레이 보정값을 생성하고 생성된 보정값은 노광장치의 얼라인먼트 보정값으로 다음 노광 공정에 반영하게 된다. 일례로, 외부 박스(21)와 내부 박스(23) 사이의 거리(X', Y')를 측정하여 이들 거리가 동일한지 아니면 동일하지 않은지에 따라 반도체 구조물의 중첩 정밀도를 측정한다. 즉, 중첩 정밀도는 로 구해진다.Next, the overlapping precision is measured using the latent image 23 (S102). Generates an overlay correction value by measuring the vertical and horizontal misalignment, rotation, and orthogonality between the
다음, 상기 측정된 중첩 정밀도로부터 정렬오차를 산출한다(S103). 상기 정렬오차에는 양축대칭오차, 축소비 오차 및 방향 오차 등이 있다.Next, an alignment error is calculated from the measured overlapping precision (S103). The alignment error includes biaxial symmetry error, reduction ratio error and direction error.
마지막으로, 상기 정렬오차를 보정하여 반도체 소자 패턴을 형성하기 위한 노광을 실시한(S104) 후 현상 등의 후속 공정을 진행한다. 상기 정렬오차를 보정하여 노광하기 때문에 패턴간의 중첩 정밀도를 크게 향상시킬 수 있으며 반 도체 소자 패턴을 형성하기 위한 노광 전에 포토레지스트 제거 공정이 필요없기 때문에 공정이 단순화되며 모든 기판에 대한 오버레이 보상이 이루어지기 때문에 기판 간의 중첩 정밀도 편차도 없어지게 된다. 또한, 본 발명은 스테퍼 또는 스캐너 방식의 노광장치를 혼용하지 않고 단독으로 사용하는 경우에도 적용가능하다.Finally, after the exposure is corrected to form the semiconductor device pattern by correcting the alignment error (S104), a subsequent process such as development is performed. Since the alignment error is corrected and exposed, the overlapping accuracy between the patterns can be greatly improved. Since the photoresist removing process is not necessary before the exposure to form the semiconductor device pattern, the process is simplified and overlay compensation is performed on all substrates. As a result, there is no variation in the overlapping accuracy between the substrates. In addition, the present invention is also applicable to the case where a stepper or scanner type exposure apparatus is used alone without being mixed.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above-described embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 노광장치 및 그를 이용한 반도체 소자의 노광 방법은 오버레이 마크만을 노광하여 잠상을 형성하고 중첩 정밀도를 측정하여 정렬 오차를 산출한 후 정렬 오차를 보정하여 노광함으로써 중첩 정밀도를 향상시키고 모든 기판에 대해 오버레이를 보정하여 균일한 오버레이를 달성할 수 있으며 생산성을 향상시키는 효과가 있다. Therefore, the exposure apparatus of the present invention and the exposure method of the semiconductor element using the same to expose only the overlay mark to form a latent image, measure the overlapping accuracy, calculate the alignment error, and then correct the alignment error to expose the exposure accuracy to improve all the substrate By correcting the overlay with respect to the uniform overlay can be achieved and has the effect of improving the productivity.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040046506A KR100576518B1 (en) | 2004-06-22 | 2004-06-22 | Lithographic apparatus and exposing method in semiconductor devices using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040046506A KR100576518B1 (en) | 2004-06-22 | 2004-06-22 | Lithographic apparatus and exposing method in semiconductor devices using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050121390A KR20050121390A (en) | 2005-12-27 |
KR100576518B1 true KR100576518B1 (en) | 2006-05-03 |
Family
ID=37293553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040046506A KR100576518B1 (en) | 2004-06-22 | 2004-06-22 | Lithographic apparatus and exposing method in semiconductor devices using the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100576518B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101071189B1 (en) * | 2008-11-13 | 2011-10-10 | 주식회사 하이닉스반도체 | Overlay Vernier Mask Structure For Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100791338B1 (en) | 2006-08-07 | 2008-01-03 | 삼성전자주식회사 | Registration corrected photomask and method for correcting photomask registration |
-
2004
- 2004-06-22 KR KR1020040046506A patent/KR100576518B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101071189B1 (en) * | 2008-11-13 | 2011-10-10 | 주식회사 하이닉스반도체 | Overlay Vernier Mask Structure For Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20050121390A (en) | 2005-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104834186A (en) | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method | |
JP2000021751A (en) | Method of exposure and exposure equipment | |
US20090190118A1 (en) | Exposure apparatus inspection mask, and method of inspecting exposure apparatus using exposure apparatus inspection mask | |
US20090284722A1 (en) | Method for monitoring focus on an integrated wafer | |
US20020037460A1 (en) | Stage unit, measurement unit and measurement method, and exposure apparatus and exposure method | |
US8149385B2 (en) | Alignment unit and exposure apparatus | |
JPH09199406A (en) | Position detecting device and manufacture of semiconductor element using thereof | |
US7050151B2 (en) | Exposure apparatus, exposure method, and device manufacturing method | |
JP5084432B2 (en) | Exposure method, exposure apparatus, and device manufacturing method | |
JPH11143087A (en) | Aligning device and projection aligner using the same | |
CN111771167B (en) | Alignment mark positioning in lithographic processes | |
US8077290B2 (en) | Exposure apparatus, and device manufacturing method | |
JP4174324B2 (en) | Exposure method and apparatus | |
KR100576518B1 (en) | Lithographic apparatus and exposing method in semiconductor devices using the same | |
JP3651630B2 (en) | Projection exposure method and projection exposure apparatus | |
JP2006286747A (en) | Alignment method, its device, process controller, and program | |
KR20220034902A (en) | Lithographic apparatus control method | |
JP5773735B2 (en) | Exposure apparatus and device manufacturing method | |
JP3259341B2 (en) | Alignment method, exposure method using the alignment method, and device manufacturing method using the exposure method | |
JP4158418B2 (en) | Adjustment method of resist pattern width dimension | |
JP2005303043A (en) | Position detection method and device, alignment method and device, exposure method and device, and position detection program | |
JPH1064808A (en) | Mask aligning method and projection exposing method | |
JPH10125589A (en) | Scanning type exposure equipment, and device manufacture using the equipment | |
JPH11233424A (en) | Projection optical device, aberration measuring method, projection method, and manufacture of device | |
JP3733180B2 (en) | Projection exposure apparatus and device manufacturing method using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090420 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |