KR100386892B1 - Multi stack semiconductor device with radiation function - Google Patents

Multi stack semiconductor device with radiation function Download PDF

Info

Publication number
KR100386892B1
KR100386892B1 KR1019950017893A KR19950017893A KR100386892B1 KR 100386892 B1 KR100386892 B1 KR 100386892B1 KR 1019950017893 A KR1019950017893 A KR 1019950017893A KR 19950017893 A KR19950017893 A KR 19950017893A KR 100386892 B1 KR100386892 B1 KR 100386892B1
Authority
KR
South Korea
Prior art keywords
package
housing
metal thin
semiconductor device
thin plate
Prior art date
Application number
KR1019950017893A
Other languages
Korean (ko)
Other versions
KR970003880A (en
Inventor
변광유
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950017893A priority Critical patent/KR100386892B1/en
Publication of KR970003880A publication Critical patent/KR970003880A/en
Application granted granted Critical
Publication of KR100386892B1 publication Critical patent/KR100386892B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection

Abstract

PURPOSE: A multi stack semiconductor device is provided to improve memory capacity by inserting a package to a slot and to improve radiation by forming a radiation fin in a housing. CONSTITUTION: A housing(11) can stack a package(1) which comprises many stories of metal thin plates(5) with insulative adhesive. Slots are formed in the housing for inserting the packages. A radiation fin(6) is formed at outside of the metal thin plate and the pitch of the metal thin plate is equal to the pitch of an outer lead(2).

Description

방열기능을 갖는 멀티 스택 반도체장치Multi-Stack Semiconductor Device with Heat Dissipation

본 발명은 방열기능을 갖는 멀티 스택(Multi Stack) 반도체장치에 관한 것으로, 더욱 상세하게는 금속박판 플레이트에 의한 하우징 내부에 패키지를 다단으로 스택 함으로써 원하는 만큼 메모리 용량을 확장할 수 있고, 하우징 일측에 방열핀 구조를 형성하여 방열기능이 향상된 멀티 스택 반도체장치에 관한 것이다.The present invention relates to a multi-stack semiconductor device having a heat dissipation function, and more particularly, by stacking a package in multiple stages inside a housing by a metal thin plate, the memory capacity can be expanded as desired, and on one side of the housing. The present invention relates to a multi-stack semiconductor device having a heat dissipation fin structure to improve heat dissipation.

반도체는 일반적으로 웨이퍼를 단일칩으로 분리하기 위해 절단하는 다이싱 공정과, 분리된 칩을 접착재료를 이용하여 리드프레임상에 접합하는 다이 어태치 공정과, 칩의 패드와 리드프레임의 내부리드를 전도성 금속선을 이용하여 연결하는 와이어 본딩 공정과, 와이어 본딩이 완료된 리드프레임을 외부의 각종 손상요인으로부터 보호하기 위하여 칩 주변에 보호재를 씌우고 성형하는 몰딩공정과, 외부리드에 납도금을 하고 반도체 기판에 장착가능한 지정된 리드형상으로 성형하는 리드 성형공정을 거쳐 제조된다.A semiconductor generally includes a dicing process for cutting a wafer into single chips, a die attach process for bonding the separated chips onto a lead frame using an adhesive material, and an inner lead of the pad and the lead frame of the chip. Wire bonding process using conductive metal wire, Molding process to cover and shape around the chip in order to protect the lead frame completed wire bonding from various damage factors, Lead plating on the external lead and the semiconductor substrate It is manufactured through a lead molding process for molding into a designated lead shape that can be mounted.

현대에는 대용량의 반도체장치에 대한 수요가 증대되고 있는데, 대용량을 구현하기 위해서는 패키지를 상호 연결시켜 사용할 수밖에 없고, 좁은 공간에서 이를 실현시키기 위해서는 패키지를 적층 형태로 로드시켜 멀티패키지 상태로 사용한다.In modern times, the demand for a large-capacity semiconductor device is increasing. To realize a large capacity, there is no choice but to interconnect the packages, and to realize this in a narrow space, the packages are loaded in a stacked form and used in a multi-package state.

대표적인 멀티패키지화 방법으로는 다운-셋(down-set)형식으로 리드외장된 두개의 패키지를 기판의 상하에 리드를 매개로 역상으로 로드하여 거울형으로 제조하는 방법이 있다. 이와 같은 멀티패키지화 방식은 메모리 용량을 증대시킬 수는 있으나, 두 종류의 리드프레임이 있어야 하고 멀티칩 반도체장치를 제조하는 과정도 복잡할 뿐 아니라 역상으로 패키지를 기판 상하에 안착하기 위한 장비가 구비되어야 한다. 또한 많은 공간(높이)을 점유하고 중량이 무거운 단점이 있다. 결국 소형, 경량의 제품을 요구하는 현 추세에 적합하지 않아 제품화로 사용하기 곤란한 문제점이 있다.Representative multi-packaging method is a method of manufacturing a mirror package by loading the two packages of the lead down-set (down-set) in the reverse phase through the lead via the upper and lower substrates. This multipackaging method can increase the memory capacity, but it requires two kinds of leadframes, and the process of manufacturing a multichip semiconductor device is not only complicated, but also the equipment for mounting the package on the upper and lower sides of the package must be provided in reverse. do. It also has the disadvantage of occupying a lot of space (height) and heavy weight. After all, there is a problem that it is difficult to use as a commercialization because it is not suitable for the current trend that requires a small, lightweight product.

반도체장치의 메모리 용량을 확장시킴에 있어서 상기 문제점을 해결하기 위한 것으로, 하나의 패키지에 멀티칩을 실장하여 메모리 용량을 증대시킨 방식의 멀티칩 반도체 패키지가 제안되었다. 이와 같은 방식은 한개의 페키지에 여러 개의 칩을 적층하여 소형/박형화가 가능하며, 다이와 다이 또는 다이와 시스템 사이의 정보전달처리속도가 증가하여 대형시스템 및 빠른 처리속도를 요하는 소형시스템에 효과적으로 사용할 수 있는 이점을 갖는다. 그러나, 이와 같은 다중 멀티 칩 모듈 패키지에서는 열방출이 용이하지 않아 멀티칩 탑재시 열방출에 문제가 있다.In order to solve the above problems in expanding the memory capacity of a semiconductor device, a multichip semiconductor package has been proposed in which a multichip is mounted in one package to increase memory capacity. This method can be miniaturized / thinned by stacking multiple chips in one package, and it can be effectively used for large systems and small systems requiring fast processing speed by increasing information transfer processing speed between die and die or die and system. That has the advantage. However, the heat dissipation is not easy in such a multi-chip module package, and there is a problem in heat dissipation when mounting the multi-chip.

반도체장치의 메모리 용량을 확장시키는 다른 방안으로 SIMM 타입 또는 패키지를 여러 개 겹쳐 쌓는 방법이 있다. 그러나, SIMM형의 경우는 많은 공간(높이)을 점유하는 단점이 있고, 패키지를 복수 개 적층하는 방법의 경우는 칩의 방열 문제를 고려하지 않았기 때문에 반도체장치의 메모리 용량은 확장하는데 한계가 있다.Another way to expand the memory capacity of a semiconductor device is to stack multiple SIMM types or packages. However, the SIMM type has a disadvantage of occupying a large amount of space (height), and the method of stacking a plurality of packages does not consider the heat dissipation problem of the chip, which limits the memory capacity of the semiconductor device.

본 발명의 목적은 상술한 종래 기술상의 문제점을 극복하는 것으로, 방열 효과를 향상시킴으로써 방열문제를 해결하여 제약 없이 메모리 용량을 확장시킬 수 있는 반도체장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to overcome the above-mentioned problems in the prior art, and to provide a semiconductor device capable of solving the heat dissipation problem by improving the heat dissipation effect and expanding the memory capacity without restriction.

즉, 본 발명은 금속박판 플레이트를 절연 접착제에 의하여 다단으로 접합시킴으로써 구성된, 패키지를 다단으로 적층할 수 있는 하우징을 구비하고, 상기 하우징 내에는 패키지를 삽입할 수 있는 슬롯이 있어 패키지 외부리드가 슬롯에 삽입되어 패키지 탑재 부분에 접착되어 있으며, 상기 금속박판 플레이트 외측은 방열핀구조로 형성되어 있고 금속박판 플레이트의 피치와 패키지의 외부리드 피치가 동일하도록 금속박판 플레이트가 다층으로 구성되고, 별도의 보조판이 금속박판 플레이트 좌우 양측에 취부되어 있는 하우징이 기판에 탑재되어 있는 것을 특징으로 하는 방열기능을 갖는 멀티 스택 반도체장치를 제공하는 것이다.That is, the present invention has a housing that can be laminated in multiple stages, which is formed by joining the metal thin plate in multiple stages by an insulating adhesive, and in the housing there is a slot into which the package can be inserted so that the package outer lead is a slot. It is inserted into and bonded to the package mounting portion, the outer side of the metal thin plate is formed of a heat radiation fin structure, the metal thin plate is composed of multiple layers so that the pitch of the metal thin plate and the outer lead pitch of the package is the same, and a separate auxiliary plate The present invention provides a multi-stacked semiconductor device having a heat dissipation function, wherein housings mounted on both sides of a metal thin plate are mounted on a substrate.

이하 본 발명을 도면을 참고하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 방열문제를 해결하기 위하여 별도의 하우징(11)을 제작하여 전체 패키지를 수용하되 하우징(11)의 일측을 방열핀(6) 구조로 형성하여 방열효과를 향상시킨 것을 특징으로 한다.The present invention is characterized by improving the heat dissipation effect by forming a separate housing 11 to solve the heat dissipation problem to accommodate the entire package but one side of the housing 11 to the heat dissipation fin (6) structure.

제 1도(a)는 본 발명의 멀티 스택 반도체장치의 개략사시도이고, 제 1도(b)는 본 발명의 멀티 스택 반도체장치의 하우징(11)의 측면도이다. 제 1도에 도시된 바와 같이, 본 발명의 하우징(11)은 원하는 용량만큼 패키지(1)를 삽입할 수 있도록 원하는 패키지(1)의 외부리드(2) 갯수만큼 금속박판 플레이트(5)를 절연접착제에 의하여 다단으로 접착시켜 구성된다. 본 발명에서 이러한 금속박판 플레이트(5)의 재료는 특별히 제한되는 것은 아니나 알루미늄 재질이 가장 바람직하다. 또한, 금속박판 플레이트(5) 사이를 접착시키는데 사용되는 접착제는 열전도성이 있는 것이어다 하는데, 고온에 견딜 수 있는 폴리이미드가 바람직하다. 본 발명에서 하우징(11)을 구성하는 금속박판 플레이트(5)는 제 3도(a)에 설명된 외부리드 피치(A)와 제 3도(b)에 설명된 접착제 층의 두께를 포함하는 금속박판 플레이트(5) 피치(B)가 동일하도록 구성되어야 한다(즉, A=B). 이러한 하우징(11)의 일측에는 패키지(1)를 탑재할 수 있는 슬롯(8)이 형성되고 외측에는 열을 방출시킬 수 있는방열핀(6)상의 구조물이 형성된다.FIG. 1A is a schematic perspective view of the multi-stack semiconductor device of the present invention, and FIG. 1B is a side view of the housing 11 of the multi-stack semiconductor device of the present invention. As shown in FIG. 1, the housing 11 of the present invention insulates the metal thin plate 5 by the number of outer leads 2 of the desired package 1 so that the package 1 can be inserted to a desired capacity. It is comprised by adhesive bonding in multiple stages. In the present invention, the material of the metal thin plate 5 is not particularly limited, but aluminum is most preferred. In addition, although the adhesive used for bonding between the metal thin plates 5 is a thing with heat conductivity, the polyimide which can endure high temperature is preferable. In the present invention, the metal thin plate 5 constituting the housing 11 includes the outer lead pitch A described in FIG. 3 (a) and the thickness of the adhesive layer described in FIG. 3 (b). The thin plates 5 should be configured so that the pitch B is the same (ie A = B). One side of the housing 11 is formed with a slot 8 for mounting the package 1 and a structure on the heat dissipation fin 6 capable of dissipating heat is formed outside.

본 발명의 방열기능을 갖는 멀티 스택 반도체장치를 제조하는 과정은 다음과 같다. 본 발명에 의한 반도체장치를 제조하는 경우에는 일차적으로 하우징(11)을 제작하여야 한다. 상기 하우징(11)은 패키지(1)의 외부리드(2) 갯수와 동일한 갯수만큼의 금속박판 플레이트(5)를 금속박판 플레이트(5)의 피치(B)와 외부리드의 피치(A)가 동일하도록 열전도성이 있는 절연접착제를 이용하여 접착하여 제조한다. 완성된 하우징(11)을 이용하여 반도체장치를 제작하는 경우에는 우선 하우징(11)의 패키지 외부리드 탑재부분(7)에 솔더 딥(solder dip) 또는 솔더 크림(solder cream)을 도포하여 솔더링 처리한다. 이어서 패키지(1)를 해당 슬롯(8)에 삽입한 후 외부리드(2)가 정확히 해당 금속박판 플레이트(5)에 안착되었는지 확인한다. 패키지(1)를 하우징(11) 내부에 배치하기 위해서는 패키지(1) 길이만큼 하우징(11)의 길이가 유지될 수 있도록 별도의 보조판을 좌우에 접착시켜야 한다. 외부리드(2)가 정확하게 해당 금속박판 플레이트(5)에 안착되면 가열부(IR furnace)를 통과시켜 패키지의 외부리드(2)를 금속박판 플레이트(5)에 접착시킨다. 이어서 완성된 하우징(11)의 기판에 접착시키는 부분(3)을 기판에 접착시켜 반도체장치를 제조한다. 이 때 하우징(11)을 기판에 접착시키는 방법은 인쇄회로기판에 접착시키는 일반적인 방법 또는 솔더 볼에 의한 방법을 이용할 수 있는데, 이는 하우징(11)의 하단부 즉, 인쇄회로기판(PCB)과 접촉하는 부분에 솔더 크림을 도포하거나 또는 솔더 볼(solder ball)을 녹여 붙인 후 인쇄 회로기판에 마운트(mount)하고 가열부를 통과시킴으로써 접착이 완료된다.A process of manufacturing a multi-stack semiconductor device having a heat dissipation function according to the present invention is as follows. In the case of manufacturing the semiconductor device according to the present invention, the housing 11 should be manufactured first. The housing 11 has the same number of metal thin plates 5 as the number of outer leads 2 of the package 1, and the pitch B of the metal thin plates 5 and the pitch A of the outer leads are the same. It is manufactured by bonding using a thermally conductive insulating adhesive. When fabricating a semiconductor device using the completed housing 11, first, a solder dip or solder cream is applied to the package outer lead mounting portion 7 of the housing 11 to perform soldering. . Subsequently, after the package 1 is inserted into the slot 8, it is checked whether the outer lead 2 is correctly seated on the metal thin plate 5. In order to arrange the package 1 inside the housing 11, a separate auxiliary plate must be attached to the left and right sides so that the length of the housing 11 can be maintained by the length of the package 1. When the outer lead 2 is correctly seated on the metal thin plate 5, the outer lead 2 of the package is attached to the metal thin plate 5 by passing through an IR furnace. Subsequently, the portion 3 to be bonded to the substrate of the completed housing 11 is bonded to the substrate to manufacture a semiconductor device. At this time, the method of adhering the housing 11 to the substrate may use a general method of adhering to the printed circuit board or a method using solder balls, which is in contact with the lower end of the housing 11, that is, in contact with the printed circuit board (PCB). Bonding is completed by applying solder cream to the part or by melting and attaching a solder ball, mounting it on a printed circuit board, and passing it through a heating part.

본 발명의 방열기능을 갖는 멀티 스택 반도체장치는 원하는 메모리 용량만큼 슬롯에 패키지를 삽입함으로써 메모리 용량을 확장할 수 있고, 하우징에 열을 방출할 수 있는 방열핀 구조가 구성되어 있으므로 방열기능이 향상된 이점을 갖는다.The multi-stack semiconductor device having a heat dissipation function of the present invention can expand the memory capacity by inserting a package into a slot as much as a desired memory capacity, and a heat dissipation fin structure capable of dissipating heat to a housing is provided, thereby improving heat dissipation. Have

제 1도(a)는 본 발명의 멀티 스택 반도체장치의 개략사시도,1A is a schematic perspective view of a multi-stack semiconductor device of the present invention,

(b)는 본 발명의 멀티 스택 반도체장치의 하우징의 측면도,(b) is a side view of a housing of a multi-stack semiconductor device of the present invention,

제 2도는 본 발명의 멀티 스택 반도체장치의 금속박판 플레이트의 사시도,2 is a perspective view of a metal thin plate of the multi-stack semiconductor device of the present invention,

제 3도(a)는 본 발명에서 외부리드 피치를 정의한 설명도,Figure 3 (a) is an explanatory diagram defining the external lead pitch in the present invention,

(b)는 본 발명에서 금속박판 플레이트를 정의한 설명도이다.(b) is explanatory drawing which defined the metal thin plate in this invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 패키지 2 : 외부리드1: Package 2: External Lead

3 : 기판에 접착시키는 부분 4 : 접착제3: part bonded to the substrate 4: adhesive

5 : 금속박판 플레이트 6 : 방열핀5: thin metal plate 6: heat dissipation fin

7 : 패키지 탑재 부분 8 :슬롯7: package mounting portion 8: slot

11 : 하우징11: housing

A : 외부리드 피치A: External lead pitch

B : 금속박판 플레이트 피치B: metal thin plate pitch

Claims (3)

금속박판 플레이트를 절연 접착제에 의하여 다단으로 접합시키므로써 구성된, 패키지를 다단으로 적층할 수 있는 하우징을 구비하고, 상기 하우징 내에는 패키지를 삽입할 수 있는 슬롯이 있어 패키지 외부리드가 슬롯에 삽입되어 패키지 탑재 부분에 접착되어 있으며, 상기 금속박판 플레이트 외측은 방열핀 구조로 형성되어 있고 금속박판 플레이트의 피치와 패키지의 외부리드 피치가 동일하도록 금속박판 플레이트가 다층으로 구성되고, 별도의 보조판이 금속박판 플레이트 좌우 양측에 취부되어 있는 하우징이 기판에 탑재되어 있는 것을 특징으로 하는 방열기능을 갖는 멀티 스택 반도체장치.The package is formed by joining the metal thin plate in multiple stages by an insulating adhesive, and has a housing for stacking the package in multiple stages. The housing has a slot into which the package can be inserted. It is bonded to the mounting portion, the outer side of the metal thin plate is formed of a heat dissipation fin structure, the metal thin plate is composed of multiple layers so that the pitch of the metal thin plate and the outer lead pitch of the package is the same, the separate auxiliary plate left and right A multi-stacked semiconductor device having a heat dissipation function, wherein housings mounted on both sides are mounted on a substrate. 제 1항에 있어서,The method of claim 1, 상기 하우징이 알루미늄 플레이트로 구성되는 것을 특징으로 하는 방열기능을 갖는 멀티 스택 반도체장치.Multi-stacked semiconductor device having a heat dissipation function, characterized in that the housing is composed of an aluminum plate. 제 1항에 있어서,The method of claim 1, 상기 절연접착제가 폴리이미드인 것을 특징으로 하는 방열기능을 갖는 멀티 스택 반도체장치.And said insulating adhesive is polyimide.
KR1019950017893A 1995-06-28 1995-06-28 Multi stack semiconductor device with radiation function KR100386892B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017893A KR100386892B1 (en) 1995-06-28 1995-06-28 Multi stack semiconductor device with radiation function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017893A KR100386892B1 (en) 1995-06-28 1995-06-28 Multi stack semiconductor device with radiation function

Publications (2)

Publication Number Publication Date
KR970003880A KR970003880A (en) 1997-01-29
KR100386892B1 true KR100386892B1 (en) 2003-08-14

Family

ID=37417570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017893A KR100386892B1 (en) 1995-06-28 1995-06-28 Multi stack semiconductor device with radiation function

Country Status (1)

Country Link
KR (1) KR100386892B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051576B1 (en) 2009-09-15 2011-07-22 삼성전기주식회사 Optimized battlefield power package
KR102064348B1 (en) 2017-11-30 2020-01-09 최계원 Structure for radiating heat

Also Published As

Publication number Publication date
KR970003880A (en) 1997-01-29

Similar Documents

Publication Publication Date Title
US7061079B2 (en) Chip package structure and manufacturing method thereof
US8183687B2 (en) Interposer for die stacking in semiconductor packages and the method of making the same
US6951982B2 (en) Packaged microelectronic component assemblies
US6673650B2 (en) Multi chip semiconductor package and method of construction
JP3560488B2 (en) Chip scale package for multichip
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US6593662B1 (en) Stacked-die package structure
US6900528B2 (en) Stacked mass storage flash memory package
US6204562B1 (en) Wafer-level chip scale package
US20100019379A1 (en) External heat sink for bare-die flip chip packages
JPH0846085A (en) Semiconductor device and method of manufacture
JPH0831560B2 (en) Circuit package assembly
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US7049173B2 (en) Method for fabricating semiconductor component with chip on board leadframe
KR19990006158A (en) Ball grid array package
US6198164B1 (en) Ultra high density integrated circuit semiconductor package and method for fabricating the same
JP2863155B2 (en) Semiconductor package and method of assembling the same
US6643136B2 (en) Multi-chip package with embedded cooling element
US6201297B1 (en) Semiconductor device
KR100386892B1 (en) Multi stack semiconductor device with radiation function
KR100220249B1 (en) Thermally enhanced thin ball grid array package
JPH08241940A (en) Semiconductor device and its manufacture
US6545350B2 (en) Integrated circuit packages and the method for the same
CN217788381U (en) Chip packaging structure
JPH10256469A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee