KR100384744B1 - Video signal sampling method and apparatus for digital offset and gain compensation - Google Patents
Video signal sampling method and apparatus for digital offset and gain compensation Download PDFInfo
- Publication number
- KR100384744B1 KR100384744B1 KR10-2000-0057244A KR20000057244A KR100384744B1 KR 100384744 B1 KR100384744 B1 KR 100384744B1 KR 20000057244 A KR20000057244 A KR 20000057244A KR 100384744 B1 KR100384744 B1 KR 100384744B1
- Authority
- KR
- South Korea
- Prior art keywords
- level
- video signal
- digital
- pedestal
- sync tip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Abstract
본 발명은 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는데 있어서, 아날로그 회로가 차지하는 비율을 최소화하여 VLSI로 구현하기 쉬운 방법 및 장치를 제공한다.The present invention provides a method and apparatus that is easy to implement in VLSI by minimizing the proportion of the analog circuit in converting an analog video signal into a digital video signal.
이를 위해 입력 비디오 신호인 아날로그 비디오 신호를 입력받은 아날로그-디지털 변환기(ADC)가 상기 비디오 신호를 디지털 신호로 변환한다. 변환된 디지털 신호는 페디스털 레벨을 검출하는 페디스털 검출부와 싱크 팁 레벨을 검출하는 싱크 팁 레벨 검출부에 의해 표준 디지털 비디오 신호와 비교된다. 이에 따라, 페디스털 레벨 검출부는 직류(DC) 레벨 조절을 통해 신호의 오프셋을 보정한다. 반면에 싱크 팁 레벨 검출부는 게인 조절을 통해 신호의 진폭을 보정한다. 이러한 과정을 거쳐 아날로그 비디오 신호가 표준신호에 거의 유사한 디지털 비디오 신호 데이터로 변환된다.To this end, an analog-to-digital converter (ADC) receiving an analog video signal, which is an input video signal, converts the video signal into a digital signal. The converted digital signal is compared with the standard digital video signal by a pedestal detector for detecting the pedestal level and a sync tip level detector for detecting the sync tip level. Accordingly, the pedestal level detector corrects the offset of the signal by adjusting the DC level. On the other hand, the sync tip level detector corrects the amplitude of the signal through gain adjustment. Through this process, the analog video signal is converted into digital video signal data almost similar to the standard signal.
Description
본 발명은 디지털적으로 오프셋과 게인을 보정하는 비디오신호 샘플링 방법 및 장치에 관한 것으로서, 더욱 상세하게는 고해상도의 A/D변환기를 응용하여 아날로그 비디오 신호를 디지털 비디오 신호로 샘플링하는 변환 과정에서 비디오 신호의 직류성분과 진폭성분을 디지털적으로 보정하는 방법 및 장치에 관한 것이다.The present invention relates to a video signal sampling method and apparatus for digitally correcting offset and gain, and more particularly, to a video signal in a conversion process of sampling an analog video signal into a digital video signal by applying a high-resolution A / D converter. The present invention relates to a method and apparatus for digitally correcting the direct current component and amplitude component.
일반적으로, 비디오 신호라는 것은 컴포지트 비디오(Composite video)신호를 말하는데, 이 컴포지트 비디오 신호에서 신호의 강약을 나타내는 레벨에는 절대적인 값이 없고, 싱크 레벨(Sync level)(도 3)에 대해 상대적인 값으로 표현되어진다. 따라서, 어느 한 비디오 시스템에서 다른 비디오 시스템으로의 비디오 신호 전달에서는 절대적인 레벨이 중요하지 않다. 다시 말하면, 비디오 신호를 받는 쪽의 시스템에서 비디오 싱크를 기준으로 다시 레벨을 설정하기 때문이다.In general, a video signal refers to a composite video signal, in which there is no absolute value at the level representing the strength of the signal in the composite video signal, and is expressed as a value relative to a sync level (FIG. 3). It is done. Thus, the absolute level is not critical to the video signal transfer from one video system to another. In other words, the system receiving the video signal sets the level again based on the video sync.
이러한 방법을 사용하는 것의 대표적인 예가 비디오 캡쳐 시스템이다. 비디오 캡쳐시스템(Video capture system)은 아날로그 비디오 신호를 디지털 신호 데이터로 변환해주는 시스템을 말하며, 이는 비디오 신호 레벨 보정과 아날로그-디지털 변환기능(Analog to Digital conversion), 및 기타 부가적인 기능으로 구성되어진다. 이 때 비디오 신호의 레벨보정은 페디스털 레벨을 기준으로 전체 신호 레벨을 재설정하는 것과, 전체 신호의 크기를 보정하는 2개의 큰 기능을 말한다.A representative example of using this method is a video capture system. Video capture system refers to a system that converts analog video signals into digital signal data. It consists of video signal level correction, analog to digital conversion, and other additional functions. . At this time, the level correction of the video signal refers to resetting the entire signal level based on the pedestal level and two large functions of correcting the magnitude of the entire signal.
일반적으로 전자를 클램핑(Clamping) 또는 오프셋(Offset)보정이라고 하고,후자를 게인(Gain)보정이라고 한다.In general, the former is called clamping or offset correction, and the latter is called gain correction.
현재까지 개발된 시스템들은 아날로그상에서 클램프(clamp)와 게인을 조절한 것이 주종을 이루었다. 이것이 일반적인 방법이고, 구현 가능한 유일한 방법이었기 때문이다. 그러나 반도체 기술이 크게 발전함에 따라 디지털상에서도 이러한 기능을 구현할 수 있게 되었다. 이를 가능하게 한 반도체 기술로는 고해상도(high resolution) 아날로그-디지털 변환(analog to digital conversion) 기술이다.The systems developed to date have been predominantly analogue to clamp and gain adjustments. This is the usual way and the only one that can be implemented. However, with the development of semiconductor technology, it is possible to realize these functions in digital. The semiconductor technology that makes this possible is high resolution analog to digital conversion.
상기의 기술을 채택한 종래의 방법에 대해서 도 1로 설명한다.A conventional method employing the above technique will be described with reference to FIG. 1.
입력 비디오 신호(100)는 아날로그 비디오 신호로서 도 3과 같은 파형으로 표시된다. 먼저 교류 커플링 캐패시터(AC Coupling capacitor)(110)는 입력전달된 아날로그 비디오 신호 중에서 직류(DC)성분을 제거한다. 상기 캐패시터(110)의 한 쪽에는 전류를 소싱하거나 싱크(sinking)할 수 있는 전류전원(120, 121)이 달려 있고, 이에 의해 캐패시터에 전하를 축적하거나 소멸시켜 전하량을 조절함으로써, 직류 레벨(DC level)을 조절하게 된다.The input video signal 100 is displayed as a waveform as shown in FIG. 3 as an analog video signal. First, the AC coupling capacitor 110 removes a direct current (DC) component from an input video signal. One side of the capacitor 110 includes current power sources 120 and 121 capable of sourcing or sinking current, thereby accumulating or dissipating charge in the capacitor to adjust the amount of charge, thereby providing a direct current level (DC). level).
이 직류 레벨을 높일 것이지 낮출 것인지는 페디스털 레벨 검출(Pedestal Level Detect)에 의해 결정된다. 여기서, 페디스털 레벨(도 3의 300)은 컴포지트 비디오 신호를 만들 때 기준이 되는 직류전압 레벨이다.Whether to increase or decrease this DC level is determined by Pedestal Level Detect. Here, the pedestal level (300 in FIG. 3) is a DC voltage level that is used as a reference when producing a composite video signal.
상기 페디스털 레벨 검출은 페디스털 레벨 디텍트(150)가 ADC(Analog to digital converter)(140)에 의해 샘플링된 비디오 데이터의 페더스털 레벨을 검출하는 것으로, 샘플링된 비디오 데이터의 페디스털 레벨이 정해진 기준 레벨보다 낮게 판정되면 전류(120, 121)를 소싱하여 캐패시터 양단의 전위차를 높여준다. 반면, 샘플링된 비디오 데이터의 페디스털 레벨이 정해진 기준 레벨보다 높게 판정되면 전류(120, 121)를 싱크하여 캐패시터 양단의 전위차를 낮추어 준다. 이런 상기 과정으로 샘플링된 비디오 데이터의 페디스털 레벨을 기준 레벨에 항상 일치하게 한다. 이 과정을 클램프 컨트롤이라 한다.The pedestal level detection is a pedestal level detector 150 detects the feather level of the video data sampled by the analog to digital converter (ADC) 140, the pedestal of the sampled video data If the level is determined to be lower than the predetermined reference level, the currents 120 and 121 are sourced to increase the potential difference across the capacitor. On the other hand, when the pedestal level of the sampled video data is determined to be higher than the predetermined reference level, the currents 120 and 121 are sinked to lower the potential difference across the capacitor. This process ensures that the pedestal level of the sampled video data always matches the reference level. This process is called clamp control.
또한, 여러 전송 경로를 통과한 비디오 신호는 경우에 따라서는 많이 감쇄되어 표준의 비디오 신호에 비해 진폭이 어긋나는 경우가 있다. 이것을 표준의 비디오 신호 진폭으로 보정하는 과정이 게인 컨트롤(Gain control)이다.In addition, video signals that have passed through several transmission paths are attenuated in some cases, and the amplitude may be shifted compared to standard video signals. The process of correcting this to the standard video signal amplitude is gain control.
일반적으로 게인 컨트롤은 비디오 신호에 포함되어 있는 싱크 팁 레벨(도 3의 320)의 크기로 감쇄정도를 판단한다. 여기서, 싱크 팁 레벨(도 3의 320)은 페디스털 레벨(300)값에서 싱크 레벨(310)값을 뺀 값으로 나타낸다.In general, the gain control determines the degree of attenuation based on the size of the sync tip level 320 of FIG. 3. Here, the sink tip level 320 (in FIG. 3) is expressed as a value obtained by subtracting the sink level 310 value from the pedestal level 300 value.
싱크 팁 레벨 디텍트(160)가 ADC(Analog to digital converter)(140)에 의해 샘플링된 비디오 데이터의 싱크 팁 레벨을 검출하는 것으로, 샘플링된 비디오 데이터의 싱크 팁 레벨 크기가 표준 비디오의 싱크 팁 레벨 크기보다 작은 경우에는 증폭기(AMP)(130)의 게인을 증가시키고, 샘플링된 비디오 데이터의 싱크 팁 레벨 크기가 표준 비디오의 싱크 팁 레벨 크기보다 큰 경우에는 증폭기의 게인을 감소시켜 비디오 신호 레벨을 표준신호에 맞게 유지하게 한다. 이런 과정은 비디오 신호 전체에 적용될 수도 있지만, 경우에 따라서는 싱크 부분에만 적용되는 시스템도 있다.The sync tip level detect 160 detects the sync tip level of the video data sampled by the analog to digital converter (ADC) 140, so that the sync tip level size of the sampled video data is the sync tip level of the standard video. If it is smaller than the amplitude, increase the gain of the amplifier (AMP) 130. If the magnitude of the sync tip level of the sampled video data is larger than that of the standard video, decrease the gain of the amplifier to standardize the video signal level. Keep it in line with the signal. This process may be applied to the entire video signal, but in some cases, the system may be applied only to the sync part.
페디스털 레벨과 싱크 팁 레벨을 검출하는 과정은 디지털 방식으로 이루어져 있기 때문에 이상의 클램프와 게인 컨트롤 방식을 순수하게 아날로그 방식으로 구현되었다고 표현할 수는 없지만, 실제 클램프와 게인이 조절되는 부분은 ADC이전 단계에서 이루어지기 때문에 아날로그 방식으로 구현되어 진다고 본다.Since the process of detecting pedestal level and sink tip level is digital, the above clamp and gain control method cannot be described as purely analog method, but the actual clamp and gain adjustment is the stage before the ADC. Because it is done in, it is considered to be implemented in analog way.
따라서, 상기의 방법은 실제 클램프 레벨과 게인이 아날로그 영역에서 작동되기 때문에 ADC의 유효 해상도를 최대로 사용할 수 있다. 이러한 결과로 이상의 보정에서 추가되는 화질의 열화(劣畵)가 최소화 된다.Thus, the above method maximizes the effective resolution of the ADC because the actual clamp level and gain are operated in the analog domain. As a result, deterioration of image quality added in the above correction is minimized.
이러한 장점에도 불구하고 실제적인 컨트롤 과정이 아날로그 영역에서 이루어지기 때문에 필수적으로 아날로그 회로를 많이 사용하는 시스템이 된다. 이는 VLSI(Very large scale integration; 초대규모 집적회로) 제조상 수율이 낮아지게 되며, 긴 테스트 시간을 필요로 한다. 또한, 급속도로 발전하는 VLSI제조 공정에 기민하게 적용하기가 어려운 단점을 갖고 있다. 게다가 일반적으로 아날로그 부분은 디지털보다 높은 동작 전압과 많은 소비전류를 필요로 하기 때문에 전력소비가 많은 IC로 제작되어지고, 다른 디지털 시스템과 통합하기 어려운 문제점도 있다.Despite these advantages, the actual control process takes place in the analog domain, making the system an intensive analog circuit. This results in lower yields for very large scale integration (VLSI) manufacturing and requires long test times. In addition, it has a disadvantage that it is difficult to apply agile to the rapidly developing VLSI manufacturing process. In addition, analog parts typically require higher operating voltages and higher current consumption than digital, making them more power-hungry ICs and difficult to integrate with other digital systems.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 전체 회로 중 아날로그 회로가 차지하는 비중을 최소화하여 VLSI로 구현하기 쉬운 방법 및 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a method and apparatus that can be easily implemented in a VLSI by minimizing the proportion of an analog circuit in an entire circuit.
또한, 다른 시스템과의 통합이 용이하게 적용하도록 하는 방법 및 장치를 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a method and apparatus for easily integrating with other systems.
또한, 초대규모 집적회로 등의 제조상 수율이 높아지도록 하는 방법 및 장치를 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a method and apparatus for increasing the manufacturing yield of an ultra-large scale integrated circuit.
도 1은 종래의 비디오 신호 샘플링을 위한 블럭도이다.1 is a block diagram for conventional video signal sampling.
도 2는 본 발명에 따른 비디오 신호를 샘플링을 하기 위한 블록도이다.2 is a block diagram for sampling a video signal according to the present invention.
도 3은 아날로그 비디오 신호를 나타내는 그래프이다.3 is a graph illustrating an analog video signal.
도 4는 본 발명에 따른 비디오 신호를 클램프 레벨 보정을 하기 위한 블럭도이다.4 is a block diagram for clamp level correction of a video signal according to the present invention.
도 5는 본 발명에 따른 비디오 신호를 클램프 레벨 보정을 하기 위한 과정을 설명하는 순서도이다.5 is a flowchart illustrating a process for clamp level correction of a video signal according to the present invention.
도 6은 클램프 레벨 보정의 전후를 보여주는 그래프의 일실시예이다.6 is an embodiment of a graph showing before and after clamp level correction.
도 7은 본 발명에 따른 비디오 신호를 게인 보정하기 위한 블록도이다.7 is a block diagram for gain correction of a video signal according to the present invention.
도 8은 본 발명에 따른 비디오 신호를 게인 보정을 하기 위한 과정을 설명하는 순서도이다.8 is a flowchart illustrating a process for gain correction of a video signal according to the present invention.
도 9는 게인 보정의 전후를 보여주는 그래프의 일실시예이다.9 is an embodiment of a graph showing before and after gain correction.
본 발명은 아날로그 비디오 신호를 디지털 비디오 신호로 변환하는데 있어서, 아날로그 회로가 차지하는 비율을 최소화하여 VLSI로 구현하기 쉬운 방법 및 장치를 제공한다.The present invention provides a method and apparatus that is easy to implement in VLSI by minimizing the proportion of the analog circuit in converting an analog video signal into a digital video signal.
이를 위해 입력 비디오 신호인 아날로그 비디오 신호를 입력받은 아날로그-디지털 변환기(ADC)가 상기 비디오 신호를 디지털 신호로 변환한다. 변환된 디지털 신호는 페디스털 레벨을 검출하는 페디스털 검출부와 싱크 팁 레벨을 검출하는 싱크 팁 레벨 검출부에 의해 표준 디지털 비디오 신호와 비교된다. 이에 따라, 페디스털 레벨 검출부는 직류(DC) 레벨 조절을 통해 신호의 오프셋을 보정한다. 반면에 싱크 팁 레벨 검출부는 게인 조절을 통해 신호의 진폭을 보정한다. 이러한 과정을 거쳐 아날로그 비디오 신호가 표준신호에 거의 유사한 디지털 비디오 신호 데이터로 변환된다.To this end, an analog-to-digital converter (ADC) receiving an analog video signal, which is an input video signal, converts the video signal into a digital signal. The converted digital signal is compared with the standard digital video signal by a pedestal detector for detecting the pedestal level and a sync tip level detector for detecting the sync tip level. Accordingly, the pedestal level detector corrects the offset of the signal by adjusting the DC level. On the other hand, the sync tip level detector corrects the amplitude of the signal through gain adjustment. Through this process, the analog video signal is converted into digital video signal data almost similar to the standard signal.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 비디오 신호를 샘플링을 하기 위한 블럭도이다.2 is a block diagram for sampling a video signal according to the present invention.
본 발명과 앞에서 언급한 종래의 기술과의 중요한 차이점은 클램프와 게인 컨트롤이 행해지는 부분이 ADC를 지난 샘플링된 비디오 데이터 영역이라는 점이다.실제 클램프와 게인 컨트롤의 동작 방법은 상기 전술한 종래의 기술과 크게 다를 바 없다.An important difference between the present invention and the prior art mentioned above is that the part where clamping and gain control is performed is the sampled video data region past the ADC. It is not much different from.
이러한 비디오 신호를 샘플링하기 위해 본 발명에서는 입력되는 아날로그 비디오 신호(200)에서 직류(DC)를 제거하기 위한 교류(AC) 커플링 캐패시터(210)와 새로운 직류 바이어스(Bias)를 맞춰주기 위한 고정 저항(220, 221)이 위, 아래로 연결된다. 이는 뒷 단에 있는 ADC(230)의 입력 범위에 맞추기 위한 바이어스이다. 이 때 사용되는 저항의 값은 비디오의 특성과 ADC 입력범위를 고려하여 적절하게 설정해야 한다.In order to sample such a video signal, in the present invention, a fixed resistor for matching a new DC bias with an AC coupling capacitor 210 for removing direct current (DC) from the input analog video signal 200. 220 and 221 are connected up and down. This is a bias to match the input range of the ADC 230 at the back stage. In this case, the value of the resistor to be used should be set properly considering the video characteristics and the ADC input range.
ADC(230)는 아날로그 신호를 디지털 신호로 변환하는 컨버터이다. 바이어스된 비디오 신호는 ADC에 의해 샘플링되어 디지털 데이터로 변환되어진다. ADC에 의해 샘플링된 디지털 비디오 데이터(260)는 클램프 컨트롤을 위한 페디스털 레벨 검출부(240)와 게인 컨트롤을 위한 싱크 팁 레벨 검출부(250)로 입력된다. 이러한 페디스털 검출부와 싱크 팁 레벨 검출부에 의하여 보정이 발생할 경우를 위해 각각 곱셈기(251)와 가감기(241)를 두어 이를 처리한다.The ADC 230 is a converter that converts analog signals into digital signals. The biased video signal is sampled by the ADC and converted into digital data. The digital video data 260 sampled by the ADC is input to the pedestal level detector 240 for clamp control and the sync tip level detector 250 for gain control. For the case where correction occurs by the pedestal detector and the sync tip level detector, the multiplier 251 and the subtractor 241 are disposed and processed.
과거 아날로그 기술로 구현될 수 있는 수준의 아날로그-디지털 변환기(analog to digital converter)는 대개 8비트 정도였지만 현재는 10비트 이상의 해상도를 갖는 ADC가 상용화되고 있다. 따라서, 본 발명은 고해상도 A/D변환기를 응용하여 클램프와 게인 컨트롤 시스템을 디지털로 구현한다.Analog-to-digital converters, which can be realized by analog technology in the past, were generally about 8 bits, but now ADCs with resolutions of 10 bits or more are commercially available. Accordingly, the present invention applies a high resolution A / D converter to digitally implement the clamp and gain control system.
도 4는 본 발명에 따른 비디오 신호를 클램프 레벨 보정을 하기 위한 블록도이다.4 is a block diagram for clamp level correction of a video signal according to the present invention.
클램프 레벨 보정을 하기 위한 클램프 컨트롤은 종래의 기술과 같이 페디스털 레벨을 기준으로 샘플링된 비디오 데이터의 레벨을 높이거나 낮춘다. 따라서, 도 4는 상기 도 2에서 클램프 레벨 보정만을 위해 관계된 부분만을 분리하여 나타낸다.Clamp control for clamp level correction raises or lowers the level of sampled video data based on the pedestal level, as in the prior art. Therefore, FIG. 4 shows only the parts related to the clamp level correction in FIG. 2 separately.
입력된 아날로그 비디오 신호가 ADC에 의해 디지털 비디오 데이터로 변환되었을 때, 페디스털 레벨 검출부(400)는 이 디지털 비디오 데이터에서 페디스털 레벨을 검출하여 이 페디스털 레벨이 도 6의 (a)의 600처럼 기준 페디스털 레벨 범위를 벗어나 있음을 검출하면 표준 디지털 비디오 데이터의 범위에 적합하도록 가감기(251)는 (a)의 데이터 값에 일정한 값을 더하거나 빼서, 도 6의 (b)의 610처럼 전체 신호 레벨을 쉬프트시킨다. 따라서, 보정이 완료되면 기준 비디오 신호 범위안으로 들어간다. 여기서, 가감기는 디지털 회로로 구현된다.When the input analog video signal is converted into digital video data by the ADC, the pedestal level detection unit 400 detects the pedestal level from the digital video data so that the pedestal level is set as shown in FIG. When detecting that it is out of the reference pedestal level range, such as 600, the adder and subtractor 251 adds or subtracts a constant value to the data value of (a) to fit the range of standard digital video data. Shift the entire signal level like 610. Thus, once the correction is completed, it is within the reference video signal range. Here, the retarder is implemented by a digital circuit.
도 5는 본 발명에 따른 비디오 신호를 클램프 레벨 보정을 하기 위한 과정을 설명하는 순서도이다.5 is a flowchart illustrating a process for clamp level correction of a video signal according to the present invention.
상기 도 4를 순서도로 기술하자면 우선 아날로그 비디오 신호가 입력되면(단계 S500), 기존 직류(DC)성분을 제거하고 새로운 기준 직류(DC)성분을 추가한다(단계 S510). ADC는 이를 디지털 비디오 신호로 변환한다(단계 S520). 이에 따라, 페디스털 레벨 검출부(400)는 디지털 비디오 신호에서 시간축의 페디스털 구간을 검출한다. 이 순간의 레벨이 이 신호의 현재 페디스털 레벨로 검출된다(단계 S530).실제 페디스털 구간(도 3)은 상당히 넓은 구간으로 이루어져 있고, 또한 비디오 신호에는 노이즈가 포함되어 있기 때문에 한 순간의 신호 레벨을 페디스털 레벨로 검출하지 않는다. 즉, 신호에 로 패스 필터(low pass filter)를 적용하여 고주파 노이즈도 제거하고, 페디스털 구간의 레벨의 평균값을 구하는 역할도 하게 하여 보다 안정된 페디스털 레벨을 검출할 수 있다.Referring to FIG. 4 in the flowchart, first, when an analog video signal is input (step S500), an existing direct current (DC) component is removed and a new reference direct current (DC) component is added (step S510). The ADC converts this to a digital video signal (step S520). Accordingly, the pedestal level detector 400 detects a pedestal section of the time axis in the digital video signal. The level of this instant is detected as the current pedestal level of this signal (step S530). The actual pedestal section (FIG. 3) consists of a fairly wide section, and because the video signal contains noise, Does not detect the signal level at the pedestal level. That is, a low pass filter is applied to the signal to remove the high frequency noise and to calculate the average value of the level of the pedestal section, thereby detecting a more stable pedestal level.
페디스털 레벨 검출부(400)는 상기 검출된 페디스털 레벨을 기준 페디스털 레벨과 비교하게 된다(단계 S540).The pedestal level detection unit 400 compares the detected pedestal level with a reference pedestal level (step S540).
만일, 신호의 페디스털 레벨이 설계 기준 레벨보다 낮게 검출되면(단계 S550), 디지털 비디오 신호상에 위치한 가감기(410)를 통해 오차만큼을 더해 전체 신호 레벨을 높여준다(단계 S570). 이와 반대로 신호의 페디스털 레벨이 설계 기준 레벨보다 높게 검출되면 디지털 비디오 신호상에 위치한 가감기(410)를 통해 오차만큼 빼서 전체 신호 레벨을 낮춘다(S560).If the pedestal level of the signal is detected to be lower than the design reference level (step S550), the total signal level is increased by adding an error as much as an error through the subtractor 410 located on the digital video signal (step S570). On the contrary, when the pedestal level of the signal is detected to be higher than the design reference level, the total signal level is lowered by subtracting the error through the adder / receiver 410 located on the digital video signal (S560).
이러한 동작으로 신호의 페디스털 레벨이 설계 기준의 페디스털 레벨로 수렴되게 되어 항상 일정한 페디스털 레벨의 디지털 비디오 데이터를 얻을 수 있다(단계 S580).This operation causes the pedestal level of the signal to converge to the pedestal level of the design criterion so that digital video data of a constant pedestal level is always obtained (step S580).
도 7은 본 발명에 따른 비디오 신호를 게인 보정하기 위한 블록도이다.7 is a block diagram for gain correction of a video signal according to the present invention.
싱크 팁 레벨 보정을 하기 위한 자동 게인 컨트롤(auto gain control)은 종래의 기술과 같이 싱크 팁 레벨을 기준으로 샘플링된 비디오 데이터의 레벨을 디지털 곱셈기(710)를 이용하여 게인을 곱한다.The auto gain control for correcting the sync tip level is performed by multiplying the gain of the video data sampled based on the sync tip level using the digital multiplier 710 as in the related art.
즉, 입력된 아날로그 비디오 신호가 ADC에 의해 디지털 비디오 데이터로 변환되었을 때, 싱크 팁 레벨 검출부(700)가 이 디지털 비디오 데이터에서 싱크 팁 레벨을 검출하여 그 값이 도 9의 (a)처럼 표준 신호의 싱크 팁 레벨값과 다르게 검출되면, 표준 디지털 비디오 데이터의 범위에 적합하도록 (a)의 데이터 값에 일정한 값을 곱하여 도 9의 (b)처럼 그래프의 진폭을 증가시킨다. 따라서, 보정이 완료되면 표준 신호규격 범위안에 들어가게 된다.That is, when the input analog video signal is converted into digital video data by the ADC, the sync tip level detector 700 detects the sync tip level from the digital video data, and its value is a standard signal as shown in FIG. If it is detected differently from the sync tip level value, the amplitude of the graph is increased by multiplying a constant value by the data value of (a) to fit the range of standard digital video data. Therefore, when the correction is completed, it falls within the standard signal specification range.
도 8은 본 발명에 따른 비디오 신호를 게인 보정을 하기 위한 과정을 설명하는 순서도이다.8 is a flowchart illustrating a process for gain correction of a video signal according to the present invention.
전송 매체로부터 왜곡된 신호의 진폭을 원래의 신호 진폭에 맞게 복원하는 과정을 일반적으로 오토 게인 컨트롤(auto gain control)이라고 한다. 싱크 팁의 레벨은 표준 비디오 시그널에서 이미 규정되어 있다. 따라서 게인의 보정은 비디오 신호에 포함되어 있는 싱크 팁의 레벨을 표준 비디오 싱크 팁 레벨과 비교하여 보정하며 다음과 같은 과정으로 이루어진다.The process of restoring the amplitude of the distorted signal to the original signal amplitude from a transmission medium is generally called auto gain control. The level of the sync tip is already defined in the standard video signal. Therefore, the gain correction is performed by comparing the level of the sync tip included in the video signal with the standard video sync tip level.
아날로그 비디오 신호가 입력되면(단계 S800), 기존 직류(DC)성분을 제거하고 새로운 기준 직류(DC)성분을 추가한다(단계 S810). ADC는 이를 디지털 비디오 신호로 변환한다(단계 S820).When the analog video signal is input (step S800), the existing direct current (DC) component is removed and a new reference direct current (DC) component is added (step S810). The ADC converts this to a digital video signal (step S820).
싱크 팁의 레벨(도 3의 320)을 검출하기 위해서 페디스털 레벨(300)과 싱크 레벨(310)을 먼저 검출해야 하며(단계 S830), 페디스털 레벨에서 싱크 레벨을 빼면 싱크 팁의 레벨이 산출된다(단계 S840). 페디스털 레벨은 앞에서 진술한 클램프 과정에서 검출하는 과정과 동일하다. 싱크 레벨검출도 페디스털 레벨검출과 마찬가지로, 비디오 신호의 시간축에서 싱크 구간을 먼저 검출한다. 싱크 구간에서의 비디오 신호 레벨이 싱크 레벨이다. 그런데, 클램프 과정에서도 마찬가지지만, 비디오 신호에는 많은 노이즈가 포함되어 있어서 한 순간의 값으로 싱크 레벨을 판단하면 오차가 클 수가 있으므로 로 패스 필터(low pass filter)로 고주파 노이즈를 제거하여 안정적인 싱크 레벨을 검출한다. 이상에서 검출된 페디스털 레벨에서 싱크 레벨을 뺀 값을 싱크 팁 레벨로 정의하고, 싱크 팁 레벨이 표준 싱크 팁 레벨을 만족하는 지의 여부를 확인한다(단계 S850). 이에 따라, 싱크 팁 레벨이 표준 비디오 싱크 팁 레벨보다 크면(단계 S860), 곱셈기(710)를 통해 게인의 값을 줄여 , 비디오 디지털 신호의 폭을 작게 만든다(단계 S870).In order to detect the level of the sink tip (320 of FIG. 3), the pedestal level 300 and the sink level 310 must first be detected (step S830). If the sink level is subtracted from the pedestal level, the sink tip level is detected. Is calculated (step S840). The pedestal level is the same as that detected in the clamping process described above. Like the pedestal level detection, the sync level detection also detects the sync interval on the time axis of the video signal first. The video signal level in the sync period is a sync level. However, the same is true in the clamping process. Since a large amount of noise is included in the video signal, the error may be large when the sync level is judged by the instantaneous value. Thus, a low pass filter removes high frequency noise to provide a stable sync level. Detect. A value obtained by subtracting the sync level from the pedestal level detected above is defined as the sync tip level, and it is checked whether the sync tip level satisfies the standard sync tip level (step S850). Accordingly, if the sync tip level is greater than the standard video sync tip level (step S860), the multiplier 710 reduces the gain value, thereby making the width of the video digital signal small (step S870).
이와 반대로, 비디오 신호의 싱크 팁 레벨이 표준 싱크 팁 레벨보다 작으면 곱셈기를 통해 게인의 값을 크게 하여 비디오 디지털 신호의 진폭을 크게 만든다(단계 S880). 이러한 과정으로 인해 항상 일정한 크기의 싱크 팁 레벨이 유지되는 비디오 신호를 얻을 수 있다(단계 S890). 이 과정이 오토 게인 콘트롤(auto gain control)이다.On the contrary, if the sync tip level of the video signal is smaller than the standard sync tip level, the gain value is increased through the multiplier to increase the amplitude of the video digital signal (step S880). Due to this process, it is possible to obtain a video signal in which a constant sync tip level is always maintained (step S890). This process is called auto gain control.
상기 과정은 게인이 전체 신호구간에 대해 적용되는 것을 설명했지만, 시스템에 따라서는 게인 보정의 과정이 싱크 타이밍 구간에만 적용되고 실제 영상신호가 있는 구간에는 게인 보정을 하지 않는 경우도 있다. 이는 싱크 팁의 레벨만을 일정하게 유지하면 되는 시스템이다.Although the above process has described that the gain is applied to the entire signal section, the gain correction process is applied only to the sync timing section and the gain correction may not be performed on the section in which the actual video signal exists. This is a system where only the level of the sink tip needs to be kept constant.
이상에서 클램프와 게인 보정 과정을 독립적으로 설명하였지만 실제로는 혼합적으로 구현되어진다. 즉, 디지털 비디오 신호에서 싱크구간과 페디스털 구간을 검출하는 과정이나, 페디스털 레벨과 싱크 레벨을 검출하는 과정이 함께 진행된다.Although the clamp and gain correction processes have been described above independently, they are actually implemented in a mixed manner. That is, the process of detecting the sync section and the pedestal section in the digital video signal, or the process of detecting the pedestal level and sync level.
본 발명은 ADC에 포함된 일부의 아날로그 회로를 제외한 거의 모든 회로가 디지털 영역에서 구현되기 때문에 풀 디지털 집적회로(full digital IC)라고 할 수 있다. 그리고, 종래의 방법에서 사용되는 ADC보다 해상도가 높은 ADC를 사용해야 같은 화질의 비디오를 샘플링할 수 있다. 예를 들어, 종래의 방법에서는 8 비트 ADC를 사용했을 때 만족스러운 화질을 얻을 수 있었다면, 본 발명을 사용해서 그에 상응하는 화질을 얻기 위해서는 9비트 혹은 그 이상의 해상도를 갖는 ADC를 사용하는 것이 바람직하다.The present invention may be referred to as a full digital IC since almost all circuits except some analog circuits included in the ADC are implemented in the digital domain. In addition, the ADC having a higher resolution than the ADC used in the conventional method may sample the same video quality. For example, if a satisfactory image quality can be obtained using an 8-bit ADC in the conventional method, it is preferable to use an ADC having a resolution of 9 bits or more to obtain a corresponding image quality using the present invention. .
이상 본 발명을 바람직한 실시예와 더불어 상세히 설명하였지만, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 첨부된 특허 청구범위에 의하여 해석되어져야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 보유한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해해야 할 것이다. 예를 들자면, 본 발명에서의 오프셋 보정 실시예와 게인보정 실시예에서는 폐회로(Closed loop) 컨트롤을 제시하였지만, 개회로 컨트롤(Open loop control)과정으로 구현될 수 있고, 이것 또한, 본 발명의 범위에 포함된다. 오프셋 보정과 게인 보정의 순서가 바뀌는 변형도 이에 포함된다고 봄이 타당할 것이다.Although the present invention has been described in detail with the preferred embodiments, the scope of the present invention is not limited to the specific embodiments, and should be interpreted by the appended claims. In addition, those skilled in the art should understand that many modifications and variations are possible without departing from the scope of the present invention. For example, although the offset correction embodiment and the gain correction embodiment in the present invention suggest a closed loop control, it may be implemented as an open loop control process, which is also the scope of the present invention. Included in It would be reasonable to say that this includes variations in the order of offset correction and gain correction.
본 발명에 따르면, ADC에 포함된 일부의 아날로그 회로를 제외한 거의 모든 회로가 디지털 영역에서 구현된다. 그런데, 디지털로 구현된 집적회로(IC; integrated circuit)는 하드웨어 디스크립션 랭귀지(hardware description language)로 설계되기 때문에, 본 발명은 급변하는 VLSI의 공정에 쉽게 적용할 수 있고, 설계 기간을 현격하게 줄일 수 있는 효과가 있다.According to the present invention, almost all circuits are implemented in the digital domain except for some of the analog circuits included in the ADC. However, since digitally integrated integrated circuits (ICs) are designed in a hardware description language, the present invention can be easily applied to a rapidly changing VLSI process, and the design period can be significantly reduced. It has an effect.
또한, 디지털 IC의 테스트 방법은 스캔 테스트라는 정형화된 방법을 이용하기 때문에 쉽게 테스트할 수 있고, 테스트 시간을 많이 줄일 수 있는 효과가 있다.In addition, since the test method of the digital IC uses a standardized method called a scan test, it is easy to test, and the test time can be greatly reduced.
또한, 다른 디지털 시스템과 통합하기가 쉬운 면도 있고, IC로 구현할 경우 동작전압을 쉽게 낮출 수 있기 때문에 저전력 IC로 제작할 수 있는 효과가 있다.In addition, it is easy to integrate with other digital systems, and when implemented with an IC, the operating voltage can be easily lowered, which makes it possible to produce a low-power IC.
또한, 실제 사용자들이 사용할 때도 아날로그회로의 특성에 크게 영향을 받지 않는 관계로 쉽게 사용할 수 있는 효과가 있다.In addition, there is an effect that can be easily used even when the actual users are not affected by the characteristics of the analog circuit.
Claims (7)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0057244A KR100384744B1 (en) | 2000-09-29 | 2000-09-29 | Video signal sampling method and apparatus for digital offset and gain compensation |
| PCT/KR2001/001633 WO2002028088A1 (en) | 2000-09-29 | 2001-09-28 | Video signal sampling method and apparatus |
| AU2001296036A AU2001296036A1 (en) | 2000-09-29 | 2001-09-28 | Video signal sampling method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0057244A KR100384744B1 (en) | 2000-09-29 | 2000-09-29 | Video signal sampling method and apparatus for digital offset and gain compensation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020025441A KR20020025441A (en) | 2002-04-04 |
| KR100384744B1 true KR100384744B1 (en) | 2003-05-22 |
Family
ID=19691030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0057244A KR100384744B1 (en) | 2000-09-29 | 2000-09-29 | Video signal sampling method and apparatus for digital offset and gain compensation |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR100384744B1 (en) |
| AU (1) | AU2001296036A1 (en) |
| WO (1) | WO2002028088A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316790C (en) * | 2003-03-21 | 2007-05-16 | 华为技术有限公司 | Ethernet non-magnetic point-to-point connection method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219406A (en) * | 1992-02-04 | 1993-08-27 | Sony Corp | Level adjustment circuit for video signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208385A (en) * | 1985-03-12 | 1986-09-16 | Alps Electric Co Ltd | Analog-digital converting device for video signal |
| JP2508521B2 (en) * | 1987-02-11 | 1996-06-19 | ソニー株式会社 | Digital video signal level control circuit |
| JPH099102A (en) * | 1995-06-20 | 1997-01-10 | Fujitsu General Ltd | A/d converter |
-
2000
- 2000-09-29 KR KR10-2000-0057244A patent/KR100384744B1/en not_active IP Right Cessation
-
2001
- 2001-09-28 AU AU2001296036A patent/AU2001296036A1/en not_active Abandoned
- 2001-09-28 WO PCT/KR2001/001633 patent/WO2002028088A1/en active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05219406A (en) * | 1992-02-04 | 1993-08-27 | Sony Corp | Level adjustment circuit for video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001296036A1 (en) | 2002-04-08 |
| KR20020025441A (en) | 2002-04-04 |
| WO2002028088A1 (en) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135409B2 (en) | Dithered analog / digital conversion circuit | |
| US7409199B2 (en) | Direct conversion receiver with DC offset compensation | |
| US6829007B1 (en) | Digital scheme for noise filtering of optical black and offset correction in CCD signal processing | |
| US6166668A (en) | Method and apparatus for providing DC offset correction and hold capability | |
| US6900750B1 (en) | Signal conditioning system with adjustable gain and offset mismatches | |
| US6985098B2 (en) | Analog front end circuit and method of compensating for DC offset in the analog front end circuit | |
| EP0282315A2 (en) | Analogue to digital converter | |
| US20040157573A1 (en) | Circuit and method for DC offset calibration and signal processing apparatus using the same | |
| US7113758B2 (en) | Automatic gain controller | |
| US7196645B2 (en) | Method and compensation device for compensation of characteristic errors of an analog-digital converter | |
| US6278750B1 (en) | Fully integrated architecture for improved sigma-delta modulator with automatic gain controller | |
| US20050093722A1 (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
| US5818372A (en) | D/A converter circuit having offset voltage application device | |
| US6683552B2 (en) | Dual analog-to-digital converter system for increased dynamic range | |
| KR100384744B1 (en) | Video signal sampling method and apparatus for digital offset and gain compensation | |
| JP3468264B2 (en) | Offset compensation circuit and method | |
| US6441686B1 (en) | Offset correction method and apparatus | |
| JPH08293793A (en) | Circuit for a/d conversion of video radio frequency or medium frequency signal | |
| KR100365847B1 (en) | Black level detecting circuit of video signal | |
| TWI739477B (en) | Signal adjustment device and signal adjustment method | |
| JPH0661863A (en) | Dc dither input type deltasigma modulation type a/d converter | |
| US7154424B2 (en) | Digital equalization apparatus | |
| JP2003530781A (en) | Front end device for CCD with hybrid sampler | |
| US20220337261A1 (en) | Analog-to-digital converter and method thereof | |
| JPH09181604A (en) | Semiconductor integrated circuit device and its noise reduction method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |