KR100382941B1 - device and method for forming bump of semiconductor package - Google Patents
device and method for forming bump of semiconductor package Download PDFInfo
- Publication number
- KR100382941B1 KR100382941B1 KR10-2000-0062867A KR20000062867A KR100382941B1 KR 100382941 B1 KR100382941 B1 KR 100382941B1 KR 20000062867 A KR20000062867 A KR 20000062867A KR 100382941 B1 KR100382941 B1 KR 100382941B1
- Authority
- KR
- South Korea
- Prior art keywords
- stencil
- wafer
- solder paste
- bonding pad
- window
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Abstract
본 발명은 공정이 간단하고 장비가 저가인 스텐실 프린팅 방법을 이용하면서도 범프 형성에 소요되는 시간이 절감되고 범프가 정확한 모양으로 형성될 수 있도록 한 것이다.The present invention is to reduce the time required for bump formation and to form bumps in an accurate shape while using a stencil printing method which is a simple process and a low cost equipment.
이를 위해, 본 발명은 웨이퍼(1)가 안착되는 스테이지(5)와, 상기 웨이퍼(1) 상부에 위치하게 되며 웨이퍼상의 본딩패드에 대응하는 윈도우(200)가 형성된 스텐실(2)과, 상기 스텐실(2) 상부에 도포되는 솔더페이스트(6)를 압착하여 윈도우(200) 내부로 들어가도록 하는 스퀴저(4)를 구비한 스텐실 프린터에 있어서; 상기 스테이지(5) 상부에 웨이퍼(1)를 가열하는 히터(3)가 구비됨을 특징으로 하는 반도체 패키지의 범프 형성 장치가 제공된다.To this end, in the present invention, the stage 5 on which the wafer 1 is to be seated, the stencil 2 on which the window 200 is disposed on the wafer 1 and corresponding to the bonding pad on the wafer is formed, and the stencil 2. (2) a stencil printer having a squeezer (4) for pressing the solder paste (6) applied on the top to enter the window (200); A bump forming apparatus for a semiconductor package is provided, characterized in that a heater 3 for heating the wafer 1 is provided on the stage 5.
한편, 본 발명은 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 스텐실 프린터의 스테이지(5) 상부에 웨이퍼(1)를 안착시키는 단계와, 상기 웨이퍼(1)상에 형성된 각 반도체칩의 본딩패드와 스텐실(2)의 윈도우(200)를 정렬하여 상기 웨이퍼(1) 상부에 스텐실(2)을 덮는 단계와, 상기 스텐실(2)에 상부에 도포되는 솔더페이스트(6)를 스퀴저(4)로 압착하여 윈도우(200)를 통하여 상기 웨이퍼(1) 상의 각 본딩패드 영역에 솔더페이스트(6)가 도포되도록 하는 단계와, 상기 스테이지(5)에 구비된 히터(3)에 의해 솔더페이스트(6)를 히팅하여 고화시키는 단계와, 상기 스텐실(2)을 제거하는 단계와, 상기 웨이퍼(1)의 각 본딩패드 영역에 형성된 솔더페이스트(6)에 플럭스를 도포한 후 리플로우 공정에 투입하는 단계를포함하여서 됨을 특징으로 하는 반도체 패키지의 범프 형성 방법이 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, the step of seating the wafer (1) on top of the stage (5) of the stencil printer, each semiconductor chip formed on the wafer (1) Aligning the bonding pad and the window 200 of the stencil 2 to cover the stencil 2 on the wafer 1 and squeezing the solder paste 6 applied on the stencil 2. (4) to the solder paste (6) is applied to each bonding pad region on the wafer (1) through the window 200, and the solder by the heater (3) provided in the stage (5) Heating and solidifying the paste 6, removing the stencil 2, applying flux to the solder paste 6 formed in each bonding pad region of the wafer 1, and then performing a reflow process. Semiconductor comprising the step of putting The bump forming method of the package is provided.
Description
본 발명은 반도체 패키지의 범프 형성 장치 및 방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 스케일 패키지 제조 또는 플립 칩(flip chip) 본딩을 위한 범프(bump) 형성시 정확한 모양의 범프 형성이 가능하도록 함과 더불어 범프 형성을 위한 공정 진행시간 및 비용이 절감될 수 있도록 한 것이다.The present invention relates to a bump forming apparatus and method for a semiconductor package, and more particularly, to enable bump formation of an accurate shape when forming a bump for wafer scale package manufacturing or flip chip bonding. The process time and cost for bump formation can be reduced.
일반적으로, 웨이퍼 스케일 패키지 제조시에는 웨이퍼 상에 형성된 반도체칩의 본딩패드 상에 범프를 형성해 주게 되며, 이를 위한 방법들은 다음과 같다.In general, in manufacturing a wafer scale package, bumps are formed on a bonding pad of a semiconductor chip formed on a wafer, and methods for this are as follows.
기존의 범프 형성 방법의 하나로서는, 웨이퍼가 안착되는 스테이지와, 상기 웨이퍼 상부에 위치하게 되며 웨이퍼상의 본딩패드와 대응하여 윈도우(window)가 형성된 스텐실(stencil)과, 상기 스텐실 상부에 위치하는 스퀴저가 구비된 스텐실 프린터를 이용하는 방법이 있다.As a conventional bump forming method, a stage on which a wafer is seated, a stencil having a window formed on the wafer and corresponding to a bonding pad on the wafer, and a squeezer located above the stencil are provided. There is a method using a provided stencil printer.
이 경우를 설명하면, 먼저 웨이퍼를 스텐실 프린터의 스테이지에 안착시킨 다음, 상기 웨이퍼상의 형성된 반도체칩의 본딩패드와 스텐실의 윈도우를 정렬시킨 상태에서, 상기 웨이퍼 상면에 스텐실을 덮는다.In this case, the wafer is first seated on the stage of the stencil printer, and then the stencil is covered on the upper surface of the wafer while the bonding pad of the semiconductor chip formed on the wafer and the window of the stencil are aligned.
이 상태에서, 솔더페이스트를 스퀴저(squeezer)를 이용하여 상기 웨이퍼상에 도포한다.In this state, solder paste is applied onto the wafer using a squeezer.
즉, 상기 스텐실 일측에 도포된 솔더페이스트를 스퀴저가 압착한 상태에서 스텐실 상부를 따라 이동함에 따라, 상기 솔더페이스트는 스퀴저에 의해 밀려다니면서 상기 스텐실에 형성된 윈도우를 통해 웨이퍼 상에 형성된 각 반도체칩의 본딩패드 영역에 도포된다.That is, as the solder paste applied to one side of the stencil moves along the upper portion of the stencil while the squeezer is pressed, the solder paste is pushed by the squeezer, and each of the semiconductor chips formed on the wafer through the window formed on the stencil. It is applied to the bonding pad area.
이와 같이 솔더페이스트의 도포가 완료된 후에는, 스텐실을 들어낸 다음 각 반도체칩의 본딩패드 영역에 솔더페이스트가 도포된 웨이퍼를 리플로우 공정에 투입하게 된다.After the application of the solder paste is completed, the stencil is lifted off, and then the wafer on which the solder paste is applied to the bonding pad region of each semiconductor chip is introduced into the reflow process.
이 때, 상기 리플로우 공정 진행시 스텐실이 제거되는 이유는 스텐실이 스텐실 프린트에 결합되어 있기 때문이다.At this time, the reason that the stencil is removed during the reflow process is because the stencil is coupled to the stencil print.
이와 같은 스텐실 프린팅에 의한 범프 형성 방법은 간단하고 장비가 비교적 저가이나, 리플로우 공정 진행을 위해 스텐실을 들어올려 제거할 때, 스텐실의 윈도우 내에 위치한 상태로 본딩영역에 도포된 솔더페이스트의 일부 또는 전부가 스텐실에 딸려 올라감으로써 범프가 제대로된 모양을 이루지 못하게 되는등 많은 문제점이 있었다.Such a bump forming method by stencil printing is simple and the equipment is relatively inexpensive, but when the stencil is lifted and removed to proceed with the reflow process, some or all of the solder paste applied to the bonding area is located in the window of the stencil. There are a lot of problems, such as the bumps not getting the proper shape by going up the stencil.
한편, 기존의 범프 형성을 위한 다른 방법으로는, 윈도우가 형성된 감광성 필름을 이용하여 솔더페이스트를 본딩패드 영역에 도포한 후, 리플로우 공정에 투입하고, 리플로우 공정이 완료된 다음 감광성 필름을 제거하는 방법이 있다.Meanwhile, as another method for forming a conventional bump, a solder paste is applied to a bonding pad region using a photosensitive film having a window, and then put into a reflow process, and the photosensitive film is removed after the reflow process is completed. There is a way.
이 공정은 스텐실의 제거시 솔더페이스트가 스텐실에 따라 올라가는 현상을 방지할 수 있다.This process prevents the solder paste from rising along the stencil upon removal of the stencil.
그러나, 이 방법은 고가인 감광성 필름 및 노광용 마스크가 필요하고, 리플로우 후 감광성 필름을 제거하기 위해, 상기 감광성 필름을 솔벤트로 제거하는 스트립 공정이 수반되는등 비용이 많이들고 공정이 복잡해지게 되는 등의 문제점이 있다.However, this method requires an expensive photosensitive film and an exposure mask, which is expensive and complicated, such as a strip process of removing the photosensitive film with solvent to remove the photosensitive film after reflow. There is a problem.
기타 다른 범프 형성 방법으로는 전기도금, 무전해 도금, 스퍼터링, 열증착등이 있으나, 이러한 방법의 적용을 위한 장비는 모두 고가여서 장비를 갖추는데 많은 비용이 소요되는 단점이 있다.Other bump formation methods include electroplating, electroless plating, sputtering, and thermal evaporation, but all of the equipment for the application of such a method is expensive and has a disadvantage in that it is expensive to prepare the equipment.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 공정이 간단하고 장비가 저가인 스텐실 프린팅 방법을 이용하면서도 범프 형성에 소요되는 시간이절감되고 범프가 정확한 모양으로 형성될 수 있도록 한 반도체 패키지의 범프 형성 장치 및 방법을 제공하는데 그 목적이 있다.The present invention is to solve the above-mentioned problems, the process of the bumps of the semiconductor package to reduce the time required for bump formation and bumps can be formed in an accurate shape while using a stencil printing method of a simple process and low cost equipment It is an object of the present invention to provide a forming apparatus and method.
도 1은 본 발명에 따른 범프 형성 장치의 구성을 개략적으로 나타낸 종단면도1 is a longitudinal sectional view schematically showing the configuration of a bump forming apparatus according to the present invention;
도 2는 본 발명에 따른 범프 형성 과정을 나타낸 흐름도2 is a flowchart illustrating a bump forming process according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:웨이퍼 2:스텐실1: Wafer 2: Stencil
200:윈도우 3:히터200: Window 3: heater
4:스퀴저 5:스테이지4: squeezer 5: stage
6:솔더페이스트6: solder paste
상기한 목적을 달성하기 위해, 본 발명은 웨이퍼가 안착되는 스테이지와, 상기 웨이퍼 상부에 위치하게 되며 상기 웨이퍼 상의 본딩패드에 대응하는 윈도우가 형성된 스텐실과, 상기 스텐실 상부에 도포되는 솔더페이스트를 압착하여 윈도우 내부로 들어가도록 하는 스퀴저를 구비한 스텐실 프린터에 있어서; 상기 스테이지 상부에 웨이퍼를 가열하는 히터가 구비되는 반도체 패키지의 범프 형성 장치가 제공된다.In order to achieve the above object, the present invention compresses a stage on which a wafer is seated, a stencil having a window positioned on the wafer and corresponding to a bonding pad on the wafer, and a solder paste applied on the stencil. A stencil printer having a squeezer to enter a window; Provided is a bump forming apparatus for a semiconductor package provided with a heater for heating a wafer on the stage.
한편, 웨이퍼상에 형성된 각 반도체칩의 본딩패드와 상기 본딩패드에 대응하는 윈도우가 형성된 스텐실을 정렬하여 상기 웨이퍼 상부에 스텐실을 덮는 단계와, 상기 스텐실에 상부에 도포되는 솔더페이스트를 스퀴저로 압착하여 윈도우를 통하여 상기 웨이퍼 상의 각 본딩패드 영역에 솔더페이스트를 도포하는 단계와, 솔더페이스트를 히팅하여 고화시키는 단계와, 상기 스텐실을 제거하는 단계와, 상기 웨이퍼의 각 본딩패드 영역에 형성된 고화된 솔더페이스트에 플럭스를 도포한 후 리플로우 공정에 투입하는 단계를 포함하여서 된 반도체 패키지의 범프 형성 방법이 제공된다.Meanwhile, aligning the bonding pad of each semiconductor chip formed on the wafer and the stencil having a window corresponding to the bonding pad to cover the stencil on the wafer, and pressing the solder paste applied on the stencil with a squeegee. Applying solder paste to each bonding pad region on the wafer through a window; heating and solidifying the solder paste; removing the stencil; and solidifying solder formed in each bonding pad region of the wafer. Provided is a method of forming a bump in a semiconductor package comprising applying a flux to a paste and then introducing the flux into a reflow process.
이하, 본 발명의 일실시예를 첨부도면 도 1 및 도 2를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1은 본 발명에 따른 범프 형성 장치의 구성을 개략적으로 나타낸 종단면도이고, 도 2는 본 발명에 따른 범프 형성 과정을 나타낸 흐름도이다.1 is a longitudinal cross-sectional view schematically showing a configuration of a bump forming apparatus according to the present invention, Figure 2 is a flow chart showing a bump forming process according to the present invention.
본 발명의 범프 형성용 장치는, 웨이퍼(1)가 안착되는 스테이지(5)와, 상기 웨이퍼(1) 상부에 위치하게 되며 상기 웨이퍼 상의 본딩패드에 대응하는 윈도우(200)가 형성된 스텐실(2)과, 상기 스텐실(2) 상부에 도포되는 솔더페이스트(6)를 압착하여 윈도우(200) 내부로 들어가도록 하는 스퀴저(4)를 구비한 스텐실 프린터에 있어서, 상기 스테이지(5) 상부에 웨이퍼(1)를 가열하는 히터(3)가 구비된 것이다.The bump forming apparatus of the present invention includes a stage 5 on which a wafer 1 is seated, and a stencil 2 having a window 200 positioned above the wafer 1 and corresponding to a bonding pad on the wafer. And a squeezer (4) for pressing the solder paste (6) applied on the stencil (2) to the inside of the window (200), the wafer (top) on the stage (5). The heater 3 which heats 1) is provided.
이 때, 상기 히터(3)는 저항 가열식 히터 또는 유도 가열식 히터이다.At this time, the heater 3 is a resistance heating heater or an induction heating heater.
한편, 상기 스텐실(2) 표면에는 솔더페이스트(6)가 웨팅(wetting)되는 현상을 방지하기 위해 솔더페이스트(6)에 대해 소수성(疏水性)을 갖는 티타늄(Ti)이 코팅된다.On the other hand, the surface of the stencil (2) is coated with titanium (Ti) having a hydrophobic (疏水 性) to the solder paste (6) in order to prevent the phenomenon that the solder paste (6) wetting (wetting).
이와 같이 구성된 본 발명 장치에 의한 범프 형성과정은 다음과 같다.The bump formation process by the apparatus of the present invention configured as described above is as follows.
먼저, 스텐실 프린터의 스테이지(5) 상부에 웨이퍼(1)를 안착시킨 다음, 상기 스테이지(5)에 안착된 웨이퍼(1)와 스텐실(2)을 정렬하여 웨이퍼(1) 상부에 스텐실(2)을 덮는다.First, the wafer 1 is seated on the stage 5 of the stencil printer, and then the stencil 2 is placed on the wafer 1 by aligning the wafer 1 and the stencil 2 seated on the stage 5. To cover.
이 때, 상기 웨이퍼(1)상에 형성된 각 반도체칩의 본딩패드와 스텐실(2)의 윈도우(200)가 일치하도록 정렬을 행하게 된다.At this time, the alignment pads of the semiconductor chips formed on the wafer 1 and the window 200 of the stencil 2 are aligned.
한편, 상기 웨이퍼(1) 상부에 스텐실(2)을 덮은 다음에는 상기 스텐실(2)에 상부 일측에 솔더페이스트(6)를 도포하고, 상기 스퀴저(4)로 솔더페이스트(6)를 압착한다.Meanwhile, after covering the stencil 2 on the wafer 1, the solder paste 6 is coated on the one side of the stencil 2, and the solder paste 6 is pressed by the squeezer 4. .
이 때, 상기 스퀴저(4)는 스텐실(2) 상부를 왕복하면서 솔더페이스트(6)를 압착하여 상기 스텐실(2)의 윈도우(200)내로 밀어 넣게 되고, 이에 따라 윈도우(200)로 들어간 솔더페이스트(6)는 상기 웨이퍼(1) 상의 각 본딩패드 영역에 도포된다.At this time, the squeezer 4 squeezes the solder paste 6 while reciprocating the upper portion of the stencil 2, and pushes the solder paste 6 into the window 200 of the stencil 2, and thus the solder entering the window 200. Paste 6 is applied to each bonding pad region on the wafer 1.
그리고, 솔더페이스트(6)의 도포 후에는, 상기 스테이지(5)에 구비된 히터(3)에 의해 솔더페이스트(6)를 히팅하여 고화(固化)시키게 되며, 솔더페이스트(6)가 고화된 후에는 스텐실(2)을 위로 들어올려 제거하게 된다.After the application of the solder paste 6, the solder paste 6 is heated and solidified by the heater 3 provided in the stage 5, and after the solder paste 6 is solidified, Remove the stencil (2) by lifting up.
이 때, 본 발명에서는 솔더페이스트(6)가 히팅되어 고화되므로 인해 스텐실(2)의 제거시 스텐실(2)에 솔더페이스트(6)가 딸려오는 현상이 방지된다.At this time, in the present invention, since the solder paste 6 is heated and solidified, the phenomenon in which the solder paste 6 accompanies the stencil 2 when the stencil 2 is removed is prevented.
특히, 본 발명의 스텐실(2) 표면에는 솔더페이스트(6)에 대해 소수성을 띠는 티타늄이 코팅되어 있어 솔더페이스트(6)의 웨팅(wetting)이 방지되므로 스텐실(2) 제거시 솔더페이스트(6)가 스텐실(2)에 딸려오는 현상이 근본적으로 방지될 수 있다.In particular, the surface of the stencil (2) of the present invention is coated with a hydrophobic titanium to the solder paste (6) to prevent wetting of the solder paste (6), so that the solder paste (6) when removing the stencil (2) ) Can be fundamentally prevented from coming to the stencil (2).
또한, 상기 스텐실(2)의 제거 후에는 리플로우 공정에 투입하게 되는데, 이때에는 별도의 장비를 이용하여 상기 웨이퍼(1)상에 형성된 고화된 솔더페이스트(6)(즉, 솔더범프)에 플럭스(flux)를 도팅(dotting)한 후 리플로우 공정에 투입하게 되며, 리플로우 공정을 통과함에 따라 완전한 모양의 범프가 형성된다.In addition, after the stencil 2 is removed, the stencil 2 is put into a reflow process. In this case, a flux is added to the solidified solder paste 6 (ie, solder bumps) formed on the wafer 1 using a separate equipment. After dotting the flux, it enters the reflow process, and as it passes through the reflow process, a fully shaped bump is formed.
한편, 상기의 범프 형성 과정에서, 웨이퍼(1)와 스텐실(2)의 정렬 진행시에 히터(3)를 가동하여 웨이퍼(1)의 온도를 솔더페이스트(6)의 활성화 온도(120 ∼ 160℃)보다 약간 낮은 온도까지 예열하여 공정시간을 단축시킬 수 있다.On the other hand, in the above bump formation process, the heater 3 is operated during the alignment of the wafer 1 and the stencil 2 so that the temperature of the wafer 1 is changed to the activation temperature of the solder paste 6 (120 to 160 ° C). Preheating to slightly lower temperatures can reduce the process time.
즉, 상기 솔더페이스트(6)의 활성화 온도는 플럭스등의 조성물의 조건에 따라 120℃ 내지 160℃ 사이에서 변하게 된다. 따라서, 상기 웨이퍼(1)에 대한 예열 온도는 그때의 솔더페이스트(6)의 활성화 온도 이하로 설정해 줌이 바람직하다.That is, the activation temperature of the solder paste 6 is changed between 120 ° C and 160 ° C depending on the conditions of the composition such as flux. Therefore, it is preferable to set the preheating temperature with respect to the said wafer 1 below the activation temperature of the solder paste 6 at that time.
한편, 상기 솔더페이스트(6)를 히팅한 다음 스텐실(2)을 제거하기 전에 솔더페이스트(6)의 쾌속 냉각을 위해 웨이퍼로 냉각공기나 불활성 가스를 공급하면 공정 시간을 더욱 효과적으로 단축시킬 수 있게 된다.On the other hand, before heating the solder paste 6 and then removing the stencil 2, supplying cooling air or inert gas to the wafer for rapid cooling of the solder paste 6 can shorten the process time more effectively. .
이상에서와 같이, 본 발명은 반도체 패키지의 범프 형성을 위한 장치 및 방법을 개선한 것이다.As described above, the present invention is an improvement of an apparatus and a method for bump formation of a semiconductor package.
이에 따라, 본 발명은 스텐실 플린터 자체에 히터를 장착함으로써 공정이 간단하고 장비가 저가인 스텐실 프린팅 방법을 이용하면서도 범프를 정확한 모양으로 형성할 수 있을 뿐만 아니라, 솔더페이스트의 도포후에 짧은 시간내에 범프를 웨이퍼상에 형성할 수 있으므로 범프 형성 공정에 소요되는 시간을 줄일 수 있게 되는 등 여러 가지 효과를 가져오게 된다.Accordingly, the present invention not only enables the bumps to be formed in an accurate shape by using a stencil printing method which is simple in processing and low-cost by mounting a heater on the stencil printer itself, but also bumps within a short time after application of the solder paste. Can be formed on the wafer, thereby reducing the time required for the bump forming process.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0062867A KR100382941B1 (en) | 2000-10-25 | 2000-10-25 | device and method for forming bump of semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0062867A KR100382941B1 (en) | 2000-10-25 | 2000-10-25 | device and method for forming bump of semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020032014A KR20020032014A (en) | 2002-05-03 |
| KR100382941B1 true KR100382941B1 (en) | 2003-05-09 |
Family
ID=19695328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0062867A KR100382941B1 (en) | 2000-10-25 | 2000-10-25 | device and method for forming bump of semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100382941B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808106B1 (en) * | 2006-05-16 | 2008-02-29 | 오태성 | Formation method of solder bumps using thin film heater fabricated on IC chip or IC chip wafer and the facility to make the same |
| KR100808108B1 (en) * | 2006-06-25 | 2008-02-29 | 오태성 | Flip chip method and detaching method of IC chip using thin film heater fabricated on IC chip |
| KR101152979B1 (en) * | 2009-12-15 | 2012-06-11 | 승림카본금속유한회사 | Method of binding bertween electric contact and solder |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204229A (en) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | Bump formation method and semiconductor device |
| KR19990053260A (en) * | 1997-12-24 | 1999-07-15 | 구본준 | Bump Forming Device of Semiconductor Package |
| JPH11274209A (en) * | 1998-01-22 | 1999-10-08 | Ricoh Microelectronics Co Ltd | Formation of bump electrode |
| JP2000021541A (en) * | 1998-07-03 | 2000-01-21 | Nippon Avionics Co Ltd | Solder bump forming device and its method |
-
2000
- 2000-10-25 KR KR10-2000-0062867A patent/KR100382941B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204229A (en) * | 1992-12-28 | 1994-07-22 | Rohm Co Ltd | Bump formation method and semiconductor device |
| KR19990053260A (en) * | 1997-12-24 | 1999-07-15 | 구본준 | Bump Forming Device of Semiconductor Package |
| JPH11274209A (en) * | 1998-01-22 | 1999-10-08 | Ricoh Microelectronics Co Ltd | Formation of bump electrode |
| JP2000021541A (en) * | 1998-07-03 | 2000-01-21 | Nippon Avionics Co Ltd | Solder bump forming device and its method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020032014A (en) | 2002-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072874A (en) | Method and apparatus for using desoldering material | |
| US20140377912A1 (en) | Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing | |
| US20070273011A1 (en) | Method for fabricating a module having an electrical contact-connection | |
| JPH09102499A (en) | Method of forming bump on substrate | |
| KR100382941B1 (en) | device and method for forming bump of semiconductor package | |
| US20070164079A1 (en) | Electronic component mounting method, and circuit substrate and circuit substrate unit used in the method | |
| US6220499B1 (en) | Method for assembling a chip carrier to a semiconductor device | |
| JPH08213413A (en) | Soldering method of silicon element | |
| US20010052536A1 (en) | Method and apparatus for making an electrical device | |
| JP4200273B2 (en) | Mounting board manufacturing method | |
| JPH02206138A (en) | Method of mounting flip-chip | |
| JP2001135667A (en) | Method of forming bump, mold to be used therein, semiconductor device, its manufacturing method, circuit board and electronic apparatus | |
| JP2000021541A (en) | Solder bump forming device and its method | |
| JP3186350B2 (en) | Solder bump forming method and bumped electronic component | |
| JPH04242943A (en) | Method for supplying solder to bump electrode | |
| JP2002057453A (en) | Repairing method of semiconductor device | |
| JPH05218136A (en) | Bonding method for flip chip | |
| JP3997614B2 (en) | Mounting soldering method | |
| JP3691972B2 (en) | How to attach solder to pads | |
| JPH0621147A (en) | Method for packaging electronic parts | |
| JP2661549B2 (en) | Electronic component mounting method | |
| JP2009182106A (en) | Method of manufacturing wiring board | |
| JP3597402B2 (en) | Flux transfer method | |
| JPH07273438A (en) | Manufacture of printed wiring board | |
| JP2005244093A (en) | Method and subatrate for packaging electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080214 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |