KR100382354B1 - Apparatus and Method for ATM Interfacing in PSTN - Google Patents

Apparatus and Method for ATM Interfacing in PSTN Download PDF

Info

Publication number
KR100382354B1
KR100382354B1 KR10-2001-0044743A KR20010044743A KR100382354B1 KR 100382354 B1 KR100382354 B1 KR 100382354B1 KR 20010044743 A KR20010044743 A KR 20010044743A KR 100382354 B1 KR100382354 B1 KR 100382354B1
Authority
KR
South Korea
Prior art keywords
processing module
physical layer
layer processing
atm
frequency
Prior art date
Application number
KR10-2001-0044743A
Other languages
Korean (ko)
Other versions
KR20030010015A (en
Inventor
김재권
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0044743A priority Critical patent/KR100382354B1/en
Publication of KR20030010015A publication Critical patent/KR20030010015A/en
Application granted granted Critical
Publication of KR100382354B1 publication Critical patent/KR100382354B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478Provisions for broadband connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5638Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665Interaction of ATM with other protocols

Abstract

본 발명은 정합되는 주파수에 따라 물리 계층 처리 모듈을 교체하여 ATM 망과 정합할 수 있도록 하는 PSTN의 ATM 정합 장치 및 방법에 관한 것이다.The present invention relates to an ATM matching device and method of a PSTN for matching with an ATM network by replacing a physical layer processing module according to a matching frequency.

종래에는 하나의 보드에 물리 계층 처리부와 ATM 계층 처리부가 모두 존재하므로, 정합되는 주파수가 달라지게 되어 해당 주파수를 수용할 수 있는 ATM 정합 장치로 교체해야 하는 경우에는 주파수에 상관없이 공통으로 사용될 수 있는 ATM 계층 처리부도 함께 교체되어야 하는 문제점이 있다. 또한, 정합되는 주파수에 따라 개별 설계된 ATM 정합 장치는 개발도 개별적으로 이루어지는 데, 물리 계층 처리부의 개발이 필요한 경우에 ATM 계층 처리부도 함께 개발되어야 하는 문제점이 있다.Conventionally, since both the physical layer processing unit and the ATM layer processing unit exist on one board, the matching frequency is changed, and when it is necessary to replace the ATM matching device that can accommodate the frequency, it can be commonly used regardless of frequency. ATM layer processing unit also has a problem that must be replaced. In addition, the ATM matching device individually designed according to the matching frequency is also developed separately, there is a problem that the ATM layer processing unit must be developed together when the development of the physical layer processing unit is required.

본 발명은, 물리 계층 처리 모듈과 ATM 계층 처리 모듈을 각각 독립된 형태로 구성하여 정합되는 주파수에 따라 물리 계층 처리 모듈만을 교체함으로써, 모든 주파수를 수용할 수 있게 된다. 그리고, 물리 계층 처리 모듈만을 개발하게 되어 개발 기간을 단축하고, 개발 경비를 절감할 수 있게 된다.The present invention can accommodate all frequencies by configuring the physical layer processing module and the ATM layer processing module in independent forms and replacing only the physical layer processing module according to the matching frequency. In addition, since only the physical layer processing module is developed, the development period can be shortened and the development cost can be reduced.

Description

피에스티엔의 에이티엠 정합 장치 및 방법{Apparatus and Method for ATM Interfacing in PSTN}Apparatus and Method for ATM Interfacing in PSTN}

본 발명은 PSTN의 ATM 정합 장치 및 방법에 관한 것으로서, 특히 정합되는 주파수에 따라 물리 계층 처리 모듈을 교체하여 ATM 망과 정합할 수 있도록 하는 PSTN의 ATM 정합 장치 및 방법에 관한 것이다.The present invention relates to an ATM matching apparatus and method of the PSTN, and more particularly, to an ATM matching apparatus and method of the PSTN to match the ATM network by replacing the physical layer processing module according to the matching frequency.

일반적으로 ATM(Asynchronous Transfer Mode)은 B-ISDN의 핵심이 되는 전송·교환 기술로, PSTN(Public Switched Telephone Network)은 ATM 망과 정합하기 위한 ATM 정합 장치를 구비하여 이루어지는 데, ATM 정합 장치에서는 물리 계층 처리와 ATM 계층 처리가 이루어진다.In general, Asynchronous Transfer Mode (ATM) is a transmission / switching technology that is the core of B-ISDN. A Public Switched Telephone Network (PSTN) is provided with an ATM matching device for matching with an ATM network. Layer processing and ATM layer processing are performed.

전술한 ATM 정합 장치를 통해 정합되는 주파수는 DS(Digital Signal level)-3(44.736㎒) 주파수, STM(Synchronous Transfer Mode)-1(155.52㎒) 주파수, STM-4(622.08㎒) 주파수와 같이 달라지게 되는 데, 종래 ATM 정합 장치는 정합되는 각각의 주파수를 수용할 수 있도록 개별 설계된다.The frequencies matched by the above-described ATM matching device are different from DS (Digital Signal level) -3 (44.736MHz) frequency, STM (Synchronous Transfer Mode) -1 (155.52MHz) frequency, and STM-4 (622.08MHz) frequency. In the case of conventional ATM matching devices, each ATM is individually designed to accommodate each frequency being matched.

즉, 정합되는 주파수가 DS-3일 경우에 ATM 정합 장치는 하나의 보드에 도 1에 도시하는 바와 같이, 콘넥터(Connector)(11)와, 트랜스포머(Transformer)(13)와, 선로 정합부(Line Interface)(15)와, UNI 프레이머(User Network Interface Framer)(17)와, ATM 셀 처리부(ATM Cell Processor)(19)를 구비하여 이루어진다.That is, when the matching frequency is DS-3, the ATM matching device includes one connector 11, a transformer 13, and a line matching unit (1) on one board as shown in FIG. Line Interface (15), a UNI Networker (User Network Interface Framer) 17, and an ATM Cell Processor (ATM Cell Processor) 19 is provided.

이와 같은 구성에 있어서, 콘넥터(11)는 동축 케이블을 물리적으로 연결시키는 것으로, 주로 BNC(British National Connector) 콘넥터를 사용한다.In such a configuration, the connector 11 physically connects the coaxial cable, and mainly uses a BNC (British National Connector) connector.

트랜스포머(13)는 콘넥터(11)를 통해 전달받은 교류 전원의 전압을 ATM 정합 장치에서 사용되는 전원의 전압으로 변환시킨다.The transformer 13 converts the voltage of the AC power received through the connector 11 into the voltage of the power used in the ATM matching device.

선로 정합부(15)는 동축 케이블을 통해 전달받은 신호를 UNI 프레이머(17)가 수신 가능하도록 신호를 증폭 및 변환해주고, UNI 프레이머(17)로부터 전달받은 신호를 동축 케이블을 통해서 전송 가능하도록 신호를 변환해준다.The line matching unit 15 amplifies and converts the signals received through the coaxial cable so that the UNI framer 17 can receive them, and transmits the signals received from the UNI framer 17 through the coaxial cable. Convert it.

UNI 프레이머(17)는 선로 정합부(15)로부터 전달받은 신호를 처리하여 UTOPIA(Universal Test and Operation PHY Interface for ATM) 인터페이스를 통해 ATM 셀 처리부(19)에 정보를 전달하고, UTOPIA 인터페이스를 통해 ATM 셀 처리부(19)로부터 전달받은 정보를 선로 정합부(15)에서 처리 가능하도록 신호 조합하는 곳으로, 선로 정합부(15)로부터 전달받은 신호를 인코딩한 후, 인코딩된 직렬 데이터를 병렬 데이터로 변환하고, 변환된 병렬 데이터를 프레임으로 변환하고, 변환된 프레임이 ATM 셀 처리부(19)에서 처리될 수 있도록 프레임 변환한다. 그리고, ATM 셀 처리부(19)로부터 전달받은 ATM 셀을 프레임의 페이로드에 ATM 셀을 매핑한 후, 프레임을 병렬 데이터로 변환하고, 변환된 병렬 데이터를 직렬 데이터로 변환하여 디코딩한다.The UNI framer 17 processes the signal received from the line matching unit 15 and transmits the information to the ATM cell processing unit 19 through the Universal Test and Operation PHY Interface for ATM (UTOPIA) interface, and the ATM through the UTOPIA interface. Where the information received from the cell processing unit 19 is a signal combination to be processed by the line matching unit 15, the signal received from the line matching unit 15 is encoded, and then the encoded serial data is converted into parallel data. Then, the converted parallel data is converted into a frame, and the frame is converted so that the converted frame can be processed by the ATM cell processing unit 19. After mapping the ATM cell received from the ATM cell processor 19 to the payload of the frame, the ATM cell is converted into parallel data, and the converted parallel data is converted into serial data and decoded.

ATM 셀 처리부(19)는 UTOPIA 인터페이스를 통해 UNI 프레이머(17)로부터 전달받은 정보로부터 ATM 셀을 추출한 후, 시스템 내의 경로 선택 정보를 추가하고 ATM 셀 헤더의 VPI/VCI를 변경하는 등의 ATM 계층에서 처리해야 하는 기능을 수행하고, AAL 계층 처리부(미도시)로 전달한다.The ATM cell processing unit 19 extracts the ATM cell from the information received from the UNI framer 17 through the UTOPIA interface, and then adds the route selection information in the system and changes the VPI / VCI of the ATM cell header. It performs a function to be processed and delivers it to the AAL layer processing unit (not shown).

한편, 정합되는 주파수가 STM-1일 경우에 ATM 정합 장치는 하나의 보드에 도 2에 도시하는 바와 같이, UTP(Unshielded Twisted Pair Wire)5 케이블/광 케이블 연결부(21)와, UNI 프레이머(23)와, ATM 셀 처리부(25)를 구비하여 이루어진다.On the other hand, when the matching frequency is STM-1, the ATM matching device includes a UTP (Unshielded Twisted Pair Wire) 5 cable / optical cable connection part 21 and a UNI framer 23 as shown in FIG. 2. ) And an ATM cell processing unit 25.

이와 같은 구성에 있어서, UTP5 케이블/광 케이블 연결부(21)는 UTP5 케이블/광 케이블을 물리적으로 연결시켜주며, 광 케이블로 연결된 경우에는 광 케이블을 통해 전달받은 광 신호를 전기 신호로 변환시켜 준다.In such a configuration, the UTP5 cable / optical cable connection portion 21 physically connects the UTP5 cable / optical cable and, when connected with the optical cable, converts the optical signal transmitted through the optical cable into an electrical signal.

UNI 프레이머(23)는 UTP5 케이블/광 케이블 연결부(21)과 PECL(Pseudo/Positive Emitter Coupled Logic)로 정합되어, UTP5 케이블/광 케이블 연결부(21)로부터 전달받은 신호를 처리하여 UTOPIA 인터페이스를 통해 ATM 셀 처리부(25)에 정보를 전달하고, UTOPIA 인터페이스를 통해 ATM 셀 처리부(25)로부터 전달받은 정보를 UTP5 케이블/광 케이블 연결부(21)에서 처리 가능하도록 신호 조합하는 곳으로, UTP5 케이블/광 케이블 연결부(21)로부터 전달받은 신호(데이터/클럭) 중에서 손실되고 파괴된 신호를 복구시킨 후, 직렬 데이터를 병렬 데이터로 변환하고, 변환된 병렬 데이터를 프레임으로 변환하여 오버헤드(Overhead)를 부가한 후에 ATM 셀 처리부(25)로 전달한다. 그리고, ATM 셀 처리부(25)로부터 전달받은 ATM 셀을 프레임의 페이로드에 ATM 셀을 매핑한 후, 프레임을 병렬 데이터로 변환하고, 변환된 병렬 데이터를 직렬 데이터로 변환하여 디코딩한다.The UNI framer 23 is matched with UTP5 cable / optical cable connection 21 and PECL (Pseudo / Positive Emitter Coupled Logic) to process signals received from UTP5 cable / optical cable connection 21 to ATM through UTOPIA interface. It transfers the information to the cell processing unit 25, and the signal combination that the information received from the ATM cell processing unit 25 through the UTOPIA interface to be processed by the UTP5 cable / optical cable connection unit 21, the UTP5 cable / optical cable After recovering the lost and destroyed signal from the signal (data / clock) received from the connecting unit 21, converting serial data into parallel data, converting the converted parallel data into a frame, and adding an overhead After that, it transfers to the ATM cell processing unit 25. After mapping the ATM cell received from the ATM cell processor 25 to the payload of the frame, the ATM cell is converted into parallel data, and the converted parallel data is converted into serial data and decoded.

ATM 셀 처리부(25)는 UTOPIA 인터페이스를 통해 UNI 프레이머(23)로부터 전달받은 정보로부터 ATM 셀을 추출한 후, 시스템 내의 경로 선택 정보를 추가하고 ATM 셀 헤더의 VPI/VCI를 변경하는 등의 ATM 계층에서 처리해야 하는 기능을 수행하고, AAL 계층 처리부(미도시)로 전달한다.The ATM cell processing unit 25 extracts an ATM cell from the information received from the UNI framer 23 through the UTOPIA interface, and then adds the path selection information in the system and changes the VPI / VCI of the ATM cell header. It performs a function to be processed and delivers it to the AAL layer processing unit (not shown).

한편, 정합되는 주파수가 STM-4일 경우에 ATM 정합 장치는 하나의 보드에 도 3에 도시하는 바와 같이, 광 케이블 연결부(31)와, UNI 프레이머(33)와, ATM 셀 처리부(35)를 구비하여 이루어지며, 정합되는 주파수가 STM-1일 경우에 ATM 정합 장치와 비슷한 구조를 가지므로 이에 대한 자세한 설명은 생략하기로 한다.On the other hand, when the matching frequency is STM-4, the ATM matching device connects the optical cable connection unit 31, the UNI framer 33, and the ATM cell processing unit 35 to one board as shown in FIG. In the case where the matching frequency is STM-1, since it has a structure similar to that of an ATM matching device, a detailed description thereof will be omitted.

이상에서 살펴본 바와 같이, 종래 ATM 정합 장치는 정합되는 주파수에 따라 개별 설계되는 데, 하나의 보드에 물리 계층 처리부와 ATM 계층 처리부가 UTOPIA 인터페이스로 정합되어 공존하게 된다. 전술한, 물리 계층 처리부는 정합되는 주파수에 따라 구조가 달라지게 되나, ATM 계층 처리부는 정합되는 주파수에 상관없이 동일한 구조를 갖게 된다.As described above, the conventional ATM matching device is individually designed according to the matching frequency, and the physical layer processing unit and the ATM layer processing unit are co-located and coexist in a single board. As described above, the physical layer processing unit may have a different structure according to the matching frequency, but the ATM layer processing unit may have the same structure regardless of the matching frequency.

그러나, 하나의 보드에 물리 계층 처리부와 ATM 계층 처리부가 모두 존재하므로, 정합되는 주파수가 달라지게 되어 해당 주파수를 수용할 수 있는 ATM 정합 장치로 교체해야 하는 경우에는 주파수에 상관없이 공통으로 사용될 수 있는 ATM 계층 처리부도 함께 교체되어야 하는 문제점이 있다.However, since both the physical layer processing unit and the ATM layer processing unit exist on one board, the matching frequency is different, and when it is necessary to replace the ATM matching device that can accommodate the frequency, it can be used in common regardless of the frequency. ATM layer processing unit also has a problem that must be replaced.

또한, 정합되는 주파수에 따라 개별 설계된 ATM 정합 장치는 개발도 개별적으로 이루어지는 데, 물리 계층 처리부의 개발이 필요한 경우에 ATM 계층 처리부도 함께 개발되어야 하는 문제점이 있다.In addition, the ATM matching device individually designed according to the matching frequency is also developed separately, there is a problem that the ATM layer processing unit must be developed together when the development of the physical layer processing unit is required.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 물리 계층 처리부와 ATM 계층 처리부를 각각 독립된 형태의 모듈로 구성하고, 정합되는 주파수에 따라 물리 계층 처리 모듈만을 교체하여 해당 주파수를 수용할 수 있도록 하는 PSTN의 ATM 정합 장치 및 방법을 제공함에 그 목적이 있다.The present invention has been made to solve the above-described problem, so that the physical layer processing unit and the ATM layer processing unit each composed of a separate type of module, and replaces only the physical layer processing module according to the matching frequency to accommodate the corresponding frequency An object of the present invention is to provide an ATM matching device and method of the PSTN.

도 1 내지 도 3은 종래 ATM 정합 장치의 구성을 보인 도.1 to 3 is a view showing the configuration of a conventional ATM matching device.

도 4는 본 발명에 따른 ATM 정합 장치의 구성을 보인 도.4 is a diagram showing the configuration of an ATM matching device according to the present invention;

도 5는 정합되는 주파수가 DS-3인 경우에 물리 계층 처리 모듈의 구성을 보인 도.5 illustrates a configuration of a physical layer processing module when the matched frequency is DS-3.

도 6은 정합되는 주파수가 STM-1인 경우에 물리 계층 처리 모듈의 구성을 보인 도.6 illustrates a configuration of a physical layer processing module when the matched frequency is STM-1.

도 7은 정합되는 주파수가 STM-4인 경우에 물리 계층 처리 모듈의 구성을 보인 도.FIG. 7 illustrates the configuration of a physical layer processing module when the matched frequency is STM-4. FIG.

도 8은 본 발명에 따른 PSTN의 ATM 정합 방법을 설명하기 위한 플로우챠트.8 is a flowchart illustrating an ATM matching method of a PSTN according to the present invention.

*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***

100, 110, 120, 130. 물리 계층 처리 모듈,100, 110, 120, 130. physical layer processing module,

109, 119, 129, 139. 구분 신호 발생부,109, 119, 129, 139. Division signal generator,

111. 콘넥터, 113. 트랜스포머,111.connectors, 113.transformers,

115. 선로 정합부, 117, 123, 133. UNI 프레이머,115. Line matching, 117, 123, 133. UNI framer,

121. UTP5 케이블/광 케이블 연결부, 131. 광 케이블 연결부,121.UTP5 cable / optical cable connection, 131. Optical cable connection,

200. ATM 셀 처리 모듈, 300. ATM 정합 장치200. ATM cell processing module, 300. ATM matching device

전술한 목적을 달성하기 위한 본 발명에 따른 PSTN의 ATM 정합 장치는, 정합되는 주파수에 따라 개별 설계되어 교체 실장되는 물리 계층 처리 모듈과; 실장되는 물리 계층 처리 모듈에 따라 상기 각 물리 계층 처리 모듈을 초기화하고 제어하는 ATM 셀 처리 모듈을 포함하여 이루어진다.The ATM matching device of the PSTN according to the present invention for achieving the above object is a physical layer processing module that is individually designed and replaced according to the matching frequency; And an ATM cell processing module for initializing and controlling each of the physical layer processing modules according to the physical layer processing module.

여기서, 상기 각 물리 계층 처리 모듈은, 상기 물리 계층 처리 모듈의 종류를 구분해주는 식별값을 저장하고 있다가, 상기 물리 계층 처리 모듈이 실장되면 상기 식별값에 따라 구분 신호를 발생시켜 상기 ATM 셀 처리 모듈로 인가하는 구분 신호 발생부를 포함하여 이루어지는 것을 특징으로 한다.Here, each physical layer processing module stores an identification value for distinguishing a type of the physical layer processing module, and when the physical layer processing module is mounted, generates a classification signal according to the identification value to process the ATM cell. Characterized in that it comprises a division signal generator for applying to the module.

그리고, 상기 ATM 셀 처리 모듈은, DS-3 주파수를 정합하는 물리 계층 처리 모듈을 초기화시키는 DS-3 초기화부와; STM-1 주파수를 정합하는 물리 계층 처리 모듈을 초기화시키는 STM-1 초기화부와; STM-4 주파수를 정합하는 물리 계층 처리 모듈을 초기화시키는 STM-4 초기화부와; 상기 구분 신호 발생부로부터 인가받은 구분 신호에 의거하여 상기 DS-3 초기화부, STM-1 초기화부, STM-4 초기화부 중에서 어느 하나를 제어하여 상기 물리 계층 처리 모듈을 초기화하는 제어부를 포함하여 이루어지는 것을 특징으로 한다.The ATM cell processing module includes: a DS-3 initialization unit for initializing a physical layer processing module that matches a DS-3 frequency; An STM-1 initializer for initializing the physical layer processing module that matches the STM-1 frequency; An STM-4 initialization unit for initializing a physical layer processing module that matches an STM-4 frequency; And a controller configured to initialize the physical layer processing module by controlling any one of the DS-3 initializer, the STM-1 initializer, and the STM-4 initializer based on the division signal received from the division signal generator. It is characterized by.

그리고, 상기 각각의 물리 계층 처리 모듈과 ATM 셀 처리 모듈은, 실장된 물리 계층 처리 모듈의 종류를 구분해주는 구분 신호 전달에 사용되는 구분 신호 버스와; 송신 인에이블 신호, 송/수신 데이터, 송/수신 프레임 클럭, 송/수신 셀 시작 신호 전달에 사용되는 UTOPIA 인터페이스 버스와; 상기 실장된 물리 계층 처리 모듈을 초기화하고 제어하는 데 사용되는 어드레스 버스 및 데이터 버스로 정합되는 것을 특징으로 한다.Each of the physical layer processing module and the ATM cell processing module may include: a division signal bus used to transmit a division signal for distinguishing a type of the mounted physical layer processing module; A UTOPIA interface bus for transmitting transmit enable signals, transmit / receive data, transmit / receive frame clocks, and transmit / receive cell start signals; And an address bus and a data bus used to initialize and control the mounted physical layer processing module.

그리고, 상기 ATM 셀 처리 모듈은, 상기 각각의 물리 계층 처리 모듈과 정합되기 위해서 정합되는 주파수 중에서 가장 높은 주파수를 수용하여 동작이 가능하게 설계되어 지는 것을 특징으로 한다.The ATM cell processing module may be designed to receive and operate the highest frequency among frequencies matched with each physical layer processing module.

한편, 본 발명에 따른 PSTN의 ATM 정합 방법은, 실장된 물리 계층 처리 모듈로부터 구분 신호를 전달받는 과정과; 상기 전달받은 구분 신호에 의거하여 상기 실장된 물리 계층 처리 모듈의 종류를 구분하고, 상기 구분된 물리 계층 처리 모듈의 종류에 따라 DS-3 초기화부, STM-1 초기화부, STM-4 초기화부 중에서 어느 하나를 제어하여 상기 실장된 물리 계층 처리 모듈의 프레이머를 초기화하는 과정과; UTOPIA 인터페이스를 통해 상기 초기화된 물리 계층 처리 모듈로부터 전달받은 ATM 셀을 처리하는 과정을 포함하여 이루어진다.On the other hand, the ATM matching method of the PSTN according to the present invention, the process of receiving a division signal from the physical layer processing module mounted; The type of the physical layer processing module is installed based on the received classification signal, and among the DS-3 initializer, STM-1 initializer, and STM-4 initializer according to the type of the separated physical layer process module. Initializing a framer of the mounted physical layer processing module by controlling any one; And processing an ATM cell received from the initialized physical layer processing module through a UTOPIA interface.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 PSTN의 ATM 정합 장치 및 방법에 대해서 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to ATM matching apparatus and method of the PSTN according to an embodiment of the present invention.

도 4는 본 발명에 따른 PSTN의 ATM 정합 장치의 구성을 보인 도로, 물리 계층 처리 기능을 수행하며, 정합되는 주파수에 따라 교체 실장되는 물리 계층 처리 모듈(100)과, 실장된 물리 계층 처리 모듈(100)에 따라 물리 계층 처리 모듈(100)을 초기화하고 제어하며, UTOPIA 인터페이스를 통해 물리 계층 처리 모듈(100)로부터 전달받은 프레임으로부터 ATM 셀을 추출한 후, 시스템 내의 경로 선택 정보를 추가하고 ATM 셀 헤더의 VPI/VCI를 변경하는 등의 ATM 계층에서 처리해야 하는 기능을 수행하는 ATM 셀 처리 모듈(200)을 구비하여 이루어진다.4 is a diagram illustrating a configuration of an ATM matching device of a PSTN according to the present invention, which performs a physical layer processing function, and is physically replaced by a physical layer processing module 100 and a physical layer processing module mounted according to a matching frequency. Initialize and control the physical layer processing module 100 according to 100), extract an ATM cell from a frame received from the physical layer processing module 100 through a UTOPIA interface, add path selection information in the system, and add an ATM cell header. It is provided with an ATM cell processing module 200 for performing a function that must be processed in the ATM layer, such as changing the VPI / VCI of.

이와 같은 구성에 있어서, 물리 계층 처리 모듈(100)은 자신을 구분해주는 구분 신호를 발생시키는 구분 신호 발생부(109)를 포함하여 이루어지는 데, 구분 신호 발생부(109)는 표 1에 나타내는 바와 같이, 물리 계층 처리 모듈(100)이 DS-3 주파수와 정합되는 모듈인지 STM-1 주파수와 정합되는 모듈인지 STM-4 주파수와 정합되는 모듈인 지에 따라 별도로 세팅되는 식별값만을 저장하고 있다가 물리 계층 처리 모듈(100)이 실장되면, 식별값에 의거하여 TTL{High(1), Low(0)} 신호를 생성하여 ATM 셀 처리 모듈(200)로 인가한다. 예를 들어, DS-3 주파수와 정합되는 물리 계층 처리 모듈에 구비되는 구분 신호 발생부(109)는 물리 계층 처리 모듈(100)이 DS-3 주파수와 정합되는 모듈임을 나타내는 식별값(B1, B0;0, 0)만을 저장하고 있다가 물리 계층 처리 모듈(100)이 백보드에 실장되면 식별값에 의거하여 TTL 신호를 생성하여 ATM 셀 처리 모듈(200)로 인가한다.In this configuration, the physical layer processing module 100 includes a division signal generator 109 for generating a division signal for distinguishing itself, and the division signal generator 109 is shown in Table 1 as shown in Table 1 below. In addition, the physical layer processing module 100 stores only identification values separately set according to whether the module matches the DS-3 frequency, the STM-1 frequency, or the STM-4 frequency. When the processing module 100 is mounted, a TTL {High (1), Low (0)} signal is generated and applied to the ATM cell processing module 200 based on the identification value. For example, the division signal generator 109 included in the physical layer processing module matched with the DS-3 frequency may identify identification values B1 and B0 indicating that the physical layer processing module 100 is a module matched with the DS-3 frequency. 0 and 0) are stored, and when the physical layer processing module 100 is mounted on the backboard, a TTL signal is generated based on the identification value and applied to the ATM cell processing module 200.

DS-3DS-3 STM-1STM-1 STM-4STM-4 B1B1 00 00 1One B0B0 00 1One 00

한편, ATM 셀 처리 모듈(200)은 제어부(210)와, DS-3 초기화부(220)와, STM-1 초기화부(230)와, STM-4 초기화부(240)를 구비하여 이루어지며, 제어부(210)는 물리 계층 처리 모듈(100)로부터 인가받은 구분 신호에 의거하여 물리 계층 처리 모듈(100)의 종류를 구분하고, 구분된 물리 계층 처리 모듈(100)의 종류에 따라 DS-3 초기화부(220), STM-1 초기화부(230), STM-4 초기화부(240) 중에서 어느 하나를 제어하여 물리 계층 처리 모듈(100)을 초기화한다. 즉, 물리 계층 처리 모듈(100)로부터 인가받은 구분 신호에 의거하여 구분된 물리 계층 처리 모듈(100)이 DS-3 주파수와 정합되는 모듈인 경우에는 DS-3 초기화부(220)를 제어하여 물리 계층 처리 모듈(100)을 초기화한다. 여기서, 제어부(210)의 제어하에 물리 계층 처리 모듈(100)을 초기화하는 DS-3 초기화부(220)는 물리 계층 처리 모듈(100)이 DS-3 주파수를 정합하여 프레임을 송수신할 수 있도록, 어드레스 버스 및 데이터 버스를 이용하여 물리 계층 처리 모듈(100)에 구비되어 있는 UNI 프레이머의 레지스터를 특정 값으로 세팅하여 초기화한다.Meanwhile, the ATM cell processing module 200 includes a control unit 210, a DS-3 initialization unit 220, an STM-1 initialization unit 230, and an STM-4 initialization unit 240. The controller 210 classifies the type of the physical layer processing module 100 based on the division signal received from the physical layer processing module 100, and initializes DS-3 according to the type of the divided physical layer processing module 100. The physical layer processing module 100 is initialized by controlling any one of the unit 220, the STM-1 initializer 230, and the STM-4 initializer 240. That is, when the physical layer processing module 100 divided based on the division signal received from the physical layer processing module 100 is a module matching the DS-3 frequency, the DS-3 initialization unit 220 is controlled to control the physical. Initialize the layer processing module 100. Here, the DS-3 initialization unit 220 for initializing the physical layer processing module 100 under the control of the controller 210 allows the physical layer processing module 100 to transmit and receive a frame by matching the DS-3 frequency. The register of the UNI framer included in the physical layer processing module 100 is set to a specific value by using an address bus and a data bus.

전술한, ATM 셀 처리 모듈(200)은 정합되는 주파수에 따라 교체 실장되는 물리 계층 처리 모듈(100)로부터 전달받은 프레임을 모두 처리할 수 있어야 하므로, 주파수가 가장 높은 STM-4 주파수를 수용하여 동작이 가능하게 설계되어져야 한다.As described above, the ATM cell processing module 200 needs to be able to process all frames received from the physical layer processing module 100 that is replaced and mounted according to the matching frequency, and thus operates by accommodating the highest STM-4 frequency. This should be designed to be possible.

또한, 물리 계층 처리 모듈(100)과 ATM 셀 처리 모듈(200)은 기본적으로UTOPIA 인터페이스에 의해 정합되는 데, 각각의 물리 계층 처리 모듈(100)이 ATM 셀 처리 모듈(200)과 정합되어 ATM 셀 처리 모듈(200)의 제어를 받기 위해서는 동일한 규격의 신호 버스를 사용해야 한다.In addition, the physical layer processing module 100 and the ATM cell processing module 200 are basically matched by the UTOPIA interface, and each physical layer processing module 100 is matched with the ATM cell processing module 200 to match the ATM cell. In order to be controlled by the processing module 200, signal buses having the same specification must be used.

전술한 바와 같이, ATM 셀 처리 모듈(200)과 물리 계층 처리 모듈(100) 정합에 사용되는 신호 버스들을 살펴보면 다음과 같다.As described above, the signal buses used to match the ATM cell processing module 200 and the physical layer processing module 100 are as follows.

구분 신호 버스는, 정합되는 주파수에 따라 교체 실장되는 물리 계층 처리 모듈(100)을 구분해주는 구분 신호 전달에 사용되는 버스로, 교체 실장되는 물리 계층 처리 모듈(100)은 자신이 DS-3 주파수와 정합되는 모듈인지 STM-1 주파수와 정합되는 모듈인지 STM-4 주파수와 정합되는 모듈인지를 나타내는 구분 신호를 ATM 셀 처리 모듈(200)로 전달하게 되고, ATM 셀 처리 모듈(200)은 물리 계층 처리 모듈(100)로부터 전달받은 구분 신호에 의거하여 물리 계층 처리 모듈(100)을 초기화하게 된다.The division signal bus is a bus used to transmit the division signals for distinguishing the physical layer processing module 100 to be replaced and mounted according to the matching frequency, and the physical layer processing module 100 to be replaced is a DS-3 frequency. A division signal indicating whether the module matches with the STM-1 frequency or the module matches with the STM-4 frequency is transmitted to the ATM cell processing module 200, and the ATM cell processing module 200 processes the physical layer. The physical layer processing module 100 is initialized based on the division signal received from the module 100.

UTOPIA 인터페이스 버스는, 송신 인에이블 신호, 송/수신 데이터, 송/수신 프레임 클럭, 송/수신 셀 시작 신호 전달에 사용되는 버스로, 주파수가 가장 높은 STM-4 주파수를 수용하여 동작할 수 있도록 16비트의 UTOPIA 레벨 2 인터페이스 버스로 구성된다.The UTOPIA interface bus is a bus used to transmit transmit enable signals, transmit / receive data, transmit / receive frame clocks, and transmit / receive cell start signals. It consists of a UTOPIA level 2 interface bus of bits.

어드레스 버스 및 데이터 버스는, 물리 계층 처리 모듈(100)을 초기화하고 제어하는 데 사용되는 버스로, 물리 계층 처리 모듈(100)로부터 구분 신호를 전달받은 ATM 셀 처리 모듈(200)은 어드레스 버스 및 데이터 버스를 이용하여 실장된 물리 계층 처리 모듈(100)을 초기화하게 된다.The address bus and the data bus are buses used to initialize and control the physical layer processing module 100. The ATM cell processing module 200 receiving the division signal from the physical layer processing module 100 is an address bus and data. The physical layer processing module 100 mounted using the bus is initialized.

도 5는 정합되는 주파수가 DS-3인 경우에 물리 계층 처리 모듈의 구성을 보인 도로, 정합되는 주파수가 DS-3인 경우 물리 계층 처리 모듈(110)은, 콘넥터(111)와, 트랜스포머(113)와, 선로 정합부(115)와, UNI 프레이머(117)와, 구분 신호 발생부(119)를 구비하여 이루어진다.5 is a diagram showing the configuration of the physical layer processing module when the matched frequency is DS-3, and when the matched frequency is the DS-3, the physical layer processing module 110 includes a connector 111 and a transformer 113. ), A line matching unit 115, a UNI framer 117, and a division signal generator 119.

이와 같은 구성에 있어서, 콘넥터(111)는 동축 케이블을 물리적으로 연결시키는 것으로, 주로 BNC 콘넥터를 사용한다.In such a configuration, the connector 111 physically connects the coaxial cable, and mainly uses a BNC connector.

트랜스포머(113)는 콘넥터(111)를 통해 전달받은 교류 전원의 전압을 ATM 정합 장치에서 사용되는 전원의 전압으로 변환시킨다.The transformer 113 converts the voltage of the AC power received through the connector 111 into the voltage of the power used in the ATM matching device.

선로 정합부(115)는 동축 케이블을 통해 전달받은 신호를 UNI 프레이머(117)가 수신 가능하도록 신호를 증폭 및 변환해주고, UNI 프레이머(117)로부터 전달받은 신호를 동축 케이블을 통해서 전송 가능하도록 신호를 변환해준다.The line matching unit 115 amplifies and converts the signals received through the coaxial cable so that the UNI framer 117 can receive them, and transmits the signals received from the UNI framer 117 through the coaxial cable. Convert it.

UNI 프레이머(117)는 선로 정합부(115)로부터 전달받은 신호를 처리하여 UTOPIA 인터페이스를 통해 ATM 셀 처리 모듈(200)에 프레임을 전달하고, UTOPIA 인터페이스를 통해 ATM 셀 처리 모듈(200)로부터 전달받은 프레임을 선로 정합부(115)에서 처리 가능하도록 신호 조합하는 곳으로, 선로 정합부(115)로부터 전달받은 신호를 인코딩한 후, 인코딩된 직렬 데이터를 병렬 데이터로 변환하고, 변환된 병렬 데이터를 프레임으로 변환하고, 변환된 프레임이 ATM 셀 처리 모듈(200)에서 처리될 수 있도록 프레임 변환한다. 그리고, ATM 셀 처리 모듈(200)로부터 전달받은 ATM 셀을 프레임의 페이로드에 ATM 셀을 매핑한 후, 프레임을 병렬 데이터로 변환하고, 변환된 병렬 데이터를 직렬 데이터로 변환하여 디코딩한다.The UNI framer 117 processes the signal received from the line matching unit 115 to transmit a frame to the ATM cell processing module 200 through the UTOPIA interface, and receives the frame received from the ATM cell processing module 200 through the UTOPIA interface. Where the frame is combined by the line matching unit 115 so as to be processed, the signal received from the line matching unit 115 is encoded, and then the encoded serial data is converted into parallel data, and the converted parallel data is converted into a frame. The frame is converted so that the converted frame can be processed by the ATM cell processing module 200. After mapping the ATM cell received from the ATM cell processing module 200 to the payload of the frame, the ATM cell is mapped, the frame is converted into parallel data, and the converted parallel data is converted into serial data and decoded.

전술한, UNI 프레이머(117)는 STM-4 주파수까지 수용이 가능한 ATM 셀 처리 모듈(200)과 정합되기 위해서 ATM 셀 처리 모듈(200)과 UTOPIA 레벨 2 인터페이스로 정합될 수 있어야 한다.As described above, the UNI framer 117 must be able to match the ATM cell processing module 200 and the UTOPIA level 2 interface to match the ATM cell processing module 200 that can accommodate up to the STM-4 frequency.

한편, 구분 신호 발생부(119)는 물리 계층 처리 모듈(110)이 DS-3 주파수와 정합되는 모듈임을 나타내는 식별값(B1, B0;0, 0)을 저장하고 있다가 물리 계층 처리 모듈(110)이 실장되면 식별값에 의거하여 구분 신호를 발생시킨다.Meanwhile, the division signal generator 119 stores the identification values B1, B0; 0, 0 indicating that the physical layer processing module 110 matches the DS-3 frequency, and then stores the physical layer processing module 110. ) Is generated to generate a division signal based on the identification value.

도 6은 정합되는 주파수가 STM-1인 경우에 물리 계층 처리 모듈의 구성을 보인 도로, 정합되는 주파수가 STM-1인 경우 물리 계층 처리 모듈(120)은, UTP5 케이블/광 케이블 연결부(121)와, UNI 프레이머(123)와, 구분 신호 발생부(129)를 구비하여 이루어진다.6 is a diagram illustrating a configuration of a physical layer processing module when the frequency to be matched is STM-1, and the physical layer processing module 120 is a UTP5 cable / optical cable connector 121 when the frequency is matched to STM-1. And a UNI framer 123 and a division signal generator 129.

이와 같은 구성에 있어서, UTP5 케이블/광 케이블 연결부(121)는 UTP5 케이블/광 케이블을 물리적으로 연결시켜주며, 광 케이블로 연결된 경우에는 광 케이블을 통해 전달받은 광 신호를 전기 신호로 변환시켜 준다.In such a configuration, the UTP5 cable / optical cable connection unit 121 physically connects the UTP5 cable / optical cable and, when connected with the optical cable, converts the optical signal received through the optical cable into an electrical signal.

UNI 프레이머(123)는 UTP5 케이블/광 케이블 연결부(121)과 PECL로 정합되어, UTP5 케이블/광 케이블 연결부(121)로부터 전달받은 신호를 처리하여 UTOPIA 인터페이스를 통해 ATM 셀 처리 모듈(200)에 정보를 전달하고, UTOPIA 인터페이스를 통해 ATM 셀 처리 모듈(200)로부터 전달받은 정보를 UTP5 케이블/광 케이블 연결부(121)에서 처리 가능하도록 신호 조합하는 곳으로, UTP5 케이블/광 케이블 연결부(121)로부터 전달받은 신호(데이터/클럭) 중에서 손실되고 파괴된 신호를 복구시킨 후, 직렬 데이터를 병렬 데이터로 변환하고, 변환된 병렬 데이터를 프레임으로 변환하여 오버헤드를 부가한 후에 ATM 셀 처리 모듈(200)로 전달한다. 그리고, ATM 셀 처리 모듈(200)로부터 전달받은 ATM 셀을 프레임의 페이로드에 ATM 셀을 매핑한 후, 프레임을 병렬 데이터로 변환하고, 변환된 병렬 데이터를 직렬 데이터로 변환하여 디코딩한다.The UNI framer 123 is matched with the UTP5 cable / optical cable connection 121 and PECL to process the signal received from the UTP5 cable / optical cable connection 121 to inform the ATM cell processing module 200 through the UTOPIA interface. And a signal combination to process the information received from the ATM cell processing module 200 through the UTOPIA interface so as to be processed by the UTP5 cable / optical cable connection 121, and transmitted from the UTP5 cable / optical cable connection 121. After recovering the lost and destroyed signal among the received signals (data / clock), convert serial data into parallel data, convert the converted parallel data into frames, and add overhead to the ATM cell processing module 200. To pass. After mapping the ATM cell received from the ATM cell processing module 200 to the payload of the frame, the ATM cell is mapped, the frame is converted into parallel data, and the converted parallel data is converted into serial data and decoded.

전술한, UNI 프레이머(123)는 STM-4 주파수까지 수용이 가능한 ATM 셀 처리 모듈(200)과 정합되기 위해서 ATM 셀 처리 모듈(200)과 UTOPIA 레벨 2 인터페이스로 정합될 수 있어야 한다.As described above, the UNI framer 123 must be able to match the ATM cell processing module 200 and the UTOPIA level 2 interface to match the ATM cell processing module 200 that can accommodate up to the STM-4 frequency.

한편, 구분 신호 발생부(129)는 물리 계층 처리 모듈(120)이 STM-1 주파수와 정합되는 모듈임을 나타내는 식별값(B1, B0;0, 1)을 저장하고 있다가 물리 계층 처리 모듈(120)이 실장되면 식별값에 의거하여 구분 신호를 발생시킨다.Meanwhile, the division signal generator 129 stores the identification values B1, B0; 0, 1 indicating that the physical layer processing module 120 matches the STM-1 frequency, and then stores the physical layer processing module 120. ) Is generated to generate a division signal based on the identification value.

도 7은 정합되는 주파수가 STM-1인 경우에 물리 계층 처리 모듈의 구성을 보인 도로, 정합되는 주파수가 STM-1인 경우 물리 계층 처리 모듈(130)은, 광 케이블 연결부(131)와, UNI 프레이머(133)와, 구분 신호 발생부(139)를 구비하여 이루어지며, 정합되는 주파수가 STM-1일 경우의 물리 계층 처리 모듈과 비슷한 구조를 가지므로 이에 대한 자세한 설명은 생략하기로 한다.7 is a diagram illustrating a configuration of a physical layer processing module when the frequency to be matched is STM-1, and the physical layer processing module 130 is an optical cable connection unit 131 and a UNI when the frequency to be matched is STM-1. A framer 133 and a division signal generator 139 may be provided, and thus the detailed description thereof will be omitted since the structure is similar to that of the physical layer processing module when the matching frequency is STM-1.

도 8은 본 발명에 따른 PSTN의 ATM 정합 방법을 설명하기 위한 플로우챠트이다.8 is a flowchart illustrating an ATM matching method of a PSTN according to the present invention.

우선, 정합되는 주파수에 따라 해당 물리 계층 처리 모듈(100)이 실장되는 데, 물리 계층 처리 모듈(100)의 실장은 시스템 관리자에 의해 이루어진다. 즉,시스템 관리자는 정합되는 주파수가 DS-3인 경우에는 DS-3 주파수를 정합하는 물리 계층 처리 모듈을 실장시키고, 정합되는 주파수가 STM-1인 경우에는 STM-1 주파수를 정합하는 물리 계층 처리 모듈을 실장시키고, 정합되는 주파수가 STM-4인 경우에는 STM-4 주파수를 정합하는 물리 계층 처리 모듈을 실장시킨다.First, a corresponding physical layer processing module 100 is mounted according to a matching frequency. The mounting of the physical layer processing module 100 is performed by a system administrator. That is, the system manager implements a physical layer processing module that matches the DS-3 frequency when the matching frequency is DS-3, and physical layer processing that matches the STM-1 frequency when the matching frequency is STM-1. The module is mounted, and when the matching frequency is STM-4, the physical layer processing module matching the STM-4 frequency is mounted.

전술한 바와 같이, 시스템 관리자에 의해 정합되는 주파수에 따라 실장된 물리 계층 처리 모듈(100)의 구분 신호 발생부(109)는 ATM 정합 장치에 실장됨과 동시에 ATM 셀 처리 모듈(200)로 자신이 DS-3 주파수를 처리하는 물리 계층 처리 모듈인지, STM-1 주파수를 처리하는 물리 계층 처리 모듈인지, STM-4 주파수를 처리하는 물리 계층 처리 모듈인지를 알리는 구분 신호를 전달하게 되는 데, 실장된 물리 계층 처리 모듈(100)로부터 구분 신호를 전달받은 ATM 셀 처리 모듈(200)은 전달받은 구분 신호에 의거하여 물리 계층 처리 모듈(100)의 종류를 구분하고, 구분된 물리 계층 처리 모듈(100)의 종류에 따라 DS-3 초기화부(220), STM-1 초기화부(230), STM-4 초기화부(240) 중에서 어느 하나를 제어하여 물리 계층 처리 모듈(100)에 구비되어 있는 UNI 프레이머를 초기화한다(S10, S12).As described above, the division signal generation unit 109 of the physical layer processing module 100 mounted according to the frequency matched by the system manager is mounted on the ATM matching device and the DS cell processing module 200 itself is the DS. It transmits a division signal indicating whether a physical layer processing module processes a -3 frequency, a physical layer processing module processing an STM-1 frequency, or a physical layer processing module processing an STM-4 frequency. The ATM cell processing module 200 receiving the division signal from the layer processing module 100 classifies the type of the physical layer processing module 100 based on the received division signal, and determines the type of the separated physical layer processing module 100. According to the type, the UNI framer provided in the physical layer processing module 100 is initialized by controlling any one of the DS-3 initialization unit 220, the STM-1 initialization unit 230, and the STM-4 initialization unit 240. (S10, S12).

예를 들어, 물리 계층 처리 모듈(100)에서 전달받은 구분 신호에 의거하여 물리 계층 처리 모듈(100)의 종류를 구분한 결과, 실장된 물리 계층 처리 모듈(100)이 STM-4 주파수를 정합하는 모듈인 경우에 제어부(210)는 STM-4 초기화부(240)를 제어하여 물리 계층 처리 모듈(100)에 구비되어 있는 UNI 프레이머를 초기화하는 데, STM-4 초기화부(240)는 어드레스 버스 및 데이터 버스를 이용하여 UNI 프레이머의 레지스터를 특정 값으로 세팅하여 초기화함으로써, 물리 계층 처리모듈(100)이 STM-4 주파수를 정합하여 프레임을 송수신할 수 있도록 한다.For example, as a result of classifying the type of the physical layer processing module 100 based on the division signal received from the physical layer processing module 100, the mounted physical layer processing module 100 matches the STM-4 frequency. In the case of a module, the controller 210 controls the STM-4 initialization unit 240 to initialize the UNI framer included in the physical layer processing module 100. The STM-4 initialization unit 240 may include an address bus and By initializing by setting the register of the UNI framer to a specific value using the data bus, the physical layer processing module 100 can match the STM-4 frequency to transmit and receive a frame.

상기한 과정 S12에 의해 UNI 프레이머 초기화가 이루어지면, 물리 계층 처리 모듈(100)에 대한 상태 정보와 UNI 프레이머에서 보내주는 프레임을 UTOPIA 레벨 2 인터페이스를 통해 전달받아 처리하고, UTOPIA 레벨 2 인터페이스를 통해 상대망으로 전달할 프레임을 물리 계층 처리 모듈(100)로 전달한다(S14).When the UNI framer is initialized by the above-described process S12, the state information about the physical layer processing module 100 and the frame transmitted by the UNI framer are received and processed through the UTOPIA level 2 interface, and the counterpart is processed through the UTOPIA level 2 interface. The frame to be transmitted to the network is transmitted to the physical layer processing module 100 (S14).

본 발명의 PSTN의 ATM 정합 장치 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.ATM matching apparatus and method of the PSTN of the present invention is not limited to the above-described embodiment can be implemented in various modifications within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같은 본 발명의 PSTN의 ATM 정합 장치 및 방법에 따르면, 물리 계층 처리 모듈과 ATM 계층 처리 모듈을 각각 독립된 형태로 구성하여 정합되는 주파수에 따라 물리 계층 처리 모듈만을 교체함으로써, 모든 주파수를 수용할 수 있게 된다. 그리고, 물리 계층 처리 모듈만을 개발하게 되어 개발 기간을 단축하고, 개발 경비를 절감할 수 있게 된다.According to the ATM matching apparatus and method of the PSTN of the present invention as described above, the physical layer processing module and the ATM layer processing module are configured in an independent form, respectively, and replaces only the physical layer processing module according to the matching frequency, thereby all frequencies are replaced. I can accept it. In addition, since only the physical layer processing module is developed, the development period can be shortened and the development cost can be reduced.

Claims (6)

정합되는 주파수에 따라 개별 설계되어 교체 실장되는 물리 계층 처리 모듈과;A physical layer processing module individually designed and replaced according to a matching frequency; 실장되는 물리 계층 처리 모듈에 따라 상기 각 물리 계층 처리 모듈을 초기화하고 제어하는 ATM 셀 처리 모듈을 포함하여 이루어지는 피에스티엔의 에이티엠 정합 장치.And a ATM cell processing module for initializing and controlling each of the physical layer processing modules according to a physical layer processing module to be mounted. 제 1항에 있어서, 상기 각 물리 계층 처리 모듈은,The method of claim 1, wherein each physical layer processing module, 상기 물리 계층 처리 모듈의 종류를 구분해주는 식별값을 저장하고 있다가, 상기 물리 계층 처리 모듈이 실장되면 상기 식별값에 따라 구분 신호를 발생시켜 상기 ATM 셀 처리 모듈로 인가하는 구분 신호 발생부를 포함하여 이루어지는 것을 특징으로 하는 피에스티엔의 에이티엠 정합 장치.An identification signal generator for storing the identification value for distinguishing the type of the physical layer processing module, and generating the classification signal according to the identification value and applying the identification signal to the ATM cell processing module when the physical layer processing module is mounted; ATM matching device of the PST. 제 1항에 있어서, 상기 ATM 셀 처리 모듈은,The method of claim 1, wherein the ATM cell processing module, DS-3 주파수를 정합하는 물리 계층 처리 모듈을 초기화시키는 DS-3 초기화부와;A DS-3 initialization unit for initializing a physical layer processing module that matches the DS-3 frequency; STM-1 주파수를 정합하는 물리 계층 처리 모듈을 초기화시키는 STM-1 초기화부와;An STM-1 initializer for initializing the physical layer processing module that matches the STM-1 frequency; STM-4 주파수를 정합하는 물리 계층 처리 모듈을 초기화시키는 STM-4 초기화부와;An STM-4 initialization unit for initializing a physical layer processing module that matches an STM-4 frequency; 상기 구분 신호 발생부로부터 인가받은 구분 신호에 의거하여 상기 DS-3 초기화부, STM-1 초기화부, STM-4 초기화부 중에서 어느 하나를 제어하여 상기 물리 계층 처리 모듈을 초기화하는 제어부를 포함하여 이루어지는 것을 특징으로 하는 피에스티엔의 에이티엠 정합 장치.And a controller configured to initialize the physical layer processing module by controlling any one of the DS-3 initializer, the STM-1 initializer, and the STM-4 initializer based on the division signal received from the division signal generator. ATM matching device of the Fiestien. 제 1항에 있어서, 상기 각각의 물리 계층 처리 모듈과 ATM 셀 처리 모듈은,The method of claim 1, wherein each physical layer processing module and ATM cell processing module, 실장된 물리 계층 처리 모듈의 종류를 구분해주는 구분 신호 전달에 사용되는 구분 신호 버스와;A division signal bus used to transmit a division signal for distinguishing types of physical layer processing modules mounted; 송신 인에이블 신호, 송/수신 데이터, 송/수신 프레임 클럭, 송/수신 셀 시작 신호 전달에 사용되는 UTOPIA 인터페이스 버스와;A UTOPIA interface bus for transmitting transmit enable signals, transmit / receive data, transmit / receive frame clocks, and transmit / receive cell start signals; 상기 실장된 물리 계층 처리 모듈을 초기화하고 제어하는 데 사용되는 어드레스 버스 및 데이터 버스로 정합되는 것을 특징으로 하는 피에스티엔의 에이티엠 정합 장치.And an ATM matching device of a PST, characterized in that it is matched with an address bus and a data bus used to initialize and control the mounted physical layer processing module. 제 1항에 있어서, 상기 ATM 셀 처리 모듈은,The method of claim 1, wherein the ATM cell processing module, 상기 각각의 물리 계층 처리 모듈과 정합되기 위해서 정합되는 주파수 중에서 가장 높은 주파수를 수용하여 동작이 가능하게 설계되어 지는 것을 특징으로 하는 피에스티엔의 에이티엠 정합 장치.ATI M matching device of the PSTien characterized in that the operation is designed to accommodate the highest frequency of the matched frequency in order to match with each physical layer processing module. 실장된 물리 계층 처리 모듈로부터 구분 신호를 전달받는 과정과;Receiving a division signal from a mounted physical layer processing module; 상기 전달받은 구분 신호에 의거하여 상기 실장된 물리 계층 처리 모듈의 종류를 구분하고, 상기 구분된 물리 계층 처리 모듈의 종류에 따라 DS-3 초기화부, STM-1 초기화부, STM-4 초기화부 중에서 어느 하나를 제어하여 상기 실장된 물리 계층 처리 모듈의 프레이머를 초기화하는 과정과;The type of the physical layer processing module is installed based on the received classification signal, and among the DS-3 initializer, STM-1 initializer, and STM-4 initializer according to the type of the separated physical layer process module. Initializing a framer of the mounted physical layer processing module by controlling any one; UTOPIA 인터페이스를 통해 상기 초기화된 물리 계층 처리 모듈로부터 전달받은 ATM 셀을 처리하는 과정을 포함하여 이루어지는 피에스티엔의 에이티엠 정합 방법.ATI matching method comprising processing the ATM cell received from the initialized physical layer processing module through a UTOPIA interface.
KR10-2001-0044743A 2001-07-25 2001-07-25 Apparatus and Method for ATM Interfacing in PSTN KR100382354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044743A KR100382354B1 (en) 2001-07-25 2001-07-25 Apparatus and Method for ATM Interfacing in PSTN

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044743A KR100382354B1 (en) 2001-07-25 2001-07-25 Apparatus and Method for ATM Interfacing in PSTN

Publications (2)

Publication Number Publication Date
KR20030010015A KR20030010015A (en) 2003-02-05
KR100382354B1 true KR100382354B1 (en) 2003-05-09

Family

ID=27716537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0044743A KR100382354B1 (en) 2001-07-25 2001-07-25 Apparatus and Method for ATM Interfacing in PSTN

Country Status (1)

Country Link
KR (1) KR100382354B1 (en)

Also Published As

Publication number Publication date
KR20030010015A (en) 2003-02-05

Similar Documents

Publication Publication Date Title
US6229822B1 (en) Communications system for receiving and transmitting data cells
EP1422891B1 (en) ATM Switching system
US5926303A (en) System and apparatus for optical fiber interface
EP0688141B1 (en) An asynchronous transfer mode protocol
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
KR100382354B1 (en) Apparatus and Method for ATM Interfacing in PSTN
KR100362586B1 (en) Apparatus for implementing dualization of non-connection server
US6044088A (en) System and circuit for telecommunications data conversion
EP0500238B1 (en) Header translation unit for an ATM switching system
US6700872B1 (en) Method and system for testing a utopia network element
KR0153920B1 (en) Atm physical layer processor for atm communication at pseudo synchronous digital hierachy
KR100306476B1 (en) System of Interfacing the ATM Network
KR100372876B1 (en) Apparatus And Method For Subscriber Interface Of STM-4C Grade
KR100194607B1 (en) PSTN interlock ATM switch matching device
KR100450759B1 (en) A method and an apparatus for transmitting/receiving Leased Line Data
Rao et al. The ATM physical layer
KR100333713B1 (en) Apparatus for matching atm switch
KR970002782B1 (en) Terminal user information interfacer in the isdn
JPH11261568A (en) Atm communications device, its control and controlled packages and inter-package communications method
KR0153922B1 (en) Atm interfacing apparatus for supplying the mpeg signal
KR100357849B1 (en) Continuity check method and apparatus in fiber loop carrier system
KR20000015046A (en) Physical layer connector of adsl modem
KR100268072B1 (en) Complex interface card for isdn
KR19990002995A (en) Line Interface Module (LIM) Device in Asynchronous Transfer Mode (ATM) Switch
KR200299294Y1 (en) Apparatus for switching in asynchronous transfer mode

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100330

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee