KR100333713B1 - Apparatus for matching atm switch - Google Patents
Apparatus for matching atm switch Download PDFInfo
- Publication number
- KR100333713B1 KR100333713B1 KR1019990039868A KR19990039868A KR100333713B1 KR 100333713 B1 KR100333713 B1 KR 100333713B1 KR 1019990039868 A KR1019990039868 A KR 1019990039868A KR 19990039868 A KR19990039868 A KR 19990039868A KR 100333713 B1 KR100333713 B1 KR 100333713B1
- Authority
- KR
- South Korea
- Prior art keywords
- routing
- cell
- switch
- processing means
- atm
- Prior art date
Links
- 238000012545 processing Methods 0.000 claims abstract description 62
- 230000005540 biological transmission Effects 0.000 claims abstract description 38
- 238000012546 transfer Methods 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 2
- 230000003362 replicative effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical group C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000030279 gene silencing Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
- H04L2012/562—Routing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 비동기 전달 모드 스위치 정합 장치에 관한 것임.The present invention relates to an asynchronous transfer mode switch matching device.
2. 발명이 해결하고자하는 과제2. The problem to be solved by the invention
본 발명은 ATM 셀 기반에 부가적인 내부 스위칭 루팅 태그(routing tag)를 갖는 스위치와의 통신을 하도록 정합 기능을 제공하므로써, 이기종의 스위치 인터페이스를 수용하여 다양성있는 스위칭 시스템을 정합할 수 있는 비동기 전달 모드 스위치 정합 장치를 제공하는데 그 목적이 있다.The present invention provides a matching function to communicate with a switch having an additional internal switching routing tag on an ATM cell basis, thereby accommodating heterogeneous switch interfaces to match a variety of switching systems. The purpose is to provide a switch matching device.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
본 발명은, 수신된 ATM 셀에 루팅 태그를 부가하여 전달하는 ATM 셀 송신 처리수단; 전달되는 ATM의 루팅 셀을 정합시키는 스위치 정합 송신처리수단; 수신되는 내부 루팅 셀의 루팅 태그를 검색하여 검색한 루팅 셀을 스위칭하는 스위치 처리수단; 스위치 처리수단으로부터 수신된 내부 루팅 셀을 정합시키는 스위치 정합 수신처리수단; 및 스위치 정합 수신처리수단으로부터 전달된 루팅 셀을 전달하는 ATM 셀 수신처리수단을 포함한다.The present invention provides an ATM cell transmission processing means for adding a routing tag to a received ATM cell and transmitting the routing tag; Switch matching transmission processing means for matching a routing cell of an ATM transmitted; Switch processing means for searching for a routing tag of the received internal routing cell and switching the searched routing cell; Switch matching receiving processing means for matching an internal routing cell received from the switch processing means; And ATM cell receiving processing means for delivering the routing cell delivered from the switch matching receiving processing means.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 이기종의 ATM 스위치들을 정합하는데 이용됨.The present invention is used to match heterogeneous ATM switches.
Description
본 발명은 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치 정합 장치에 관한 것으로서, 특히 이기종의 ATM 스위치 간의 인터페이스를 제공하는 스위치를 정합하기 위한 정합 장치에 관한 것이다.The present invention relates to an Asynchronous Transfer Mode (ATM) switch matching device, and more particularly to a matching device for matching switches that provide an interface between heterogeneous ATM switches.
일반적으로, 루슨트 테크놀로지(Lucent Technology) 사에서 제공하는 ATM 칩은 기존의 53 바이트의 ATM 셀에 내부 스위치와의 통신을 위하여 11바이트의 루팅 태그 정보 및 스위치와의 동기를 위하여 4 유휴(Idle) 바이트로 구성되어 전체 68 바이트로 구성되어 있다. 이는, 루슨트(Lucent) 사의 스위치 칩과 통신을 위하여 8 비트(bit) 통신을 한다.In general, an ATM chip provided by Lucent Technology Inc. has 11 bytes of routing tag information for communication with an internal switch in an existing 53 byte ATM cell and 4 idle bytes for synchronization with the switch. It consists of 68 bytes. It communicates 8 bits for communication with the Lucent switch chip.
그리고, 루슨트사 의 ATM 칩은 11바이트 중 40포트의 스위치 인터페이스를 제공하기 위하여 40 비트의 포트 맵(Port Map)을 가지고 있으며, 이를 통하여 자사의 스위치에서 내부 루팅을 수행한다.In addition, Lucent's ATM chip has a 40-bit port map to provide a switch interface of 40 ports out of 11 bytes, thereby performing internal routing in its switch.
또한, 망에서 제공되는 여러 가지 정보를 제어하는 필드 및 스위치 시스템 내부에서 사용되도록 2바이트의 연결 설정 필드를 제공하도록 구성되어 스위치를 중심으로 라인 카드와 입출력을 할 수 있도록 구성되어 있다.In addition, it is configured to provide a field for controlling various information provided in the network and a connection setting field of 2 bytes for use in the switch system, and is configured to input / output a line card with respect to the switch.
이에 반하여, 한국전자통신 연구원(ETRI)의 칩은 최대 64 바이트까지 확장 가능하여 루슨트 사의 ATM 칩과 호환성을 갖는 구조이다.On the contrary, the chip of ETRI is expandable up to 64 bytes and is compatible with Lucent ATM chip.
이러한, 한국전자통신 연구원의 매스콘(MASCON) 칩은 스위칭 시스템에서 중요한 포트 맵을 루슨트 사에서 제공하는 5바이트의 필드 보다 많은 10 바이트를 제공하므로 포함하여 수용 가능하며, 스위치 내부 통신을 위한 연결 설정 필드를 동일하게 ATM 헤더(Header)의 미설정 필드를 사용하여 최대 2바이트의 연결 설정을 제공하므로 스위칭 시스템에서의 상호 호환을 가능하게 하므로 ATM 셀 기반에 추가적인 루팅 태그를 갖는 여러 스위치 칩과 통신을 가능하게 한다.The MACON chip of the Korea Electronics and Telecommunications Research Institute can accommodate 10 byte more than the 5 byte field provided by Lucent, which is important for the switching system. The same field is used for unconfigured fields in the ATM header to provide up to 2 bytes of connection settings, enabling interoperability in the switching system, allowing communication with multiple switch chips with additional routing tags based on the ATM cell. Make it possible.
그러나, 상기한 바와 같은 종래의 이기종의 ATM 스위치 간의 인터페이스를 제공하는 경우, 매스콘(MASCON) ATM 칩과 스위치 칩간의 통신만을 위하여 구성되어 이에 대한 호환이 이루어지지 않는 문제점이 있었다.However, when providing the interface between the heterogeneous ATM switch as described above, there is a problem that is configured only for communication between the masscon (MASCON) ATM chip and the switch chip is not compatible with this.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 이기종의 ATM 스위치 간의 인터페이스를 정합함에 있어, ATM 셀 기반에 부가적인 내부 스위칭 루팅 태그(routing tag)를 갖는 스위치와의 통신을 하도록 정합 기능을 제공하므로써, 이기종의 스위치 인터페이스를 수용하여 다양성있는 스위칭 시스템을 정합할 수 있는 비동기 전달 모드 스위치 정합 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and in matching interfaces between heterogeneous ATM switches, to communicate with a switch having an additional internal switching routing tag based on the ATM cell. By providing a matching function, an object of the present invention is to provide an asynchronous transfer mode switch matching device that can accommodate heterogeneous switch interfaces to match a variety of switching systems.
도 1은 본 발명에 따른 비동기 전달 모드 스위치 정합 장치의 일실시예 구성 블록도.1 is a block diagram of an embodiment of an asynchronous transfer mode switch matching device according to the present invention;
도 2는 도 1의 스위치 정합 송신 처리부의 일실시예 구성 블록도.FIG. 2 is a block diagram of an embodiment of a switch matching transmission processing unit of FIG. 1; FIG.
도 3은 도 1의 스위치 정합 수신 처리부의 일실시예 구성 블록도.3 is a block diagram of an exemplary embodiment of the switch matching receiving processor of FIG. 1.
도 4는 본 발명에 적용되는 ATM 칩의 스위치를 위한 내부 루팅 셀 구조도.4 is an internal routing cell structure for a switch of an ATM chip to be applied to the present invention.
도 5는 본 발명에 적용되는 이기종의 스위치 정합을 위한 내부 루팅 셀 구조도.5 is an internal routing cell structure diagram for heterogeneous switch matching applied to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11: ATM 셀 송신 처리부 12: 스위치 정합 송신 처리부11: ATM cell transmission processing section 12: switch matching transmission processing section
13: 스위치 처리부 14: 스위치 정합 수신 처리부13: switch processing unit 14: switch matching receiving processing unit
15: ATM 셀 수신 처리부15: ATM cell receiving processing unit
이와 같은 목적을 달성하기 위한 본 발명은, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치 정합 장치에 있어서, ATM 망으로부터 수신된 ATM 셀에 루팅 태그(routing tag)를 부가하여 전달하는 ATM 셀 송신 처리수단; 상기 ATM 셀 송신 처리수단으로부터 전달되는 ATM의 루팅 셀을 소정의 스위치포맷(format)에 맞추어 정합시키는 스위치 정합 송신처리수단; 소정의 루팅 포맷에 맞추어 상기 스위치 정합 송신처리수단으로부터 송신되는 내부 루팅 셀의 루팅 태그를 검색하여 검색한 루팅 셀을 스위칭하는 스위치 처리수단; 상기 스위치 처리수단으로부터 수신된 내부 루팅 셀을 소정의 루팅 셀 포맷에 맞도록 변환하고, 셀의 동기를 유지하기 위하여 유휴(IDLE) 루팅 셀을 생성하여 생성한 유휴 루팅 셀을 변환한 후, 소정의 바이트 단위로 루팅 셀을 정합시키는 스위치 정합 수신처리수단; 및 상기 스위치 정합 수신처리수단으로부터 전달된 루팅 셀을 할당된 내부 연결 설정 정보에 맞추어 상기 ATM 망으로 전달하는 ATM 셀 수신처리수단을 포함한다.In order to achieve the above object, the present invention provides an ATM cell transmission process for adding a routing tag to an ATM cell received from an ATM network in an Asynchronous Transfer Mode (ATM) switch matching device. Way; Switch matching transmission processing means for matching a routing cell of an ATM transmitted from said ATM cell transmission processing means to a predetermined switch format; Switch processing means for searching for a routing tag of an internal routing cell transmitted from the switch matching transmission processing means in accordance with a predetermined routing format and switching the searched routing cell; After converting the internal routing cell received from the switch processing means to match a predetermined routing cell format, and converting an idle routing cell generated by generating an idle routing cell to maintain cell synchronization, the predetermined routing cell is converted into a predetermined routing cell format. Switch matching receiving processing means for matching a routing cell on a byte basis; And ATM cell receiving processing means for transferring the routing cell delivered from the switch matching receiving processing means to the ATM network in accordance with the allocated internal connection setting information.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명에 따른 비동기 전달 모드 스위치 정합 장치의 일실시예 구성 블록도이다.1 is a block diagram of an embodiment of an asynchronous transfer mode switch matching device according to the present invention.
도 1에 도시된 바와 같이, 본 발명의 비동기 전달 모드 스위치 정합 장치는, ATM 망으로부터 수신된 ATM 셀에 루팅 태그(routing tag)를 부가하여 전달하는 ATM 셀 송신처리부(11)와, ATM 셀 송신 처리부(11)로부터 전달되는 ATM의 루팅 셀을 소정의 스위치 포맷(format)에 맞추어 정합시키는 스위치 정합 송신처리부(12)와, 소정의 루팅 포맷에 맞추어 스위치 정합 송신처리부(12)로부터 송신되는 내부 루팅 셀의 루팅 태그를 검색하여 검색한 루팅 셀을 스위칭하는 스위치 처리부(13)와, 스위치 처리부(13)로부터 수신된 내부 루팅 셀을 소정의 루팅 셀 포맷에 맞도록 변환하고, 셀의 동기를 유지하기 위하여 유휴(IDLE) 루팅 셀을 생성하여 생성한 유휴루팅 셀을 변환한 후, 소정의 바이트 단위로 루팅 셀을 정합시키는 스위치 정합 수신처리부(14)와, 스위치 정합 수신처리부(14)로부터 전달된 루팅 셀을 할당된 내부 연결 설정 정보에 맞추어 상기 ATM 망으로 전달하는 ATM 셀 수신처리부(15)를 구비한다.As shown in FIG. 1, the asynchronous delivery mode switch matching device of the present invention includes an ATM cell transmission processing unit 11 for transmitting a routing tag to an ATM cell received from an ATM network, and an ATM cell transmission. Switch matching transmission processing unit 12 for matching the routing cell of ATM delivered from processing unit 11 to a predetermined switch format, and internal routing transmitted from switch matching transmission processing unit 12 according to a predetermined routing format. Switch processing unit 13 for searching the routing tag of the cell and switching the searched routing cell, and converting the internal routing cell received from the switch processing unit 13 to match a predetermined routing cell format, and maintaining cell synchronization. In order to convert an idle routing cell generated by generating an idle routing cell, a switch matching reception processor 14 for matching a routing cell by a predetermined byte unit, and a switch matching reception processor 1 ATM cell receiving processor 15 for transmitting the routing cell transmitted from 4) to the ATM network in accordance with the allocated internal connection configuration information.
상기한 바와 같은 구조를 갖는 본 발명의 비동기 전달 모드 스위치 정합 장치의 동작에 대하여 설명하면 다음과 같다.Referring to the operation of the asynchronous transfer mode switch matching device of the present invention having the structure as described above is as follows.
ATM 망으로부터 53 바이트의 ATM 셀을 수신하여 이를 이기종의 스위치와도 통신을 가능하게 하는 정합기능을 제공한다.It provides a matching function that receives 53 bytes of ATM cells from ATM networks and enables them to communicate with heterogeneous switches.
먼저, ATM 셀 송신 처리부(11)는 외부의 ATM 망과 접속되어 전송되는 53 바이트의 ATM 셀에 관련된 제반 처리를 하여 스위치에서의 루팅을 위한 루팅 태그 할당, 내부 연결 설정 필드 할당, 연결 설정된 정보에 대한 우선 순위 할당, 스위치 내부에서의 체증에 관한 정보를 부가하여 스위치 정합 송신처리부(12)에 제공한다. 이때, 제공되는 ATM내부 루팅 셀의 구조는 도 4에 도시된 바와 같다.First, the ATM cell transmission processing unit 11 performs all processing related to a 53-byte ATM cell connected and connected to an external ATM network to assign a routing tag for routing in a switch, assign an internal connection setting field, and establish connection information. Information about the priority allocation and the congestion within the switch is added to the switch matching transmission processing section 12. FIG. At this time, the structure of the provided ATM internal routing cell is as shown in FIG.
스위치 정합 송신처리부(12)에서는 8 비트 단위로 제공되는 루슨트사의 루팅 셀에 대하여 동기를 검색하고 8/16 비트 변환을 하며, 매스콘 스위치 칩과의 접속을 위하여 루팅 태그를 상위/하위 8 비트씩 복제하여 이를 36 워드(Word) 단위로 스위치 처리부(13)에 제공한다. 이때, 제공되는 이기종 정합을 위한 루팅 셀 구조는 도 5에 도시된 바와 같다.The switch matching transmission processor 12 searches for synchronization of the Lucent's routing cells provided in units of 8 bits, converts 8/16 bits, and sets the routing tag by upper / lower 8 bits for connection with the masscon switch chip. The copy is provided to the switch processor 13 in units of 36 words. At this time, the routing cell structure for heterogeneous matching provided is as shown in FIG.
스위치 처리부(13)는 수신된 루팅 태그를 참조하여 해당되는 출력 포트로 입력된 루팅 셀을 출력하여 스위치 정합 수신 처리부(14)로 전송한다.The switch processor 13 outputs a routing cell inputted to a corresponding output port with reference to the received routing tag and transmits the routing cell to the switch matching reception processor 14.
스위치 정합 수신 처리부(14)는 36 워드로 제공되는 내부 루팅 셀의 동기 검색을 통하여 루팅 셀의 순서를 유지하며, ATM 셀 수신 계층으로의 송신을 위하여 16/8 비트 변환, 내부 복제된 하위 루팅 태그의 제거, ATM 칩의 유휴 루팅 셀의 생성, 유효 루팅 셀과의 다중화기능을 통하여 ATM 수신 처리부(16)로 제공한다.The switch matching reception processor 14 maintains the order of routing cells through a synchronous search of an internal routing cell provided in 36 words, and converts a 16/8 bit, internally duplicated lower routing tag for transmission to an ATM cell reception layer. Is provided to the ATM receiving processor 16 through the function of eliminating, creating an idle routing cell of the ATM chip, and multiplexing with an effective routing cell.
ATM 수신 처리부(15)는 수신된 루팅 셀을 검색하여 시스템 내에 설정된 우선 순위 정보, 체증 정보, 연결 설정 정보를 검색하여 이를 해당되는 가입자에게 전송하는 기능을 수행한다.The ATM receiving processor 15 searches for the received routing cell, searches for priority information, congestion information, and connection setting information set in the system, and transmits the same to the corresponding subscriber.
도 2는 도 1의 스위치 정합 송신 처리부의 일실시예 구성 블록도이다.FIG. 2 is a block diagram of an exemplary embodiment of the switch matching transmission processor of FIG. 1.
도 2에 도시된 바와 같이, 도 1의 스위치 정합 송신 처리부는, ATM 셀 송신처리부(11)로부터 소정 바이트의 루팅 셀을 수신하여 셀 시작신호(SOC)를 검출하고 유휴 루팅 셀을 제거하는 SOC 검출부(22)와, SOC 검출부(22)로부터 전달된 유효한 루팅 셀의 비트를 변환하는 비트 변환부(23)와, 비트 변환부(23)에 의해 비트가 변환된 루팅 셀을 일시 저장하여 송신하는 송신 선입선출부(24)와, 송신 선입선출부(24)로부터 전달된 루팅 태그를 상위 및 하위로 복제하여 변환 후 스위치 처리부(13)로 송신하는 루팅 태그 처리부(25)와, 시스템 클럭에 따라, 상기 송신 선입선출수단을 제어하는 송신 제어부(21)를 구비한다.As shown in FIG. 2, the switch matching transmission processor of FIG. 1 receives a routing cell of a predetermined byte from the ATM cell transmission processor 11 to detect a cell start signal SOC and remove an idle routing cell. (22), a bit converter 23 for converting the bits of the valid routing cell transmitted from the SOC detector 22, and a transmission for temporarily storing and transmitting the routing cells whose bits are converted by the bit converter 23 In accordance with the first-in-first-out unit 24, the routing tag processing unit 25 which duplicates the routing tag transmitted from the first-in, first-out unit 24 to the upper and lower sides and transmits the converted tag to the switch processing unit 13, and according to the system clock, The transmission control part 21 which controls the said transmission first-in first-out means is provided.
이와 같은 구조를 갖는 도 1의 스위치 정합 송신 처리부의 동작에 대하여 설명하면 다음과 같다.The operation of the switch matching transmission processor of FIG. 1 having such a structure will be described below.
송신 제어부(21)는 외부로부터 시스템 운용에 필요한 시스템 클럭, 리셋(RESET)신호, 그리고 제어 신호를 수신하여 스위치 정합 송신 처리에 대한 제반 기능을 수행시키며, 스위치 처리부(13)로부터 수신 불가능을 알리는 수신불가신호(TXHOLD)를 수신할 경우, 송신을 일시 정지시켜 루팅 셀의 손실을 방지한다.The transmission control unit 21 receives a system clock, a reset signal, and a control signal required for system operation from the outside to perform various functions for the switch matching transmission process, and receives a notification indicating that the reception is impossible from the switch processing unit 13. When receiving the disable signal TXHOLD, transmission is paused to prevent loss of routing cells.
ATM 셀 송신 처리부(11)로부터 제공되는 루팅 셀은 100MHz의 루팅셀 입력클럭(IRCLK+/-), 루팅셀 입력 패리티(IRPARITY), 루팅셀 시작신호(IRSOC), 그리고 8 비트 루팅셀 데이터(IRDATA)로 구성되어 SOC 검출부(22)로 입력된다.The routing cell provided from the ATM cell transmission processor 11 includes a routing cell input clock (IRCLK +/-), routing cell input parity (IRPARITY), routing cell start signal (IRSOC), and 8-bit routing cell data (IRDATA) at 100 MHz. It is composed of and is input to the SOC detector 22.
SOC 검출부(22)는 68 바이트 단위로 제공되는 내부 루팅 셀의 SOC를 검출하는 동시에 유효한 루팅 셀이 없을 경우 유휴 루팅 셀이 동시에 수신되므로, 이를 검색한 후 제거하여 유효한 루팅 셀 만을 추출하여 비트 변환부(23)로 제공하는 기능을 수행한다.The SOC detector 22 detects the SOC of the internal routing cell provided in units of 68 bytes and simultaneously receives the idle routing cell when there is no valid routing cell. Therefore, the SOC detector 22 extracts only the valid routing cell by searching for and removing the valid routing cell. Perform the function provided by 23.
비트 변환부(23)에서는 상위의 동기 클럭(TCLK), 동기 검출 신호(TDET), 유효입력셀 시작신호(TSOC), 유효입력셀 데이터(TDATA) 신호를 수신하여 8/16 비트 변환을 통하여 변환입력셀 클럭(TXCLK), 변환입력셀 인에이블신호(TXWEN), 변환입력셀 시작신호(TXSOC), 변환입력셀 데이터(TXDATA) 신호와 함께 16 비트 데이터를 송신 선입선출부(24)에 제공하는 기능을 한다.The bit converter 23 receives the upper synchronization clock TCLK, the synchronization detection signal TDET, the valid input cell start signal TSOC, and the valid input cell data TDATA signals, and converts them through 8/16 bit conversion. 16-bit data is provided to the first-in, first-out unit 24 together with the input cell clock TXCLK, the conversion input cell enable signal TXWEN, the conversion input cell start signal TXSOC, and the conversion input cell data TXDATA signal. Function
루팅 태그 처리부(25)는 송신 선입선출부(24)로부터 입력셀 상태 플래그(TXFLAG)를 수신하면, 변환입력셀 수신클럭(TXRDCLK), 변환입력셀 수신 인에이블신호(TXRDREN), 변환입력셀 시작신호(TXRDSOC), 변환입력셀 수신 데이터(TXRDDAT)와 함께 내부 루팅 태그에 대하여 상위/하위 태그 복제를 하므로 36 워드 형태의 내부 루팅 셀을 형성하여 스위치 처리부(13)으로 송신하는 기능을 수행한다.When the routing tag processing unit 25 receives the input cell status flag TXFLAG from the first-in, first-out unit 24, the conversion input cell reception clock TXRDCLK, the conversion input cell reception enable signal TXRDREN, and the conversion input cell start. Since the upper / lower tag is duplicated with respect to the internal routing tag together with the signal TXRDSOC and the conversion input cell received data TXRDDAT, the internal routing cell having a 36 word form is formed and transmitted to the switch processor 13.
도 3은 도 1의 스위치 정합 수신 처리부의 일실시예 구성 블록도이다.FIG. 3 is a block diagram illustrating an example embodiment of the switch matching receiving processor of FIG. 1.
도 3에 도시된 바와 같이, 도 1의 스위치 정합 수신 처리부는, 스위치 처리부(13)로부터 전달되는 루팅 셀을 일시 저장하는 수신 선입선출부(32)와, 수신 선입선출부(32)로부터 루팅 셀을 수신하여 SOC 검색을 통해 루팅 셀의 동기 및 정렬 유무를 검색하고, 비트를 변환시켜 하위 루팅 태그를 제거한 후, 소정 바이트 단위의 유효 루팅 셀 복원하는 유효 셀 처리부(33)와, 수신 선입선출부(32)에 수신된 루팅 셀이 없을 경우 셀의 순서를 보장하기 위한 유휴 루팅 셀을 생성하는 유휴 루팅 셀 생성부(34)와, 유효 루팅 셀과 유휴 루팅 셀을 다중화하여 다중화한 소정 바이트의 ATM 루팅 셀을 상기 ATM 셀 수신처리부(15)로 송신하는 다중화 처리부(35)와, 시스템 클럭에 따라, 수신 선입선출부(32)를 제어하는 수신 제어부(31)를 구비한다.As shown in FIG. 3, the switch matching reception processing unit of FIG. 1 includes a reception first-in-first-out unit 32 that temporarily stores a routing cell transmitted from the switch processing unit 13, and a routing cell from the reception first-in first-out unit 32. A valid cell processor 33 for retrieving the synchronization and alignment of the routing cell through SOC search, converting the bits to remove the lower routing tag, and then restoring the effective routing cell in a predetermined byte unit; When there is no routing cell received in (32), the idle routing cell generation unit 34 generates an idle routing cell to guarantee the order of the cells, and a predetermined byte ATM multiplexed by multiplexing the effective routing cell and the idle routing cell. And a multiplexing processor 35 for transmitting the routing cell to the ATM cell receiving processor 15, and a receiving controller 31 for controlling the first-in, first-out unit 32 in accordance with the system clock.
전술한 바와 같은 구조를 갖는 도 1의 스위치 정합 수신 처리부의 동작에 대하여 설명하면 다음과 같다.The operation of the switch matching receiving processing unit of FIG. 1 having the structure as described above will now be described.
수신 정합 제어부(31)는 외부로부터 시스템 운용에 필요한 시스템 클럭, 리셋신호, 그리고 제어 신호를 수신하여 제반 기능을 수행시킨다.The reception matching controller 31 receives a system clock, a reset signal, and a control signal necessary for operating the system from the outside to perform various functions.
수신 선입선출부(32)는 루팅 셀을 수신할 여유가 있음을 수신 일실정지신호(RXHOLD)로 스위치 처리부(13)로 통보하며, 이에 따라 스위치 처리부(13)는 수신입력 클럭(RXWRCLK), 수신입력인에이블신호(RXWRWEN), 수신입력 데이터 시작신호(RXWRSOC), 수신입력 데이터(RXWRDAT)와 함께 수신 선입선출부(32)에 루팅 셀을 저장한다.The reception first-in-first-out unit 32 notifies the switch processing unit 13 by the reception silencing stop signal RXHOLD that there is room to receive the routing cell. Accordingly, the switch processing unit 13 receives the reception input clock RXWRCLK, The routing cell is stored in the first-in first-out part 32 together with the reception input enable signal RXWRWEN, the reception input data start signal RXWRSOC, and the reception input data RXWRDAT.
유효 셀 처리부(33)는 수신 선입선출부(32)로부터 수신셀 입력플래그(RXFLAG)를 감지하여 수신셀 입력클럭(RXCLK), 수신셀 입력 인에이블신호(RXREN)를 수신 선입선출부(32)에 제공하면, 수신셀 시작신호(RXSOC), 수신입력 데이터(RXDAT)를 수신하여, 수신된 루팅 셀을 수신셀 시작신호(RXSOC)를 검색하여 루팅 셀의 동기 손실 유무를 점검하고, 상위/하위로 복제된 루팅 태그를 삭제하고 36 WORD의 루팅 셀을 8비트 68 바이트의 ATM 루팅 셀 포맷으로 변환하여 다중화 처리부(35)로 수신변환셀 입력클럭(RCLK), 동기 검색 신호 수신셀 동기상태신호(RDET), 수신변환셀 시작신호(RSOC), 수신변환셀 데이터(RDATA)와 함께 송신한다.The effective cell processing unit 33 detects the receiving cell input flag RXFLAG from the receiving first-in first-out unit 32 and receives the receiving cell input clock RXCLK and the receiving cell input enable signal RXREN. If provided to, the receiving cell start signal (RXSOC) and the received input data (RXDAT) are received, the received routing cell is searched for the receiving cell start signal (RXSOC) to check the synchronization loss of the routing cell, and the upper / lower Deletes the routing tag duplicated with the WORD, converts the 36 WORD routing cell into 8-bit 68-byte ATM routing cell format, and converts the received conversion cell input clock (RCLK) and synchronization search signal to the multiplex processing unit 35; RDET), the reception conversion cell start signal RSOC, and the reception conversion cell data RDATA.
유휴 루팅 셀 생성부(34)는 수신 선입선출부(32)로부터 수신셀 상태 플래그(RXFLAG)를 수신하지 못할 경우 루팅 셀의 순서를 보장하기 위하여 루슨트사의 ATM 칩이 요구하는 유휴 루팅 셀을 생성하여 다중화 처리부(35)로 제공하는 기능을 수행한다.The idle routing cell generation unit 34 generates an idle routing cell required by the Lucent ATM chip in order to guarantee the order of routing cells when the reception cell status flag RXFLAG is not received from the first-in, first-out unit 32. Perform the function provided to the multiplexing processing unit 35.
다중화 처리부(35)는 유효 셀 처리부(33)와 유휴 루팅 셀 생성부(34)로부터 제공되는 8비트 68 바이트의 루팅 셀을 루팅셀 출력 클럭(ERCLK+/-), 루팅셀 출력 클럭(ERPRTY), 루팅셀 출력 시작신호(ERSOC), 루팅셀 출력 데이터(ERDATA)와 함께 ATM 셀 수신 처리부(15)로 제공하는 기능을 수행한다.The multiplexing processing unit 35 performs a routing cell output clock (ERCLK +/-), routing cell output clock (ERPRTY), and 8-bit 68-byte routing cells provided from the effective cell processing unit 33 and the idle routing cell generation unit 34. A routing cell output start signal ERSOC and routing cell output data ERDATA are provided to the ATM cell reception processor 15.
도 4는 본 발명에 적용되는 루스튼 사의 ATM 칩의 스위치를 위한 8비트 64 바이트 단위의 내부 루팅 셀 포맷이다.Figure 4 is an internal routing cell format of 8-bit 64 byte unit for the switch of the Rottenton ATM chip to be applied to the present invention.
도 5는 본 발명에 적용되는 이기종의 스위치 정합을 위하여 제안된 16 비트36 워드 단위의 내부 루팅 셀 포맷이다.5 is an internal routing cell format of 16 bit 36 word units proposed for heterogeneous switch matching applied to the present invention.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상에서 설명한 바와 같이 본 발명은, ATM 셀 기반에 부가적인 내부 스위칭 루팅 태그(routing tag)를 갖는 스위치와의 통신을 하도록 정합 기능을 제공하므로써, 이기종의 스위치 인터페이스를 수용하여 다양성있는 스위칭 시스템을 정합할 수 있고, 이에 따라 이기종의 다른 ATM 스위치 장치를 구현할 수 있는 다양성을 제공하는 효과가 있다.As described above, the present invention provides a matching function to communicate with a switch having an additional internal switching routing tag based on an ATM cell, thereby accommodating heterogeneous switching interfaces to match a variety of switching systems. It is possible to do this, thereby providing a variety to implement a heterogeneous different ATM switch device.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039868A KR100333713B1 (en) | 1999-09-16 | 1999-09-16 | Apparatus for matching atm switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990039868A KR100333713B1 (en) | 1999-09-16 | 1999-09-16 | Apparatus for matching atm switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010027890A KR20010027890A (en) | 2001-04-06 |
| KR100333713B1 true KR100333713B1 (en) | 2002-04-24 |
Family
ID=19611864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990039868A KR100333713B1 (en) | 1999-09-16 | 1999-09-16 | Apparatus for matching atm switch |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333713B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460496B1 (en) * | 2000-12-21 | 2004-12-08 | 엘지전자 주식회사 | A device and a method of recovery abnormal control cell in subscriber unit for atm exchange |
-
1999
- 1999-09-16 KR KR1019990039868A patent/KR100333713B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460496B1 (en) * | 2000-12-21 | 2004-12-08 | 엘지전자 주식회사 | A device and a method of recovery abnormal control cell in subscriber unit for atm exchange |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010027890A (en) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610745A (en) | Method and apparatus for tracking buffer availability | |
| EP0715470B1 (en) | System for supplying a plurality of ATM cells | |
| CA1211824A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| US5568479A (en) | System of controlling miscellaneous means associated with exchange | |
| US6490264B1 (en) | Data transmission method and system | |
| JPH1023023A (en) | Exchange and its method | |
| WO1995014269A1 (en) | A high-performance host interface for networks carrying connectionless traffic | |
| KR100333713B1 (en) | Apparatus for matching atm switch | |
| US5719866A (en) | Local network operating in the asynchronous transfer mode (ATM) | |
| KR100317124B1 (en) | ONU Function Processing Apparatus in ATM-PON System | |
| KR100402534B1 (en) | Apparatus of Interfacing Asymmetric Digital Subscriber Line Subscribers in the Asynchronous Transfer Mode Multiplex System | |
| EP0817438A2 (en) | ATM exchange apparatus and related method | |
| KR20040006635A (en) | Asynchronous transfer mode-passive optical network slave device and method for transferring/receiving thereof | |
| KR20000073138A (en) | compound ATM subscriber matching appratus | |
| KR100353866B1 (en) | Atm cell multiplexing equipment of dsl subscriber multiplexing interface module | |
| KR0185867B1 (en) | Apparatus for interfacing a sar layer and a physical layer with common buffer in utopia interface | |
| KR0153908B1 (en) | Interfacing system between atm mode layer and physical layer | |
| KR100413520B1 (en) | Asynchronous transfer mode cell multiple link control apparatus and method | |
| KR100459165B1 (en) | Method for Managing Link Information in ATM Network, Apparatus for the same | |
| KR100237883B1 (en) | Efficient method for cell routing in atm vp cross connector using the method | |
| KR100372876B1 (en) | Apparatus And Method For Subscriber Interface Of STM-4C Grade | |
| KR100249729B1 (en) | Apparatus for communicating between deviceds in backplane | |
| KR20010057812A (en) | Atm switch interface device in the atm switch based mpls edge router system | |
| KR100355454B1 (en) | ATM Switching Apparatus having Byte-Interleaving scheme | |
| JPH05167601A (en) | Control signal transmittal mode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110411 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |