KR100373802B1

KR100373802B1 - Method for driving gate of thin film transistor

Info

Publication number: KR100373802B1
Application number: KR1019950039411A
Authority: KR
Inventors: 배병성
Original assignee: 삼성전자주식회사
Priority date: 1995-11-02
Filing date: 1995-11-02
Publication date: 2003-05-09
Also published as: KR970030764A

Abstract

PURPOSE: A method for driving a gate of a TFT(Thin Film Transistor) is provided to be capable of improving the picture quality of an LCD(Liquid Crystal Display) by uniformly delaying pulse signals supplied to a gate line with each other. CONSTITUTION: A plurality of pulse signals(24,25,26) are sequentially supplied to a gate line. At this time, the second pulse signal is delayed as much as a dead time interval(23) after supplying the first pulse signal to the gate line. At the time, the third pulse signal is delayed as much as the dead time interval after supplying the second pulse signal to the gate line. Preferably, the dead time interval is decided by considering whether the pulse signals are influenced with each other by a signal delay or distortion, or not.

Description

Gate driving method of thin film transistor

이 발명은 박막 트랜지스터의 게이트 구동 방법에 관한 것으로서, 더욱 상세하게 말하자면, 화질에 영향을 주지 않도록 하기 위하여 게이트단에 인가되는 신호를 일정한 시간 간격을 두고 인가하도록 하는 박막 트랜지스터의 게이트 구동 방법에 관한 것이다.The present invention relates to a gate driving method of a thin film transistor, and more particularly, to a gate driving method of a thin film transistor to apply a signal applied to the gate at regular intervals so as not to affect the image quality. .

현재 박막 트랜지스터를 스위칭 소자로 사용하는 액티브 매트릭스 액정표시 장치(AMLCD : Active Matrix Liquid Crystal Display)는 경박 단소함으로 휴대하기 편리하고, 화질이 우수하여 차세대 표시 장치로 그 사용가치가 증폭되고 있다. 이러한 액정 표시 장치 패널은 광학적 특성이 우수해야 하고, 높은 콘트래스트 (Contrast), 적은 플리커(Flicker)를 가지며, 이미지 스티킹(Image Sticking)이 없어야 한다.Currently, active matrix liquid crystal displays (AMLCDs), which use thin film transistors as switching elements, are easy to carry, thin in size, and have excellent image quality. Such liquid crystal display panels should have excellent optical characteristics, high contrast, low flicker, and no image sticking.

상기한 바와 같은 사항을 만족하기 위하여 화소에 요구되는 특성은,The characteristic required for the pixel to satisfy the above matters is

화소의 충전 용량, 인가 신호 전압, 스위칭 소자의 온(ON) 특성이 관계되는, 주어진 라이팅 타임(Writing Time) 내에 신호를 화소에 충분히 쓸수 있도록 해야 하는 화소의 충방전 시간과,Charge / discharge time of the pixel which should allow the signal to be sufficiently written to the pixel within a given writing time, which is related to the charge capacity of the pixel, the applied signal voltage, and the ON characteristic of the switching element,

게이트 전압이나 데이터 신호 전압의 전달 지연으로 인한 신호의 왜곡으로 화소의 충방전을 불충분하게 하는 것으로, 각 신호라인의 저항과 기생 용량 등이 문제가 되는 신호지연과,Signal distortion caused by the distortion of the signal due to the delay of the transfer of the gate voltage or the data signal voltage, and the signal delay in which the resistance and parasitic capacitance of each signal line are problematic;

스위칭 소자의 오프 저항, 액정의 저항, 화소의 총 충전 용량과 관계되는 신호 전압 유지 특성과,Signal voltage holding characteristics related to the off resistance of the switching element, the resistance of the liquid crystal, and the total charge capacity of the pixel;

스위칭 소자의 기생용량은 화소에 들어가는 신호 전압에서 레벨 시프트를 유발시키는 주요인으로 작용하며, 따라서 상기한 기생 용량을 충분히 줄이거나 혹은 화소의 충전 용량을 충분히 크게 할 필요가 있는 기생 용량과 같은 특성이 요구된다.The parasitic capacitance of the switching element acts as a main cause of the level shift in the signal voltage entering the pixel, and therefore, characteristics such as the parasitic capacitance required to sufficiently reduce the parasitic capacitance or to increase the charging capacity of the pixel sufficiently are required. do.

제1도는 액티브 매트릭스 등가 회로이다.1 is an active matrix equivalent circuit.

제1도에 도시되어 있듯이, 화소의 총충전 용량은 액정 자체의 충전 용량(6), 스토리지 커패시터(11)의 충전 용량, 박막 트랜지스터의 기생 전기 용량 등이 포함된 값으로 나타난다. 상기한 바와 같이, 안정된 화질을 유지하기 위하여 박막 트랜지스터(6)의 오프(OFF) 시간동안 신호 전압을 잘 유지하거나, 레벨 시프트(Level Shift)나 플리커를 줄이기 위해서는 화소의 충전 용량을 크게 할 필요가 있고, 상기 충전 용량은 주로 스토리지 커패시터(11)의 크기를 가지고 조절을 하게 된다.As shown in FIG. 1, the total charge capacity of the pixel is represented by a value including the charge capacity 6 of the liquid crystal itself, the charge capacity of the storage capacitor 11, the parasitic capacitance of the thin film transistor, and the like. As described above, in order to maintain the signal voltage well during the OFF time of the thin film transistor 6 in order to maintain stable image quality, or to reduce the level shift or flicker, it is necessary to increase the charge capacity of the pixel. In addition, the charging capacity is mainly adjusted to the size of the storage capacitor (11).

박막 트랜지스터(TFT : Thin Film Transistor)를 스위칭 소자로 사용하는 일반적인 능동 구동의 표시 소자에서 각 화소마다 스위칭 소자(6, 7, 8, 9)가 위치하고, 각 게이트 신호에 의하여 상기 스위칭 소자(6, 7, 8, 9)는 온, 오프 동작을 하게 된다. 그리고 상기 스위칭 소자(6, 7, 8, 9)가 온상태가 될 경우, 상기 스위칭소자(6, 7, 8, 9)를 통하여 영상 신호가 각 화소에 공급되게 된다.In a typical active driving display device using a thin film transistor (TFT) as a switching element, switching elements 6, 7, 8, and 9 are positioned for each pixel, and the switching elements 6, 7, 8, and 9) turn on and off. When the switching elements 6, 7, 8, and 9 are turned on, an image signal is supplied to each pixel through the switching elements 6, 7, 8, and 9.

제1도에서 보면, 각 데이터 라인(4)과 게이트 라인(5)에 신호 전압이 인가되는데 게이트 구동 전압은 제1도의 1, 2, 3과 같이 순차적으로 다음 게이트 라인으로 신호가 들어가게 된다. 이 때, 게이트 구동 신호는 제2도에서와 같이 n번째 게이트 신호(8)가 끝남과 동시에 n+1번째 게이트 신호(9)가 입력되게 된다.In FIG. 1, signal voltages are applied to each of the data lines 4 and the gate lines 5, and the gate driving voltages sequentially enter the next gate lines as shown in FIGS. 1, 2, and 3 of FIG. 1. At this time, the gate driving signal is inputted with the n + 1th gate signal 9 at the same time as the nth gate signal 8 ends as shown in FIG.

그러나, 상기한 바와 같은 종래의 구동 방식은 다음과 같은 문제점이 발생한다.However, the conventional driving method as described above has the following problems.

즉, 일반적인 액정 표시 장치 패널에서는 게이트 라인 저항과 기생 용량 때문에 신호의 지연이 발생한다.That is, in general liquid crystal display panels, signal delay occurs due to gate line resistance and parasitic capacitance.

제3도는 종래의 왜곡에 의한 파형도이다. 제3도에서와 같이 게이트 신호(20, 21)은 게이트 라인 저항과 기생 용량 등에 의하여 왜곡이 발생한다.3 is a waveform diagram of a conventional distortion. As shown in FIG. 3, the gate signals 20 and 21 are distorted due to gate line resistance, parasitic capacitance, and the like.

상기 왜곡된 n번째 게이트 펄스(20)와 n+1번째 게이트 펄스(21) 사이에는 중첩되는 부분(22)이 발생하고, 상기 중첩되는 부분(22)은 제1도의 두 개의 스위칭 소자(6, 8)의 게이트단에 동시에 인가되어, 상기 스위칭 소자(6, 8)가 온상태가 되어 영상신호가 양라인에 동시에 들어가는 오동작을 일으키며, 상기 오동작은 화질을 저하시키는 문제점을 발생시킨다. 특히, 전단의 게이트선을 충전 용량의 한 전극으로 활용하는 경우에는 더욱 화질에 영향을 주게 된다.The overlapped portion 22 is generated between the distorted n-th gate pulse 20 and the n + 1-th gate pulse 21, and the overlapped portion 22 includes two switching elements 6 of FIG. 1. 8 is simultaneously applied to the gate terminal, the switching elements 6 and 8 are turned on to cause a malfunction in which the video signal enters both lines at the same time, which causes a problem of degrading the image quality. In particular, when the front gate line is used as one electrode of the charging capacity, the image quality is further affected.

따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 게이트 라인에 인가되는 펄스 신호를 일정 시간 지연시켜 인가함으로써 두 개의 스위칭 소자가 동시에 온상태가 되어 화질의 저하를 방지하는 박막 트랜지스터의 게이트 구동 방법을 제공하기 위한 것이다.Accordingly, an object of the present invention is to solve the above-mentioned problems, and the thin film transistor which turns on two switching elements at the same time by applying a delayed pulse signal applied to the gate line for a predetermined time to prevent deterioration of image quality. To provide a gate driving method of.

상기한 목적을 달성하기 위한 박막 트랜지스터의 게이트 구동 방법은,The gate driving method of the thin film transistor for achieving the above object,

1차로 첫 번째 스위칭 수단의 게이트단에 제1펄스 신호를 인가하는 방법과,Firstly applying a first pulse signal to the gate terminal of the first switching means,

2차로 두 번째 스위칭 수단의 게이트단에 데드 타임(dead time)만큼 지연을 두고 난 이후에 제2펄스 신호를 인가하는 방법과,A method of applying a second pulse signal after a second delay time at the gate of the second switching means;

상기한 바와 같은 동일한 방법으로 액정 표시 장치 패널의 모든 스위칭 소자의 게이트단에 신호를 인가하는 방법으로 이루어진다.In the same manner as described above, a signal is applied to the gate terminals of all the switching elements of the liquid crystal display panel.

제4도를 참고로 하여 박막 트랜지스터의 게이트 구동 방법에 대하여 설명하면, 게이트 라인에 인가되는 펄스 신호(24, 25, 26)를 제4도와 같이 인가한다.Referring to FIG. 4, the gate driving method of the thin film transistor is described. The pulse signals 24, 25, and 26 applied to the gate line are applied as shown in FIG. 4.

즉, n번째 게이트 신호(24)가 끝남과 동시에 n+1번째 게이트 신호(25)를 인가하는 것이 아니라, n번째 신호가 끝나고 신호가 인가되지 않는 일정 시간의 데드타임(Dead Time)(23)이 경과한 후, n+1번째 게이트 신호(25)를 인가하도록 하는 것이다.That is, instead of applying the n + 1 th gate signal 25 at the same time as the n th gate signal 24 ends, the dead time 23 of the predetermined time when the n th signal ends and the signal is not applied. After this elapses, the n + 1th gate signal 25 is applied.

데드 타임(Dead Time)은 신호 지연이나 왜곡에 대하여 영향을 받지 않을 만큼 정한다. 상기한 바와 같이 데드 타임을 정하여 스위칭 소자를 구동할 경우에는화소 전극에 신호를 쓰는 시간 즉, 라이팅 타임(Writing Time)의 감소를 고려하여 화소를 설계하여야 한다.Dead time is determined so as not to be affected by signal delay or distortion. As described above, when driving the switching element by determining the dead time, the pixel should be designed in consideration of the time for writing the signal to the pixel electrode, that is, reducing the writing time.

이상에서와 같이 이 발명의 실시예에서, 게이트 라인에 인가되는 펄스 신호를 신호 상호간 영향을 받지 않을 정도의 일정한 데드 타임을 설정하여 인가함으로써, 다수의 스위칭 수단에 동시에 영상신호가 인가되어 화질의 저하를 방지하는 효과를 가진 박막 트랜지스터의 게이트 구동 방법을 제공할 수 있다.As described above, in the embodiment of the present invention, by applying a constant dead time such that the pulse signal applied to the gate line is not affected by the signals, video signals are simultaneously applied to a plurality of switching means, thereby degrading image quality. It is possible to provide a gate driving method of a thin film transistor having an effect of preventing the same.

이 발명의 이러한 효과는 박막 트랜지스터의 구동 방법에 이용될 수 있다.This effect of the present invention can be used in a method of driving a thin film transistor.

제1도는 액티브 매트릭스 등가 회로이고,1 is an active matrix equivalent circuit,

제2도는 제1도의 게이트 라인에 인가되는 이상적인 펄스 파형도이고,FIG. 2 is an ideal pulse waveform diagram applied to the gate line of FIG.

제3도는 종래의 왜곡에 의한 파형도이고,3 is a waveform diagram of a conventional distortion,

제4도는 이 발명의 실시예에 따른 입력 파형도이다.4 is an input waveform diagram according to an embodiment of the present invention.

Claims

Applying a first pulse signal to the gate of the first switching means;

Applying a second pulse signal after delaying a dead time at the gate of the second switching means;

A method of driving a gate of a thin film transistor, comprising a method of applying a signal to gate ends of all switching elements of a liquid crystal display panel in the same manner as described above.