KR100372684B1 - Sense amplifier for reading value of memory cell - Google Patents

Sense amplifier for reading value of memory cell Download PDF

Info

Publication number
KR100372684B1
KR100372684B1 KR10-2000-0077761A KR20000077761A KR100372684B1 KR 100372684 B1 KR100372684 B1 KR 100372684B1 KR 20000077761 A KR20000077761 A KR 20000077761A KR 100372684 B1 KR100372684 B1 KR 100372684B1
Authority
KR
South Korea
Prior art keywords
memory cell
unit
transistor
output
current source
Prior art date
Application number
KR10-2000-0077761A
Other languages
Korean (ko)
Other versions
KR20020048561A (en
Inventor
김창현
김석용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2000-0077761A priority Critical patent/KR100372684B1/en
Publication of KR20020048561A publication Critical patent/KR20020048561A/en
Application granted granted Critical
Publication of KR100372684B1 publication Critical patent/KR100372684B1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08Control thereof

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 타이머의 초기화없이 직류전압 상태에 따라서 읽기동작이 이루어지도록 하여 어떠한 상황에서도 동작할 수 있는 메모리셀 값 판독용 센스앰프를 제공하기 위한 것이다.The present invention provides a sense amplifier for reading a memory cell value capable of operating in any situation by performing a read operation according to a DC voltage state without initialization of a timer.

이에, 본 발명에 의한 센스앰프는 상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부와, 상기 전류소스부와 메모리셀의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부와, 상기 인버터부의 출력상태를 유지시키기 위한 레벨쉬프팅부와, 상기 레벨쉬팅부에 의해 일정하게 유지된 상태의 출력신호를 출력하는 출력부로 구성되어, 직류전압의 상태에 따라 메모리셀의 값을 판독할 수 있게 한다.Accordingly, the sense amplifier according to the present invention supplies a predetermined amount of current at all times and compares a low or high voltage set by comparing a voltage state of a current source unit grounded through the memory cell and a contact node of the current source unit and the memory cell. An inverter unit for outputting, a level shifting unit for maintaining an output state of the inverter unit, and an output unit for outputting an output signal in a state held constant by the level shifting unit, and according to a state of a DC voltage Allows reading of.

Description

메모리셀 값 판독용 센스앰프{SENSE AMPLIFIER FOR READING VALUE OF MEMORY CELL}Sense amplifier for reading memory cell values {SENSE AMPLIFIER FOR READING VALUE OF MEMORY CELL}

본 발명은 메모리셀 값 판독용 센스앰프에 관한 것으로, 보다 상세하게는 타이머의 초기화없이 동작가능한 메모리셀 값 판독용 센스앰프에 관한 것이다.The present invention relates to a sense amplifier for reading a memory cell value, and more particularly, to a sense amplifier for reading a memory cell value operable without initialization of a timer.

일반적으로, 메모리 예를들어, EPROM(erasable programmable read-onlymemory)에 입력되는 데이타들은 각각의 메모리셀에 저장되며, 상기 메모리에 저장된 데이타를 읽는다는 것은 해당 어드레스의 메모리셀 각각의 값을 읽는 것이다.In general, data input to a memory, for example, an erasable programmable read-only memory (EPROM) is stored in each memory cell, and reading data stored in the memory reads the value of each memory cell at the corresponding address.

이때, 각 메모리셀을 읽기 위해서 센스앰프라는 회로를 이용한다.In this case, a circuit called a sense amplifier is used to read each memory cell.

도 1은 기존의 센스앰프를 도시한 회로도로서, 다수의 타이밍신호 입력단(nODOT, nOPRE, nOSA, ODIS, ODOT)이 구비되고, 각각의 타이밍신호의 조합에 의하여 적절한 시점에 출력단으로 메모리셀(11)에 기억된 값이 출력되도록 구성되어 있다.1 is a circuit diagram illustrating a conventional sense amplifier, and includes a plurality of timing signal input terminals nODOT, nOPRE, nOSA, ODIS, and ODOT, and a memory cell 11 as an output terminal at an appropriate time point by a combination of timing signals. ) Is configured to output the stored value.

즉, 상기 입력단(nODOT, nOPRE, nOSA, ODIS, ODOT)으로 입력되는 신호의 타이밍도는 도 2에 도시된 바와 같다.That is, the timing diagram of the signal input to the input terminals nODOT, nOPRE, nOSA, ODIS, ODOT is shown in FIG.

상기 도 1 및 도 2를 참조하여 종래 센스앰프의 동작을 설명하면, 상기 메모리셀(11)의 값을 읽기 위해서는 파워 온 리셋(power on reset)에 의해 초기화된 타이밍(timing)에 따라서 센스앰프가 동작하여야 한다.Referring to FIGS. 1 and 2, the conventional operation of the sense amplifier will be described. In order to read the value of the memory cell 11, the sense amplifier is initialized according to a timing initialized by a power on reset. It should work.

즉, 읽기모드(read mode)에서 상기 nOPRE신호는 제5트랜지스터(M5)를 온시켜, 노드(N1)를 챠지시킨 후에, 상기 제1,2트랜지스터(M1, M2)에 의해서 반전된 nOSA신호로 제6트랜지스터(M6)을 온시켜, 상기 차지된 노드(N1)을 방전시킨다. 이때, 메모리셀(11)의 값이 "로우(low)"일 경우에는 상기 메모리셀(11)이 '온 셀(ON cell)'로 동작하기 때문에, 상기 메모리셀(11)을 통해서 상기 노드(N1)의 전하가 방전되어, 노드(N1)의 전압이 낮아지고, 반대로 메모리셀(11)의 값이 "하이(high)"일 경우에는 상기 메모리셀(11)이 '오프 셀(off cell)'로 동작하기 때문에, 상기 노드(N1)의 전하가 방전되지 못하여, 상기 노드(N1)에서의 전압이 높아진다.That is, in the read mode, the nOPRE signal turns on the fifth transistor M5 to charge the node N1 and then into the nOSA signal inverted by the first and second transistors M1 and M2. The sixth transistor M6 is turned on to discharge the occupied node N1. In this case, when the value of the memory cell 11 is “low,” the memory cell 11 operates as an “on cell,” and thus, the node ( When the charge of N1 is discharged, the voltage of the node N1 is lowered, and conversely, when the value of the memory cell 11 is "high", the memory cell 11 is an 'off cell'. ', The charge of the node (N1) is not discharged, the voltage at the node (N1) is high.

따라서, 상기에서 ODOT신호와 nODOT신호로 제8트랜지스터(M8)~제11트랜지스터(M11)로 구현된 인버터회로를 동작시켜, 상기 노드(N1)의 값을 출력단(vout)으로 출력한다.Accordingly, the inverter circuit implemented by the eighth transistor M8 to the eleventh transistor M11 is operated using the ODOT signal and the nODOT signal, and outputs the value of the node N1 to the output terminal vout.

그리고, 메모리셀(11)에서 값을 읽지 않을 때는 상기 ODIS 신호에 의해 제7트랜지스터(M7)를 온시켜, 상기 노드(N1)의 전하를 그라운드로 방전시킨다.When the value is not read from the memory cell 11, the seventh transistor M7 is turned on by the ODIS signal to discharge the charge of the node N1 to the ground.

그리고, 읽기모드(read mode)에서 상기 도 1에 도시된 VPX신호는 메모리셀(11)의 바이어스를 위한 dc전압이다.In the read mode, the VPX signal shown in FIG. 1 is a dc voltage for biasing the memory cell 11.

그런데, 상기와 같은 파워 온 리셋(power on reset)에 의해 초기화되는 타이밍신호에 의해서 동작하는 종래의 센스앰프는, 파워 온 리셋이 동작하지 못할 경우 센스앰프도 동작하지 않는다는 문제점이 있다.However, the conventional sense amplifier operating by the timing signal initialized by the above power on reset has a problem that the sense amplifier does not operate when the power on reset does not operate.

본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 타이머의 초기화없이 직류전압 상태에 따라서 읽기동작이 이루어지도록 하여 어떠한 상황에서도 동작할 수 있는 메모리셀 값 판독용 센스앰프를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the conventional problems as described above, and its object is to provide a read operation according to a DC voltage state without initialization of a timer so that a memory cell value reading sense amplifier can operate in any situation. To provide.

도 1은 메모리셀 값 판독용 센스앰프의 종래구성을 보이는 회로도이다.1 is a circuit diagram showing a conventional configuration of a sense amplifier for reading memory cell values.

도 2는 상기 도 1에 도시한 종래 센스앰프구동을 위한 외부 클럭신호의 타이밍도이다.FIG. 2 is a timing diagram of an external clock signal for driving the conventional sense amplifier shown in FIG.

도 3은 본 발명에 의한 메모리셀 값 판독용 센스앰프의 구성을 보인 회로도이다.3 is a circuit diagram showing the configuration of a sense amplifier for reading memory cell values according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

30 : 센스앰프 31 : 전류소스부30: sense amplifier 31: current source unit

32 : 인버터부 33 : 레벨쉬프팅부32: inverter section 33: level shifting section

34 : 출력부34: output unit

상술한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 센스앰프는As a construction means for achieving the above object of the present invention, the sense amplifier according to the present invention

상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부;A current source unit which supplies a constant amount of current at all times and is grounded through the memory cell;

상기 전류소스부와 메모리셀의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부;An inverter unit configured to compare the voltage state of the contact node of the current source unit and the memory cell to output a low or high voltage;

상기 인버터부의 출력상태를 유지시키기 위한 레벨쉬프팅부; 및A level shifting unit for maintaining an output state of the inverter unit; And

상기 레벨쉬팅부에 의해 일정하게 유지된 상태의 출력신호를 출력하는 출력부로 구성되는 것을 특징으로 한다.And an output unit for outputting an output signal in a state constantly maintained by the level sheeting unit.

도 2는 본 발명에 따른 메모리셀 판독용 센스앰프의 구성을 보인 회로도로서,2 is a circuit diagram showing the configuration of a memory cell reading sense amplifier according to the present invention;

일정량 전류를 출력하는 전류원(I)와 항상 온상태로 상기 전류원(I)과 메모리셀을 연결 제1트랜지스터(M21)로 구성되어 상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부(31)와, 상기 전류원(I)과 제1트랜지스터(M21)의 접점이 입력단과 연결되는 인버터회로(M22,M23)으로 이루어져 상기 전류소스부(31)와 메모리셀(11)의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부(32)와, 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제4트랜지스터(M24)와 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제7트랜지스터(M27)와 상기 제4트랜지스터(M24) 및 제7트랜지스터(M27) 각각의 드레인단과 전원단(VDD)사이에 구비되어 서로 이미터-소스결합된 제5,6트랜지스터(M25,M26)로 구성되어 상기 인버터부(32)의 출력상태를 유지시키기 위한 레벨쉬프팅부(33)와, 상기 레벨쉬프팅부(33)의 제5트랜지스터(M25) 및 제7트랜지스터(M27)의 접점에 입력단이 연결된 인버터회로(M28,M29) 및 버퍼(I20)로 구성되어 상기 레벨쉬팅부(33)에 의해 일정하게 유지된 상태의 출력신호를 출력하는출력부(34)로 구성된다.The current source I outputs a certain amount of current and the first transistor M21 which connects the current source I and the memory cell in an always on state to supply a constant amount of current and is grounded through the memory cell. And the inverter circuits M22 and M23 connected to the input terminal of the contact point of the current source I and the first transistor M21 to the contact node of the current source part 31 and the memory cell 11. An inverter unit 32 for outputting a low or high voltage set by comparing voltage states, a fourth transistor M24 having a gate terminal connected to an output terminal of the inverter circuits M22 and M23, and a source terminal of which is grounded, and the inverter Between the drain terminal and the power supply terminal VDD of the seventh transistor M27 and the fourth transistor M24 and the seventh transistor M27 each having a gate terminal connected to the output terminal of the circuits M22 and M23 and grounded. 5,6 transistors provided in the emitter-source coupled to each other A level shifting unit 33 for maintaining the output state of the inverter unit 32, and a fifth transistor M25 and a seventh transistor M27 of the level shifting unit 33; It consists of an inverter circuit (M28, M29) and a buffer (I20) connected to the input terminal of the contact of the output section 34 for outputting the output signal of the state maintained constant by the level sheeting section (33).

상기와 같이 구성된 센스앰프는 종래 센스앰프와는 달리 dc전압의 상태에 따라서 메모리셀(11)의 값을 읽는다.Unlike the conventional sense amplifier, the sense amplifier configured as described above reads the value of the memory cell 11 according to the state of the dc voltage.

전원(VCC, VDD, VSS)이 인가된 상태에서, 상기 센스앰프(30)는 읽기모드로 동작한다.In a state in which the power sources VCC, VDD, and VSS are applied, the sense amplifier 30 operates in a read mode.

먼저, 전류소스(I)는 일정량 전류(I)를 제공하는 이에 노드(N20)가 챠지된다. 상기에서 메모리셀(11)의 값이 하이(HIGH)인 경우에는 '오프 셀'이 되어, 상기 전류소스(I)에서 공급된 전류에 의해 노드(N20)는 챠지상태로 유지된다.First, the node N20 is charged with the current source I providing a certain amount of current I. When the value of the memory cell 11 is HIGH, the memory cell 11 becomes 'off cell', and the node N20 is maintained in the charged state by the current supplied from the current source I.

반대로, 메모리셀(11)의 값이 로우(LOW)인 경우에는 '온 셀'이 되어, 상기 전류소스(I)에서 공급된 전류는 온상태의 제1트랜지스터(M21)와 온상태의 메모리셀(11)에 의해서 방전되고, 이에 상기 노드(N20)의 전압은 로우상태로 유지된다.On the contrary, when the value of the memory cell 11 is LOW, the value becomes 'on cell', and the current supplied from the current source I is in the on state of the first transistor M21 and the on state memory cell. Discharged by (11), and the voltage of the node N20 is kept low.

상기에서, 기존의 센스앰프회로는 노드(N1)는 타이밍제어에 의해 짧은 시간에만 챠지 또는 방전을 위한 전류가 흘렀지만, 본 발명에 따른 상기 회로에서는 전류가 직류상태로 흐르기 때문에, 전류소모를 줄이기 위해서 VDD(3V)보다 낮은 전압인 VCC(1.2V)를 전류원의 전원으로 사용하였다. 또한, 메모리셀(11)을 보호하기 위하여 바이패스용 트랜지스터(M30)를 조작하여 상기 전류소스(I)로부터 지속적으로 공급되는 전류가 상기 트랜지스터(M30)를 통해서 흘러나가도록 한다.In the above-described sense amplifier circuit, although the node N1 has a current for charging or discharging only for a short time by timing control, in the circuit according to the present invention, since the current flows in a DC state, in order to reduce current consumption. VCC (1.2V), a voltage lower than VDD (3V), was used as a power source for the current source. In addition, in order to protect the memory cell 11, the bypass transistor M30 is manipulated so that the current continuously supplied from the current source I flows through the transistor M30.

상기 노드(N20)의 전압이 하이상태인 때에는 인버터회로(M22,M23)에 의해 상기 전압상태의 반대전압이 인버터부(32)에서 출력되고, 상기 노드(N20)의 전압이로우상태인 때에는 상기 인버터회로(M22,M23)의 출력단에 하이전압이 출력된다.When the voltage of the node N20 is high, the voltage opposite to the voltage state is output from the inverter unit 32 by the inverter circuits M22 and M23. When the voltage of the node N20 is low, The high voltage is output to the output terminals of the inverter circuits M22 and M23.

상기 인버터부(32)에서 출력된 전압은 레벨쉬프터(33)에 의해서 소정 레벨신호로 출력되고, 상기 출력 전압은 출력부(34)의 인버터회로(M28,M29)에 의해 반전되고, 버퍼(I20)를 거치면서, 상기 메모리셀(11)에 기록된 값이 출력단(vout)으로 출력된다.The voltage output from the inverter section 32 is output as a predetermined level signal by the level shifter 33, and the output voltage is inverted by the inverter circuits M28 and M29 of the output section 34 and the buffer I20. ), The value recorded in the memory cell 11 is output to the output terminal vout.

본 발명은 상술한 바와 같이, 타이밍신호의 입력없이 센스앰프가 구동하여 메모리셀의 값을 판독함으로서, 종래와 같이 타이밍신호가 제대로 인가되지 않아 메모리셀의 값을 읽을 수 없게되는 일이 제거되어, 항시 메모리셀의 값을 안정하게 판독할 수 있도록 하는 우수한 효과가 있는 것이다.As described above, the sense amplifier is driven without inputting the timing signal to read the value of the memory cell, thereby eliminating the inability to read the value of the memory cell because the timing signal is not properly applied as in the prior art. There is always an excellent effect of stably reading the value of the memory cell.

Claims (3)

메모리셀의 값을 판독하는 센스앰프에 있어서,In the sense amplifier for reading the value of the memory cell, 상시 일정량의 전류를 공급하며 상기 메모리셀을 통해 접지되는 전류소스부;A current source unit which supplies a constant amount of current at all times and is grounded through the memory cell; 상기 전류소스부와 메모리셀의 접점 노드의 전압상태를 비교하여 설정된 로우 또는 하이전압을 출력하는 인버터부;An inverter unit configured to compare the voltage state of the contact node of the current source unit and the memory cell to output a low or high voltage; 상기 인버터부의 출력상태를 유지시키기 위한 레벨쉬프팅부; 및A level shifting unit for maintaining an output state of the inverter unit; And 상기 레벨쉬팅부에 의해 일정하게 유지된 상태의 출력신호를 출력하는 출력부로 구성되는 것을 특징으로 하는 메모리셀 값 판독용 센스앰프.And an output unit for outputting an output signal in a state held constant by the level sheeting unit. 제 1 항에 있어서,The method of claim 1, 상기 전류소스부는 일정량 전류를 출력하는 전류원(I)와, 항상 온상태로 상기 전류원(I)과 메모리셀을 연결 제1트랜지스터(M21)로 구성되고,The current source unit includes a current source I for outputting a predetermined amount of current, and a first transistor M21 connecting the current source I and a memory cell to be always on, 상기 인버터부는 상기 전류원(I)과 제1트랜지스터(M21)의 접점이 입력단과 연결되는 인버터회로(M22,M23)으로 이루어지고,The inverter unit is composed of inverter circuits M22 and M23 in which contacts of the current source I and the first transistor M21 are connected to an input terminal. 상기 레벨쉬프팅부는 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제4트랜지스터(M24)와, 상기 인버터회로(M22,M23)의 출력단에 게이트단이 연결되고 소스단이 접지된 제7트랜지스터(M27)와, 상기 제4트랜지스터(M24) 및 제7트랜지스터(M27) 각각의 드레인단과 전원단(VDD)사이에 구비되어 서로 이미터-소스결합된 제5,6트랜지스터(M25,M26)으로 이루어지고,The level shifting unit may include a fourth transistor M24 having a gate terminal connected to an output terminal of the inverter circuits M22 and M23 and a source terminal grounded, and a gate terminal connected to an output terminal of the inverter circuit M22 and M23 and having a source. 5th and 6th emitters source-coupled to the seventh transistor M27 having the ground connected to each other, and between the drain terminal and the power supply terminal VDD of each of the fourth transistor M24 and the seventh transistor M27. Consisting of transistors M25 and M26, 상기 출력부는 상기 레벨쉬프팅부의 제5트랜지스터(M25) 및 제7트랜지스터(M27)의 접점에 입력단이 연결된 인버터회로(M28,M29) 및 버퍼(I20)로 구성되는 것을 특징으로 하는 메모리셀 값 판독용 센스앰프.The output unit is configured to read the value of the memory cell, characterized in that the inverter circuit (M28, M29) and the input terminal is connected to the contacts of the fifth transistor (M25) and the seventh transistor (M27) of the level shifting portion (I20). Sense amp. 제 1 항에 있어서, 상기 센스앰프는The method of claim 1, wherein the sense amplifier 바이어스 전압에 의해 온/오프되어 상기 전류원으로부터 메모리셀로 인가되는 전류를 바이패스시키는 트랜지스터(M30)을 더 포함하는 것을 특징으로 하는 메모리셀 값 판독용 센스앰프.And a transistor (M30) for turning on / off by a bias voltage to bypass a current applied from the current source to the memory cell.
KR10-2000-0077761A 2000-12-18 2000-12-18 Sense amplifier for reading value of memory cell KR100372684B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077761A KR100372684B1 (en) 2000-12-18 2000-12-18 Sense amplifier for reading value of memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0077761A KR100372684B1 (en) 2000-12-18 2000-12-18 Sense amplifier for reading value of memory cell

Publications (2)

Publication Number Publication Date
KR20020048561A KR20020048561A (en) 2002-06-24
KR100372684B1 true KR100372684B1 (en) 2003-02-15

Family

ID=27682773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0077761A KR100372684B1 (en) 2000-12-18 2000-12-18 Sense amplifier for reading value of memory cell

Country Status (1)

Country Link
KR (1) KR100372684B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660677A (en) * 1992-08-13 1994-03-04 Nippondenso Co Ltd Sense amplifier for semiconductor storage
JPH08203285A (en) * 1995-01-23 1996-08-09 Nec Corp Sense amplifier
KR100196510B1 (en) * 1995-12-28 1999-06-15 김영환 Sense amplifier
JPH11306777A (en) * 1998-04-24 1999-11-05 Sanyo Electric Co Ltd Sense amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660677A (en) * 1992-08-13 1994-03-04 Nippondenso Co Ltd Sense amplifier for semiconductor storage
JPH08203285A (en) * 1995-01-23 1996-08-09 Nec Corp Sense amplifier
KR100196510B1 (en) * 1995-12-28 1999-06-15 김영환 Sense amplifier
JPH11306777A (en) * 1998-04-24 1999-11-05 Sanyo Electric Co Ltd Sense amplifier

Also Published As

Publication number Publication date
KR20020048561A (en) 2002-06-24

Similar Documents

Publication Publication Date Title
KR100242782B1 (en) Semiconductor device and control circuit therefor
TWI587310B (en) Driving circuit for non-volatile memory
US5872476A (en) Level converter circuit generating a plurality of positive/negative voltages
JP3389856B2 (en) Semiconductor device
US6051999A (en) Low voltage programmable complementary input stage sense amplifier
JP2005278378A (en) Charge pump circuit
JPH0137699B2 (en)
EP0434090A1 (en) C-MOS differential sense amplifier
TWI421664B (en) Voltage switching circuit
KR100190763B1 (en) Differential amplifier
JPH1196749A (en) Voltage level conversion circuit
JPWO2006132315A1 (en) Buffer circuit
US7167052B2 (en) Low voltage differential amplifier circuit for wide voltage range operation
JP3176339B2 (en) Level shift circuit and nonvolatile memory including the same
KR100372684B1 (en) Sense amplifier for reading value of memory cell
EP0595318A2 (en) Buffer circuit for input signal having amplitude smaller than power voltage
CA2112203C (en) Input amplifier circuit
US20010046165A1 (en) Low-consumption charge pump for a nonvolatile memory
KR20010029249A (en) Sense amplifier circuit for use in a semiconductor memory device
KR20220146170A (en) Amplifier circuit
JP2788890B2 (en) Level shift circuit
JP2000194432A (en) Power source circuit for cmos logic
JP3077664B2 (en) Input circuit
JP4552304B2 (en) Voltage switching circuit
JP3841573B2 (en) Transistor circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee