KR100372578B1 - In Plane Switching mode Liquid crystal display device - Google Patents

In Plane Switching mode Liquid crystal display device Download PDF

Info

Publication number
KR100372578B1
KR100372578B1 KR20000045988A KR20000045988A KR100372578B1 KR 100372578 B1 KR100372578 B1 KR 100372578B1 KR 20000045988 A KR20000045988 A KR 20000045988A KR 20000045988 A KR20000045988 A KR 20000045988A KR 100372578 B1 KR100372578 B1 KR 100372578B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
region
liquid crystal
pattern
electrode
vertical pattern
Prior art date
Application number
KR20000045988A
Other languages
Korean (ko)
Other versions
KR20020012793A (en )
Inventor
이윤복
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

PURPOSE: An IPS-LCD(In Plane Switching mode Liquid Crystal Display) is provided to obtain a large viewing angle without lowering an aperture ratio and having color shift by optimizing the electrode gap between a common electrode and a pixel electrode. CONSTITUTION: A pixel for constituting a multi-domain is divided into a first area(E) crossing horizontal patterns(121a,119a) of a common electrode and a pixel electrode in parallel to each other, and a second area(F) crossing vertical patterns(121b,119b) of the common electrode and the pixel electrode in parallel to each other. An alignment layer is coated on a substrate having the common electrode and the pixel electrode. Each alignment layer on the first and second areas is rubbed in different directions so that LC molecules in the first and second areas have each symmetrical pre-tilt angle of 45 degrees with the common electrode and the pixel electrode depending on alignment directions(123a,123b) of the alignment layers. The LC molecules vertical to each electrode after power supply are constituted to have different symmetry in the alignment directions in each area. Therefore, the color shift is prevented by correction of color characteristics as well as a large viewing angle.

Description

횡전계방식 액정표시장치{In Plane Switching mode Liquid crystal display device} Transverse electric-field type liquid crystal display device {In Plane Switching mode Liquid crystal display device}

본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정표시장치(Liquid Crystal Display : LCD)에 관한 것이다. The present invention relates to an image display apparatus, and more particularly relates to a thin film transistor:: (LCD Liquid Crystal Display) The liquid crystal display device including a (Thin Film Transistor TFT).

특히, 본 발명은 액정표시장치의 액정을 구동하는 제 1 및 제 2 전극이 동일한 기판에 형성된 횡전계 방식(In-Plane Switching : 이하 IPS 모드라 칭함)의 액정표시장치에 관한 것이다. In particular, the present invention provides a horizontal electric field method (In-Plane Switching: hereinafter referred to as IPS mode) formed in the first and second electrodes for driving the liquid crystal of the liquid crystal display device same substrate relates to a liquid crystal display device of.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. In general driving principle of the liquid crystal display device utilizes optical anisotropy and polarization properties of the liquid crystal. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. The liquid crystal is arranged on the right track of the molecule due to the thin and long structure, it is possible to apply an electric field to the liquid crystal artificially by controlling the orientation of the molecular array.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다. Thus, optionally adjusting the molecular alignment direction of the liquid crystal molecular alignment of the liquid crystal is changed, is a polarized light modulated arbitrarily by the optical anisotropy it can be expressed image information.

이러한 액정은 전기적인 특성분류에 따라 유전이방성이 양(+)인 포지티브액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다. This liquid crystal has dielectric anisotropy is positive in the positive liquid crystal with negative, depending on the electrical properties category (-) can be separated by the negative liquid crystal, the dielectric anisotropy is positive liquid crystal molecule major axis of the liquid crystal molecules in a direction in which an electric field is applied It is arranged in parallel, and the dielectric anisotropy is negative and the liquid crystal molecules are arranged in the major axis direction of the liquid crystal molecules perpendicular to the electric field applied.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Has received the most attention is excellent in resolution and video implemented ability: Currently, the thin film transistor and the thin film transistor pixel electrodes is an active matrix liquid crystal display (AM-LCD Active Matrix LCD) arranged in a matrix manner are connected to.

일반적으로 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다. Looking at the components of the basic structure of a liquid crystal panel constituting the liquid crystal display device in general as: a.

도 1은 일반적인 TN 액정 패널을 도시한 분해 사시도이다. 1 is an exploded perspective view showing a general TN liquid crystal panel.

도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적,녹,청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다. Above manner, a general liquid crystal display device includes a black matrix 6 and the sub-color filters (red, green, and blue) 8, the color filter 7 and the transparent common electrode 18 on the color filter including a formed shown substrate 5 and the pixel region (P) the pixel electrode 17 and the switching element (T) consists of a lower substrate 22, the array wiring is formed, including the upper substrate 5 is formed on the pixel region and between the lower substrate 22 has a liquid crystal 14 is filled.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다. The lower substrate 22 are also referred to as an array substrate, the switching element is a thin film transistor (T) is a matrix (matrix type) in located, the gate wiring 13 and the data line (15) passing across a plurality of such TFTs It is formed.

상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. The pixel (P) area is an area defined by the gate wires 13 and data wires 15 intersect. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다. Pixel electrodes 17 formed on the pixel region (P) is indium-tin-oxide (indium-tin-oxide: ITO) is used for the transmittance of the light is relatively great, such as the transparent conductive metal.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다. The liquid crystal display device configured as described above is the liquid crystal layer 14 located on the pixel electrode 17 is oriented by a signal applied from the thin film transistor (T), the liquid crystal in accordance with the degree of orientation of the liquid crystal layer in such a manner as to control the amount of light transmitted through the layer 14 it can be represented by an image.

상술한 액정표시장치는 상부 패널인 컬러필터 패널에 공통 전극이 형성된 구조이다. The above-described liquid crystal display device has a structure common electrode is formed on the color filter panel, the top panel. 즉, 상기 공통 전극이 상기 화소 전극과 수직으로 형성된 구조의 액정표시장치는 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부패널의 공통전극이 접지역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다. That is, the liquid crystal display device of the structure in which the common electrode is formed vertically and the pixel electrodes are phase-in such a manner as to drive the liquid crystal by the downward applied electric field, has excellent properties such as transmittance and aperture ratio, and the common electrode of the upper panel is grounded It is to act may prevent the destruction of the liquid crystal cell caused by electrostatic discharge.

도 2a와 도 2b는 상기 TN(twisted nematic) 액정패널의 전압인가시 액정(14)의 동작을 도시한 도면으로, 도 2a는 전압 무인가시의 TN 액정패널의 액정의 배열을 도시한 도면이다. FIGS. 2a 2b are diagrams illustrating the operation of the liquid crystal 14 when a driving voltage of the TN (twisted nematic) liquid crystal panel, Fig. 2a is a diagram illustrating a liquid crystal arrangement of the voltage is applied in the TN liquid crystal panel. 이 때, 상기 액정(14)은 유전이방성이 양(+)이고, 배향 방향에서부터 평면적으로 보아 상,하 액정이 90 o 로 꼬인 수평적 배열상태를 갖는다. At this time, the liquid crystal 14 has a twisted horizontal arrangement dielectric anisotropy is positive, and when viewed from the orientation direction in plan view, and a liquid crystal to 90 o.

도 2b는 상/하 기판에 전압을 인가했을 때의 액정분자의 배열상태를 도시한 도면으로, 상기 상/하 기판에 전압을 인가하면, 상기 90 o 로 꼬인 액정분자(14)는 전기장의 방향으로 재배열하게 되어 액정분자의 극값은 대체로 90°가 된다. Figure 2b is a diagram showing an arrangement of the liquid crystal molecules when a voltage is applied to the upper / lower substrate, the liquid crystal molecule 14 is twisted by the 90 o when a voltage is applied to the upper / lower substrate in the direction of the electric field is to rearrange the extreme value of the liquid crystal molecules becomes substantially 90 °.

따라서 시야각에 따른 C/R(contrast ratio)과 휘도의 변화가 심하게 되어 광시야각을 구현할 수 없게되는 문제점이 있다. Therefore, the change in the C / R (contrast ratio) and the brightness of the viewing angle is sharply there is a problem that can not implement the wide viewing angle.

도 3은 이러한 수직 전기장에 의한 시야각의 문제를 해결하기 위해 제안된 IPS 모드의 액정표시장치의 구성을 도시한 도면으로, 기판(30) 상에 화소전극(34)과 공통전극(36)이 동일 평면상에 형성되어 있다. Figure 3 is the same view showing a configuration of a liquid crystal display device of IPS mode proposed to solve the problem of the viewing angle by such a vertical electric field, the substrate 30, the pixel electrode 34 and the common electrode 36 on the It is formed on a plane. 즉, 액정(14)은 상기 동일 기판(30)상에 상기 화소전극(34)과 공통전극(36)간에 형성되는 수평전계(35)에 의해 작동한다. That is, the LCD 14 is operated by a horizontal electric field 35 is formed between the pixel electrode 34 and the common electrode 36 on the same substrate 30. 상기 액정층(14) 상에는 컬러필터 패널(32)이 형성되어 있다. The liquid crystal layer 14 has the color filter panel 32 is formed on.

도 4a와 도 4b는 IPS 모드에서 전압 온/오프(on/off)시 액정분자 배열의 변화를 나타내는 도면으로, 도 4a와 같이, 화소전극(34) 또는 공통전극(36)에 전계(35)가 인가되지 않은 오프상태에서는 액정분자 배열의 변화가 일어나지 않고 있음을 보이고 있다. Figure 4a and Figure 4b is a diagram showing the voltage on / off (on / off) upon a change of the liquid crystal molecules arranged in the IPS mode, electric fields (35) in as shown in Figure 4a, the pixel electrode 34 or the common electrode 36 in the oFF state it is not applied has shown that without a change in the liquid crystal molecular alignment occurs.

도 4b는 상기 화소전극(34)과 공통전극(36)에 전압이 인가되었을 때 액정 분자배열의 변화를 도시한 도면으로, 횡전계(35)가 형성됨을 알 수 있다. Figure 4b is a diagram showing the change of the liquid crystal molecular alignment when a voltage to the pixel electrode 34 and the common electrode 36 is applied, the lateral electric field 35 to find out formed.

도 5a와 도 5b는 상기 공통전극과 화소전극에 전기장의 인가여부에 따른 액정의 분자배열상태를 평면적으로 도시한 도면으로, 도 5a에 도시한 바와 같이, 상기 공통전극(36)과 화소전극(34)에 전압이 인가되지 않았을 경우에는 액정분자의 배열방향(41)은 초기 배향막(미도시)의 배열방향과 동일한 방향으로 배열된다. Figure 5a and Figure 5b is a diagram two-dimensionally illustrating a liquid crystal molecular arrangement according to applied whether or not an electric field to said common electrode and the pixel electrode, as shown in Figure 5a, the common electrode 36 and the pixel electrode ( 34) when a voltage is not applied, the arrangement direction (41 of the liquid crystal molecules at a) are arranged in the same direction as the arrangement direction of the initial alignment film (not shown).

반면, 도 5b에 도시한 바와 같이, 상기 화소전극(34)과 공통전극(36)에 전압이 인가될 때 액정분자의 배열방향(41a)은 전기장이 인가되는 방향(35)으로 액정분자가 배열함을 알 수 있다. On the other hand, as shown in Figure 5b, the liquid crystal molecules are arranged in the arrangement direction (41a) is a direction (35) applied to the electric field of the liquid crystal molecules when a voltage to the pixel electrode 34 and the common electrode 36 is applied it can be seen that.

상기 IPS 모드의 장점은 전기장인가 시 각 액정의 극값의 변화가 작으므로 광시야각이 가능하다는 것이다. The advantage of the IPS mode is that since a change in the peak of each of the liquid crystal start applying the electric field is possible with a wide view angle. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다. That is, when viewing the liquid crystal display device from the front, the up / down / left / right direction may be visible at approximately 70 ° direction.

이러한 IPS 모드의 액정표시장치는 보다 넓은 광시야각을 얻고, 컬러쉬프트 현상을 방지하기 위해 한 화소영역 상에 구성되는 공통전극과 화소전극의 형태를 다양하게 변형하여 제작할 수 있다. The liquid crystal of this IPS mode display apparatus can be manufactured to obtain a more wide viewing angle, various forms of the common electrode and the pixel electrode is configured in the pixel region to prevent the color shift phenomenon modified.

이하, 도 6은 종래의 제 1 예에 따른 횡전계방식 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다. Below, Figure 6 is a top plan view of a horizontal electric field method, some pixels of the array panel for an LCD according to a conventional first example.

도시한 바와 같이 종래의 제 1 예는 단일한 기판 상에 공통전극(36)과 화소전극(34)이 서로 엇갈려 구성되는 일반적인 IPS모드로서 이때, 상기 공통전극(36)과 화소전극(34)과 스위칭 소자(T)가 구성된 기판상에 배향막을 형성하고, 러빙하는 공정 중 멀티도메(multi-domain)인 구성을 위해 단일 화소영역에 정의된 제 1 영역(A)과 제 2 영역(B)에 대한 배향막(alignment layer)의 러빙방향(rubbing direction)를 다르게 하여 러빙처리한다. Conventional first example, as shown is a typical IPS mode consisting of the common electrode 36 and pixel electrode 34 onto a single substrate are staggered from each other In this case, the common electrode 36 and pixel electrode 34 and a switching element (T) is to form an alignment film on the configured substrate, a first region (a) and the second region defined in the single pixel region for the multi of the rubbing step of Figure methoxy (multi-domain) configuration (B) the rubbing treatment is different from the rubbing direction (rubbing direction) of the alignment layer (alignment layer) for.

이와 같은 러빙처리는 제 1 영역(A)과 제 2 영역(B)에 위치한 액정분자(53)의 프리틸트각(pretilt angle)이 서로 대칭 되도록한다. This rubbing treatment is a pre-tilt angle (pretilt angle) of the liquid crystal molecules 53 located in the first region (A) and the second region (B) so that symmetrical.

이러한 방법으로 한 화소에 대해 배향방향이 일치하는 액정분자의 집합체인 도메인(domain)을 형성할 수 있다. In this way it is possible to form a domain (domain) collection of the liquid crystal molecules that match the orientation direction for a pixel.

이와 같은 구조는 액정분자의 집합체인 각 도메인이 서로 대칭되는 액정 배향성을 보임으로써, 서로 색보상이 이루어져 컬러쉬프트(color shift)를 방지하는 효과와 함께 광시야각 효과를 얻을 수 있다. This structure can obtain a wide viewing angle effect with the effect that as the aggregate of liquid crystal molecules in each domain show a liquid crystal alignment to be symmetrical to each other, each consisting of a color compensation prevent color shift (color shift).

이하, 도 7a와 도 7b는 각각 도 6의 A와 B를 확대하여 도시한 확대평면도이다. Below, Figure 7a and Figure 7b is a plan view illustrating, on an enlarged scale, a close-up A and B of Figure 6, respectively.

도 7a는 배향막을 제 1 방향(51a)으로 러빙처리한 기판에서의 액정의 배향방향과, 도 7b의 구성은 상기 제 1 방향(51a)과 대칭성을 이루도록 제 2 방향(51b)으로 러빙 처리한 기판에서의 액정분자의 배향방향을 나타낸다. Figure 7a is a rubbing treatment for the alignment film in the second direction (51b) and the alignment direction of the liquid crystal, the structure of Figure 7b is to fulfill the said first direction (51a) and the symmetry in the rubbed substrate in a first direction (51a) It shows the orientation direction of the liquid crystal molecule at the substrate.

도시한 바와 같이, 전압이 인가되지 않았을 때, 제 1 영역과 제 2 영역에서존재하는 액정분자(점선처리)는 서로 대칭성을 가지고 위치하지만, 전압이 인가된 화이트상태(white state)일 경우, 두 도메인의 액정배향 방향이 서로 동일하기 때문에 제 1 영역과 제 2 영역의 도메인(A,B)사이에 존재하는 대칭성이 사라진다. If, as shown, when the voltage is not applied, the first region and the second liquid crystal molecules (dotted line treatment) has a symmetric position each other, a voltage is applied to the white state (white state) present in the area one, two since the liquid crystal alignment directions of the domains are the same each other, disappears the symmetry which exists between the domains of the first and second regions (a, B).

따라서, 광시야각 특성을 얻을 수 없을 뿐 아니라 백색을 띠어야 할 때, 액정분자들은 일괄적으로 일 방향으로 배열되므로 액정분자의 단축방향으로 바라보게 되면 화면은 노란색을 띠게 되고, 장축방향을 보게되면 화면은 파란색을 띠게 되어 화질이 저하되는 문제점이 있다. Thus, not only you can not get the wide view angle characteristic as should the band of a white, liquid crystal molecules are so arranged in one direction at once when viewed looking at the shorter axis direction of liquid crystal molecules in the screen is markedly yellow, when you see the major axis the screen has a problem in that the take on a blue picture is poor.

도 8은 종래의 제 2 예에 따른 지그자그 방식(Zigzag method)으로 구성된 횡전계방식 액정표시장치용 어레이기판의 일부화소를 도시한 확대 평면도이다. Figure 8 is an enlarged plan view showing a jig jageu how some pixels of transverse electric-field type array substrate for a liquid crystal display device consisting of a (Zigzag method) according to a conventional second example.

도시한 바와 같이, 공통전극(36)과 화소전극(34)의 구성을 지그자그(zigzag) 형태의 꺽이는 구조로 형성하고, 한쪽방향(61)으로 러빙동작을 실행하여 주입된 액정에 인가되는 전기장(63)의 방향을 변화시킨다. As illustrated, the common electrode 36 and the configuration of the pixel electrode 34 formed of a kkeokyineun structure of the jig jageu (zigzag) form, the electric field applied to the liquid crystal injection by executing the rubbing operation in one direction (61) thereby changing the direction of (63).

이와같은 전극의 형태는 액정의 배향특성이 서로 대칭성을 가지도록 한다. In this form of the same electrode is oriented so that the characteristics of the liquid crystal of the symmetry with each other.

그러므로, 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향 되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향방향을 다양하게 할 수 있는 멀티 도메인(multi domain)을 유도할 수 있다. Thus, by so that it can be oriented in various directions without all of the liquid crystal which is located in one pixel it is oriented in the one direction, leading to a multi-domain (multi domain) capable of varying the alignment direction of the liquid crystal is oriented in a pixel can do.

전술한 바와 같이 서로 대칭성을 가지는 멀티도메인 구조로 인해 액정배향 방향에 따른 복굴절을 서로 상쇄시켜 컬러 시프트 현상을 최소화 할 수 있다. Due to another multi-domain structure has a symmetry as described above cancel each other by the birefringence of the liquid crystal alignment direction to minimize the color shift phenomenon.

그러나, 이와 같은 구조는 공통전극(36)과 화소전극(34)의 굴곡부분의 밴딩에지부(C)에서 발생하는 전계의 방향(63)이 러빙방향(61)에 의해 결정되는 액정의 초기 배향방향과 수직이 되기 때문에 전계의 세기에 관계없이 액정이 돌아가지 못하여 블랙상태로 남게 되고, 화소내의 가장자리(D)에 위치한 전극의 바깥부분에 형성되는 전계의 방향 또한 액정을 정상적으로 트위스트(twist)시키지 못한다. However, such a structure is the common electrode 36 and pixel electrode 34, direction 63, the initial alignment of the liquid crystal is determined by the rubbing direction 61 of the electric field generated in the portion (C) to the bending of the bending part of the since the direction perpendicular mothayeo of the liquid crystal is returned regardless of the intensity of the electric field being left in a black state, the direction of the electric field formed on the outside of the electrodes located on the edge (D) in the pixel also not a liquid crystal normally twist (twist) can not do it.

따라서, 전술한 밴딩 에지부(C)와 화소내 가장자리 부분(D)에서의 액정의 이상 배향은 빛 누설을 유발하게 되어 디스클리네이션(disclination)(흰줄무늬가 보이는 화질불량)으로 나타난다. Therefore, abnormal orientation of liquid crystal in the above-mentioned bent edge portion (C) and a pixel in an edge portion (D) is to cause light leakage when the display Cleveland Nation (disclination) (poor quality white streaks visible). 따라서, 화소의 가장자리부에서 발생하는 디스클리네이션을 외부로 보이지 않도록 하기 위한 방법으로, 상부기판에 형성되는 블랙매트릭스(미도시)를 화소영역으로 연장형성하는 방법을 사용하지만, 이러한 구조는액정패널의 개구율(aperture ratio)을 감소하는 문제를 유발한다. Therefore, as a way to be invisible to discharge Cleveland Nation generated in the edge portion of the pixel to the outside, using a method for extending a black matrix (not shown) formed in the upper substrate in the pixel region, but such a structure is a liquid crystal panel the cause of the problem that reducing the aperture ratio (aperture ratio).

따라서, 본 발명은 공통전극과 화소전극의 전극간격을 최적화하여, 개구율의 감소가 없고 컬러쉬프트 현상이 없는 특성을 가지는 광시야각 IPS모드 액정표시장치용 어레이기판을 제작하는데 그 목적이 있다. Accordingly, an object of the present invention is to optimize the distance between electrodes of the common electrode and the pixel electrode, to produce a wide viewing angle of the IPS mode array substrate for a liquid crystal display device having the characteristics that the color shift phenomenon there is no decrease in aperture ratio.

도 1은 일반적인 액정표시장치를 도시한 분해사시도이고, 1 is an exploded perspective view showing a general liquid crystal display device,

도 2a와 도 2b는 TN 모드 액정표시장치의 동작을 도시한 도면이고, Figure 2a and Figure 2b is a diagram illustrating the operation of the TN mode liquid crystal display device,

도 3은 일반적인 IPS 모드 액정표시장치의 한 화소부에 해당하는 단면을 도시한 단면도이고, Figure 3 is showing a cross-section corresponding to a pixel portion of a general IPS mode liquid crystal display section,

도 4a와 도 4b는 일반적인 IPS 모드 액정표시장치의 동작을 나타내는 사시도이고, Figure 4a and Figure 4b is a perspective view showing a general IPS mode operation of the liquid crystal display device,

도 5a와 도 5b는 일반적인 IPS 모드 액정 표시장치의 동작을 평면에서 바라본 도면이고, Figure 5a and Figure 5b is a view as seen the operation of the general IPS mode liquid crystal display device in a plan view,

도 6은 종래의 제 1 예에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고, 6 is an enlarged plan view of a portion the pixel array substrate of an IPS mode liquid crystal display device according to a conventional first example,

도 7a와 7b는 도 6의 구성에서 러빙방향에 따른 액정의 배향방향과 분극특성을 도시한 평면도이고, And Figures 7a and 7b is a plan view showing a liquid crystal alignment direction and the polarization characteristic of the according to the rubbing direction in the configuration of Figure 6,

도 8은 종래의 제 2 예에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고, 8 is an enlarged plan view of a portion the pixel array substrate of an IPS mode liquid crystal display according to the conventional second example,

도 9a 와 도 9b는 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고, And Figure 9a and Figure 9b is an enlarged top plan view of a pixel part of the array substrate for an IPS mode liquid crystal display device according to the invention,

도 10a 내지 도 10c는 도 9의 Ⅰ-Ⅰ과 Ⅱ-Ⅱ를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다. Figure 10a to Figure 10c is a cross-sectional views showing a process sequence according to the cut along the Ⅰ-Ⅰ and Ⅱ-Ⅱ in Fig.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

111 : 기판 113 : 게이트전극 111: substrate 113: gate electrode

115 : 소스전극 116 : 게이트배선 115: source electrode 116: gate wire

117 : 드레인전극 119 : 투명 화소전극 117: drain electrode 119: a transparent pixel electrode

121 : 공통전극 121: a common electrode

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 IPS모드 액정표시장치용 어레이기판은 제 1 방향으로 연장 형성된 게이트 배선과; An array substrate for IPS-mode liquid crystal display device according to the present invention for achieving the object as described above is formed extending in the first direction and the gate wire; 상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선과; Crossing the gate wires and the data line extending in a second direction; 상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터와; And it is formed in a portion of the gate wiring and the data wiring cross the thin-film transistor to receive the signal applied at the gate and the data line; 상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 정의된 화소영역과; The gate wirings and the data wirings are formed to intersect the first area and the pixel area defined by the second region; 상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 2 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극과; Above it is connected to the thin film transistor, the first vertical pattern of the data line to define a pixel region in parallel with the first data line extending across the first region and the second region of the pixel region and contrast, parallel to the second region a second vertical pattern and formed, is formed on the second region consisting of a second horizontal pattern for connecting a plurality of the first level pattern, the first vertical pattern and the second vertical pattern extending from the first vertical pattern a transparent pixel electrode; 상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선과; The gate line and extend in the same direction as the common receive applying a first voltage line and; 상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기 제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 위치하는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극과 상기 공통전극 등이 포함된 기판 상에 구성된 배향막을 포함한다. In the common line and the first data line and the pixel electrode of the first vertically positioned between the pattern wherein the extending over the first region and the second region the first vertical pattern, which extends from the common line a second data line, and parallel to the second vertical pattern and located between the first and the second vertical pattern and the third vertical pattern and configured in the second region, and configured to the first area extending from the second vertical pattern, the transparent first plurality of horizontal pattern pixel staggered between the first level pattern of the electrode position, the said first and configured on the second region on the upper and lower sides of the third vertical pattern extending respectively to the first and the second vertical pattern 2 includes a common electrode and an alignment film composed on the substrate including the common electrode and so on is configured in a horizontal pattern.

상기 화소전극의 제 1 수평패턴은 상기 게이트배선 상부에 연장 형성되는 것을 특징으로 한다. First horizontal pattern of the pixel electrode may be formed extending to the upper gate wiring.

상기 공통전극은 투명한 재질인 것을 특징으로 한다. It said common electrode is characterized in that the transparent material.

상기 제 1 영역과 제 2 영역 상부에 구성된 배향막의 배향방향은 서로 대칭인 것을 특징으로 한다. The alignment direction of the first region and the alignment film consisting of the upper second region is characterized in that symmetrical.

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; The liquid crystal display device, method of manufacturing the array substrate in accordance with aspects of the present invention may include the steps of preparing a substrate; 상기 기판 상에 제 1 방향으로 연장 형성된 게이트 배선과, 상기 게이트배선을 형성하는 단계와; The gate wiring extending in a first direction on said substrate, and wherein forming the gate interconnection; 상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선을 형성하는 단계와; The method comprising the steps of crossing the gate wire, and forming a data line extending in a second direction; 상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터를 형성하는 단계와; It is formed in a portion of the gate wire and the data line intersect and forming a thin film transistor receiving the signal applied at the gate and the data line; 상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 화소영역을 정의하는 하는 단계와; Comprising the steps of: for the gate wire and the data wire is formed to intersect, defining a pixel region in the first region and the second region; 상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 2 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극을 형성하는 단계와; Above it is connected to the thin film transistor, the first vertical pattern of the data line to define a pixel region in parallel with the first data line extending across the first region and the second region of the pixel region and contrast, parallel to the second region a second vertical pattern and formed, is formed on the second region consisting of a second horizontal pattern for connecting a plurality of the first level pattern, the first vertical pattern and the second vertical pattern extending from the first vertical pattern forming a transparent pixel electrode; 상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선을 형성하는 단계와; And the step of extending in the same direction of the gate wiring to form a common line to receive applying a first voltage; 상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기 제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 구성되는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극을 형성하는 단계와; In the common line and the first data line and the pixel electrode of the first vertically positioned between the pattern wherein the extending over the first region and the second region the first vertical pattern, which extends from the common line a second data line, and parallel to the second vertical pattern and located between the first and the second vertical pattern and the third vertical pattern and configured in the second region, and configured to the first area extending from the second vertical pattern, the a transparent pixel electrode of the first horizontal first plurality of horizontal patterns staggered configuration between patterns, the said first and configured on the second region on the upper and lower sides of the third vertical pattern extending respectively to the first and the second vertical pattern forming a common electrode consisting of a second horizontal pattern; 상기 공통전극 등이 포함된 기판 상에 배향막을 형성하는 단계 포함한다. It includes the step of forming an alignment film on which includes the common electrode substrate.

이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 설명한다. A description will be given of an embodiment in accordance with the following, the present invention will be described with reference to the accompanying drawings.

-- 실시예 -- - Example -

본 발명에 따른 횡전계방식 액정표시장치용 어레이기판은 투과부분의 면적비를 고려하여 전극의 간격을 최적화 할 수 있는 전극구조를 포함하기 때문에 개구율이 기존대비 떨어지지 않을 뿐만 아니라 기판의 구동특성이 최적화되고, 광시야각구현과 함께 컬러시프트 현상을 최소로 한 IPS모드 액정표시장치용 어레이기판의 제조방법을 제안한다. Transverse electric-field type array panel for an LCD according to the present invention, the aperture ratio due to an electrode structure to optimize the spacing of the electrodes in consideration of the area ratio of the transparent portions is the driving properties of the substrate, as well as not fall compared to existing, optimized , we propose a method of manufacturing a IPS mode, the array substrate for a liquid crystal display device a color shift phenomenon to a minimum with the wide viewing angle implementing.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다. Illustrates a preferred embodiment in accordance with the following, the present invention will be described with reference to the accompanying drawings.

도 9a와 도 9b는 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다. Figure 9a and Figure 9b is a plan view enlarged of a portion of the pixel array substrate for an IPS mode liquid crystal display device according to the present invention.

도 9a에 도시한 바와 같이, 본 발명에 따른 IPS모드용 어레이기판(111)은 게이트배선(116)과 연결된 게이트전극(113)과 소스배선(118)과 연결된 소스전극(115)과 드레인전극(117)으로 구성된 박막트랜지스터(T)와, 상기 박막트랜지스터의 드레인전극(117)에 연결되고 수평패턴과 수직패턴으로 구성된 투명한 화소전극(119)과, 상기 화소전극(119)의 수평패턴과 수직패턴에 각각 평행하게 엇갈려 구성된 수평패턴과 수직패턴으로 구성된 공통전극(121)으로 구성된다. As shown in Figure 9a, the array substrate 111 for the IPS mode in accordance with the present invention the gate wiring 116 and connected to the gate electrode 113 and the source wiring 118 and connected to the source electrode 115 and the drain electrode ( 117) in a horizontal pattern and a vertical pattern of a thin film transistor (T), and a transparent pixel connected to the drain electrode 117 of the thin film transistor is configured in a horizontal pattern and the vertical pattern electrode 119 and the pixel electrode 119 composed of each is composed of parallel staggered pattern consisting of horizontal and the common electrode 121 composed of the vertical patterns.

상기 전극구조에 대해 상세히 설명하면, 본 발명에 따른 전극구조는 전극간에 평행장을 유도하기 위해, 동일 기판 상에 구성된 막대(bar)형태의 공통전극(121)과 화소전극(119)을 서로 엇갈려 구성하는 형상이다. More specifically with respect to the electrode structure, the electrode structure according to the invention to induce the field in parallel between the electrodes, each staggered a rod (bar) shape of the common electrode 121 and pixel electrode 119 are configured on a common substrate a shape forming.

도 9b를 참조하여, 상기 공통전극과 화소전극의 구성과 기판의 배향특성을 살펴본다. Reference to Figure 9b to, look at the orientation properties of the composition and the substrate of the common electrode and the pixel electrode.

이하, 도 9b는 도 9a의 구성에서 공통전극과 화소전극의 구성을 도시한 평면도이다. Below, Figure 9b is a plan view showing a configuration of the common electrode and the pixel electrode in the configuration of Figure 9a.

도시한 바와 같이, 한 화소를 제 1 영역과 제 2 영역으로 정의하고, 상기 제1 영역과 제 2 영역에 따른 상기 공통전극과 화소전극의 구성을 달리 하였다. As shown, and unlike the configuration of the common electrode and the pixel electrode according to define a pixel in the first region and the second region, the first region and the second region.

상세히 설명하면, 멀티도메인(multi domain)을 구성하기 위해 화소를 상기 공통전극(common electrode)(121)과 화소전극(pixel electrode)(119)의 수평패턴(121a, 119a)을 평행하게 서로 엇갈려 구성한 제 1 영역(E)과, 상기 공통전극과 화소전극의 수직패턴(121b,119b)을 평행하게 서로 엇갈려 구성한 제 2 영역(F)으로 나누고, 상기 공통전극과 화소전극이 구성된 기판 상에 배향막을 도포한 후, 상기 제 1 영역(E)과 제 2 영역(F)상부의 배향막(미도시)을 서로 다른 방향으로 러빙처리(rubbing processing)하여, 상기 제 1 영역(E)과 제 2 영역(F)에 속하는 액정분자는 배향막의 배향방향(123a,123b)에 따라 상기 공통전극(121)과 화소전극(119)과 45도를 이루는 초기 프리틸트각(pre-tilt)이 서로 대칭(Symmetry)을 이루도록 유도하며, 전압이 인가된 후 각 전극에 수직하게 구성되는 액정분자는, 상기 제 1 More specifically, parallel staggered configured to each other the multi-domain (multi domain) Horizontal pattern (121a, 119a) of said common electrode (common electrode) (121) and the pixel electrode (pixel electrode) (119) the pixels to form a first the first area (E) and the common electrode and divided into the second region (F) parallel to the vertical pattern (121b, 119b) of the pixel electrode is configured staggered with each other, said common electrode and an alignment film on a substrate and a pixel electrode composed of after coating, the first region (E) and the second region (F) rubbing the alignment film (not shown) of the upper portion in different directions (rubbing processing) by the first area (E) and the second region ( F) liquid crystal molecule alignment directions of the alignment layers belonging to the (123a, 123b), the common electrode 121 and pixel electrode 119, the initial pretilt angle (pre-tilt) is symmetrical (symmetry one another) and make up to 45 ° in accordance with the to achieve induction, and after the voltage applied to the liquid crystal molecules that are configured to be perpendicular to each electrode, the first 영역(E)에 위치한 액정분자의 배향방향과 제 2 영역(F)에 위치한 액정분자의 배향방향이 서로 대칭성을 가지도록 구성할 수 있으므로, 광시야각과 함께 색특성을 보상하여 컬러쉬프트(color shift)를 방지할 수 있다. Region (E), because the alignment direction of liquid crystal molecules in the alignment direction and the second area (F) of the liquid crystal molecules can be configured to each have a symmetry, and with a wide viewing angle compensating the color characteristic color shift in the (color shift ) it can be prevented.

이때, 상기 배향막은 물리적으로 프리틸트각을 부여하는 러빙포와 같은 수단을 이용할 수 있고, 또한 광 배향막을 이용할 수 있다. In this case, the alignment layer can be conducted by rubbing, such as Po and means for physically impart pre-tilt angle, and can also use a photo alignment layer.

일반적으로, 구동전압이 5V인 횡전계방식 액정표시장치에서, 상기 공통전극 (도 9a의 121)또는 화소전극(9a의 119)의 너비(W 1 )와 두 전극간의 너비(W 2 )를 설계할 때 5:8의 너비비를 가지도록 설계하면 어레이기판은 최적의 구동상태가 된다. In general, the driving voltage at the 5V of transverse electric-field type liquid crystal display device, the design width (W 1) and width (W 2) between the two electrodes of the common electrode (121 of FIG. 9a) or the pixel electrode (119 of 9a) 5 when: if designed to have a width ratio of 8, the array substrate is the optimal driving condition.

본 발명에 따른 상기 제 1 영역(E)의 전극구조는 게이트배선(도 9a의 116)과 게이트배선 사이의 면적내에 설계되므로, 비교적 설계면적이 넓기 때문에 이러한 최적의 구동상태를 얻을 수 있는 구조로 이루어진다. Electrode structure of the first area (E) according to the present invention is a structure which can obtain this optimum driving state because the gate wiring (116 of FIG. 9a) and so designed in the area of ​​the gate wiring, the wide relatively design area achieved.

따라서, 어느정도 최적화된 구동상태로 기판이 동작될 수 있는 구조이다. Accordingly, the structure, which may be the substrate is to some extent operate in the optimized drive state.

상기 화소전극은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같은 투과율이 뛰어난 투명도전성 금속을 사용하며, 상기 공통전극은 공정 상 게이트배선의 물질로 패턴 할 수 있고 상기 투명전극으로도 패턴 할 수 있어, IPS모드의 취약점인 개구율을 한층 더 높일 수 있다. The pixel electrode is indium-tin-oxide: This outstanding transparent conductive metal transmittance, such as (indium-tin-oxide ITO), and the common electrode can be a pattern of a material of the process the gate wiring also with the transparent electrode it can be a pattern, it can even further increase the vulnerability of the aperture ratio of the IPS mode.

이하, 상기 공통전극과 화소전극을 모두 투명전극으로 구성하였을 경우, 본 발명에 따른 액정표시장치용 어레이기판의 제조방법을 살펴본다. If hayeoteul hereinafter, constituting the common electrode and the pixel electrode both as a transparent electrode, and looks at the method of manufacturing an array substrate for a liquid crystal display device according to the present invention.

도 10a 내지 도 10c는 도 9a의 Ⅰ-Ⅰ과 Ⅱ-Ⅱ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다. Figure 10a to Figure 10c is a cross-sectional views showing a process sequence according to the cut along the Ⅰ-Ⅰ and Ⅱ-Ⅱ of Figure 9a.

먼저 도 10a에 도시한 바와 같이, 기판(111)상에 알루미늄(Al), 알루미늄계 금속(AlNd), 크롬(Cr), 몰리브덴(Mo)등의 도전성금속을 증착하고 패턴하여, 임의의 위치에서 돌출 형성된 게이트전극(113)을 포함하는 게이트배선(116)을 형성한다. First, on the substrate 111 as shown in Figure 10a aluminum (Al), aluminum-based metal (AlNd), chromium (Cr), molybdenum (Mo) by depositing and patterning a conductive metal such as, in any position a gate wiring 116 including a protrusion formed in the gate electrode 113.

다음으로, 상기 게이트전극(113)등을 형성한 기판(111)상에 질화실리콘(SiN X )과 산화실리콘(SiO 2 )등이 포함된 무기절연물질과 벤조사이클로부텐(Benzocyclobutene)과 아크릴(Acryl)계 수지(resin) 등이 포함된 유기절연물질을 증착하고 패턴하여, 제 1 절연층인 게이트절연막(131)을 형성한다. Next, the gate electrode 113, a silicon nitride on a substrate 111, forming or the like (SiN X), and silicon oxide (SiO 2) with such containing an inorganic insulating material and a benzocyclobutene (Benzocyclobutene) and acrylic (Acryl ) system to deposit and pattern an organic insulating material such as a resin containing (resin), to form a first insulating layer is a gate insulating film 131.

다음으로, 상기 게이트 절연막(131)상에 순수 아몰퍼스실리콘(a-Si:H)과 불(n+ a-Si:H)순물이 함유된 아몰퍼스실리콘을 패턴하여, 상기 게이트전극(113)상부에 아일랜드 형태의 액티브층(133)과 오믹콘택층(135)을 형성한다. Next, the gate insulating film 131, a pure amorphous silicon (a-Si: H) on the light (n + a-Si: H) and impurities is the pattern-containing amorphous silicon, on top of the gate electrode 113 Ireland to form the shape of the active layer 133 and the ohmic contact layer 135.

다음으로, 상기 액티브층이 형성된 기판 상에 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta)등의 도전성금속을 증착하고 패턴하여, 데이터배선(도 9의 118)과 상기 데이터배선에서 액티브층(133)의 일측으로 소정면적 돌출 형성된 소스전극(115)과, 이와는 소정간격 이격한 드레인전극(117)과 상기 소스전극(115)에서 수직으로 연장된 데이터배선(118)을 형성한다. Next, on the substrate on which the active layer formed of depositing a conductive metal such as chromium (Cr), molybdenum (Mo), tantalum (Ta), and pattern, the data line (118 of FIG. 9) and an active layer in the data line 133, a protrusion with a predetermined area are formed a source electrode 115, one side of the contrast, to form a data line 118 extending vertically from a predetermined distance spaced apart from the drain electrode 117 and the source electrode (115).

도 10b에 도시한 바와 같이, 상기 소스전극 및 드레인전극(115, 117)이 형성된 기판(111)상에 전술한 바와 같은 절연물질을 증착하여 제 2 절연층인 제 1 보호층(137)을 형성하고 패턴하여, 상기 드레인전극(117)상부에 드레인콘택홀(139)을 형성한다. Forming the said source and drain electrodes (115, 117), a second insulating layer of the first protective layer by depositing an insulation material as described above on the substrate 111 formed 137 as shown in Figure 10b , and to a pattern to form a drain contact hole 139 above the drain electrode 117.

다음으로, 상기 콘택홀이 패턴된 제 1 보호층(137) 상부에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZO) 등의 투명 도전성금속을 증착하고 패턴하여, 수평패턴(119a)과 수직패턴(도 9의 119b)으로 구성된 화소전극(도 9a의 119)을 형성한다. Next, the contact hole pattern of the first protective layer 137, the indium in the upper-tin-oxide (indium-tin-oxide: ITO) and indium-zinc-oxide (indium-zinc-oxide: IZO) transparent, such as by depositing a conductive metal pattern, and to form a horizontal pattern (119a) and a vertical pattern (Fig. 9 of the 119b) to the pixel electrode (119 of FIG. 9a) it is configured. 이때, 게이트배선 상부에 상기 화소전극의 수평패턴(119a)을 연장하여 형성한다. At this time, the gate wiring is formed by extending the upper horizontal pattern (119a) of the pixel electrode.

이때, 상기 게이트배선 상부에 연장된 수평패턴의 화소전극은 스토리지 제 1 전극의 기능을 수행하게 된다. At this time, the pixel electrode of the horizontal pattern extending to the upper gate wiring is to carry out the function of storage the first electrode.

상기 화소전극은 화소를 두 영역으로 분할하여 제 1 영역과 제 2 영역을 통해 구성되고 상기 데이터배선에 근접하여 평행하게 이격된 제 1 수직패턴(도 9b의 119b(1))과, 제 2 영역에 구성되고 상기 제 1 수직패턴에 평행한 제 2 수직패턴(도 9의 119b(2))이 구성된다. The pixel electrode to divide a pixel into two areas: the first is constituted by the region and the second region (119b (1) of Fig. 9b) the first vertical pattern in parallel spaced-apart in proximity to the data line and the second region It is configured and the first is parallel to the second vertical pattern (119b in FIG. 9 (2)) in a vertical pattern is composed of a.

상기 제 1 수직패턴(도 9의 119b(1))은 상기 제 1 영역에 속한 다수의 수평패턴전극(119a)을 일측에서 연결하고, 상기 제 1 수직패턴(도 9의 119b(1))과 제 2 수직패턴(도 9의 119b(2))은 상기 제 2 영역에 위치한 수평패턴(119a)에 의해 연결된다. Said first vertical pattern (Fig. 119b (1) of 9) wherein the connection of several horizontal pattern electrode (119a) belonging to the first region on the one side, and the second (119b (1 in Fig. 9)), one vertical pattern and a second vertical pattern (119b (two in Fig. 9)) are connected by a horizontal pattern (119a) located in the second area.

도 10c에 도시한 바와 같이, 상기 화소전극(119)이 형성된 기판(111)의 전면에 전술한 바와 같은 절연물질을 증착하고 제 3 절연층인 제 2 보호층(141))을 형성한다. As shown in Figure 10c, to form the pixel electrode 119, the second passivation layer 141 is deposited an insulating material and the third insulating layer as described above on the entire surface of the substrate 111 is formed).

다음으로, 상기 제 2 보호층(141) 상에 전술한 바와 같은 투명도전성 금속을 증착하고 패턴하여, 상기 화소전극(119)의 수평패턴(119a)과 수직패턴(도 9의 119b)과 각각 엇갈려 구성되는 수평패턴(121a)과 수직패턴으로 구성된 투명 공통전극(도 9의 121)과 상기 공통전극에 공통전압을 공급하는 공통배선(145)을 형성한다. Next, the second passivation layer 141 by depositing and patterning a transparent conductive metal as described above on a horizontal pattern (119a) and a vertical pattern (119b in FIG. 9) and each staggered in the pixel electrode 119 constitute a transparent common electrode consisting of a horizontal pattern (121a) and a vertical pattern (121 in Fig. 9) and form a common wiring 145 for supplying a common voltage to the common electrode. 이때, 상기 공통배선(145)의 일부는 상기 스토리지 제 1 전극과 함께 스토리지 제 2 전극의 기능을 한다. At this time, a portion of the common wiring 145 functions as a storage the second electrode with the first electrode storage.

이와 같은 방법으로 본 발명에 따른 IPS모드용 어레이기판을 제작할 수 있으며, 본 발명에서는 상기 공통전극과 화소전극이 모두 투명한 재질이므로, 개구율이 상당이 개선되는 장점이 있다. This can create the array substrate for an IPS mode in accordance with the present invention such a method, since the both the common electrode and the pixel electrode a transparent material in the invention has the advantage that the aperture ratio is significant improvement.

또한, 상기 각 전극과 상기 데이터배선 사이에는 기생필드가 존재하는 부분이 존재하지 않으므로 화소의 주변에 위치한 액정의 이상배향 특성이 없다. Further, because it does not exist in this part of the parasitic field is present between the respective electrodes and the data line is no more than the alignment properties of the liquid crystal located in the periphery of the pixel.

따라서, 전술한 바와 같이 공통전극을 투명전극으로 사용하지 않는다 해도 기존에 비해 개구율이 떨어지지 않는다. Thus, the aperture ratio does not fall compared to the conventional even does not use the common electrode as described above as a transparent electrode.

따라서, 전술한 바와 같은 본 발명에 따른 IPS모드용 액정표시장치용 어레이기판은 Thus, an array substrate for a liquid crystal display device for the IPS mode in accordance with the present invention as described above,

첫째, 기존의 지그자그 형태나 일자형에 비해 개구율이 줄어들지 않는 구조에서 광시야각이 가능하고 컬러쉬프트 특성이 없는 액정표시장치를 얻을 수 있는 효과가 있다. First, there is a wide view angle can be in the aperture ratio does not decrease structure compared to traditional jig jageu form or line-type and effective to obtain the liquid crystal display device with no color shifting properties.

둘째, 전극간의 면적비를 최적화하여 IPS모드용 액정표시장치의 구동특성을 향상하는 효과가 있다. Second, the effect of improving the driving characteristics of the liquid crystal display device for the IPS mode, by optimizing the area ratio between the electrodes.

Claims (10)

  1. 제 1 방향으로 연장 형성된 게이트 배선과; The gate wiring extending in a first direction and;
    상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선과; Crossing the gate wires and the data line extending in a second direction;
    상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터와; And it is formed in a portion of the gate wiring and the data wiring cross the thin-film transistor to receive the signal applied at the gate and the data line;
    상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 정의된 화소영역과; The gate wirings and the data wirings are formed to intersect the first area and the pixel area defined by the second region;
    상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 1 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극과; Above it is connected to the thin film transistor, the first vertical pattern of the data line to define a pixel region in parallel with the first data line extending across the first region and the second region of the pixel region and contrast, parallel to the second region a second vertical pattern and formed, is formed on the first region consisting of a second horizontal pattern for connecting a plurality of the first level pattern, the first vertical pattern and the second vertical pattern extending from the first vertical pattern a transparent pixel electrode;
    상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선과; The gate line and extend in the same direction as the common receive applying a first voltage line and;
    상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 구성되는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극; In the common line and the first data line and the pixel electrode of the first vertically positioned between the pattern wherein the extending over the first region and the second region the first vertical pattern, which extends from the common line a second data line, and parallel to the second vertical pattern and located between the first and the second vertical pattern and the third vertical pattern and configured in the second region, and configured to the first area extending from the second vertical pattern, the a transparent pixel electrode of the first horizontal first plurality of horizontal patterns staggered configuration between patterns, the said first and configured on the second region on the upper and lower sides of the third vertical pattern extending respectively to the first and the second vertical pattern a common electrode consisting of a second horizontal pattern;
    상기 공통전극 등이 포함된 기판 상에 구성된 배향막 Alignment layer configured on a common electrode substrate and the like wherein
    을 포함하는 액정표시장치용 어레이기판. An array substrate for a liquid crystal display device comprising a.
  2. 제 1 항에 있어서, According to claim 1,
    상기 화소전극의 제 1 수평패턴은 상기 게이트배선 상부에 연장 형성되는 액정표시장치용 어레이기판 First horizontal pattern of the pixel electrode array substrate for a liquid crystal display device is formed on the gate wiring extending upper
  3. 제 1 항에 있어서, According to claim 1,
    상기 공통전극은 투명한 재질인 액정표시장치용 어레이기판. It said common electrode is a transparent material of an array substrate for a liquid crystal display device.
  4. 제 1 항에 있어서, According to claim 1,
    상기 제 1 영역과 제 2 영역 상부에 형성되는 배향막의 배향방향은 서로 대칭인 액정표시장치용 어레이기판. The first region and the alignment direction is symmetrical array substrate for a liquid crystal display according to another of the alignment film formed on the upper second region.
  5. 제 1 항에 있어서, According to claim 1,
    상기 공통전극 배선은 상기 게이트전극과 동일공정에서 형성되는 액정표시장치용 어레이기판. It said common electrode wiring array substrate for a liquid crystal display device that is formed in the gate electrode and the same step.
  6. 기판을 준비하는 단계와; Preparing a substrate;
    상기 기판 상에 제 1 방향으로 연장 형성된 게이트 배선과, 상기 게이트배선을 형성하는 단계와; The gate wiring extending in a first direction on said substrate, and wherein forming the gate interconnection;
    상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선을 형성하는 단계와; The method comprising the steps of crossing the gate wire, and forming a data line extending in a second direction;
    상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터를 형성하는 단계와; It is formed in a portion of the gate wire and the data line intersect and forming a thin film transistor receiving the signal applied at the gate and the data line;
    상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 화소영역을 정의하는 하는 단계와; Comprising the steps of: for the gate wire and the data wire is formed to intersect, defining a pixel region in the first region and the second region;
    상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 1 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극을 형성하는 단계와; Above it is connected to the thin film transistor, the first vertical pattern of the data line to define a pixel region in parallel with the first data line extending across the first region and the second region of the pixel region and contrast, parallel to the second region a second vertical pattern and formed, is formed on the first region consisting of a second horizontal pattern for connecting a plurality of the first level pattern, the first vertical pattern and the second vertical pattern extending from the first vertical pattern forming a transparent pixel electrode;
    상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선을 형성하는 단계와; And the step of extending in the same direction of the gate wiring to form a common line to receive applying a first voltage;
    상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기 제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 구성되는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극을 형성하는 단계와; In the common line and the first data line and the pixel electrode of the first vertically positioned between the pattern wherein the extending over the first region and the second region the first vertical pattern, which extends from the common line a second data line, and parallel to the second vertical pattern and located between the first and the second vertical pattern and the third vertical pattern and configured in the second region, and configured to the first area extending from the second vertical pattern, the a transparent pixel electrode of the first horizontal first plurality of horizontal patterns staggered configuration between patterns, the said first and configured on the second region on the upper and lower sides of the third vertical pattern extending respectively to the first and the second vertical pattern forming a common electrode consisting of a second horizontal pattern;
    상기 공통전극 등이 포함된 기판 상에 배향막을 형성하는 단계 Forming an orientation film on the common electrode substrate and the like wherein
    를 포함하는 액정표시장치용 어레이기판. An array substrate for a liquid crystal display device comprising a.
  7. 제 6 항에 있어서, 7. The method of claim 6,
    상기 화소전극의 제 1 수평패턴은 상기 게이트배선 상부에 연장 형성되는 액정표시장치용 어레이기판 First horizontal pattern of the pixel electrode array substrate for a liquid crystal display device is formed on the gate wiring extending upper
  8. 제 6 항에 있어서, 7. The method of claim 6,
    상기 공통전극은 투명한 재질인 액정표시장치용 어레이기판. It said common electrode is a transparent material of an array substrate for a liquid crystal display device.
  9. 제 6 항에 있어서, 7. The method of claim 6,
    상기 제 1 영역과 제 2 영역 상부에 형성되는 배향막의 배향방향은 서로 대칭인 액정표시장치용 어레이기판. The first region and the alignment direction is symmetrical array substrate for a liquid crystal display according to another of the alignment film formed on the upper second region.
  10. 제 6 항에 있어서, 7. The method of claim 6,
    상기 공통전극 배선은 상기 게이트전극과 동일공정에서 형성되는 액정표시장치용 어레이기판. It said common electrode wiring array substrate for a liquid crystal display device that is formed in the gate electrode and the same step.
KR20000045988A 2000-08-08 2000-08-08 In Plane Switching mode Liquid crystal display device KR100372578B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20000045988A KR100372578B1 (en) 2000-08-08 2000-08-08 In Plane Switching mode Liquid crystal display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20000045988A KR100372578B1 (en) 2000-08-08 2000-08-08 In Plane Switching mode Liquid crystal display device
US09836352 US6636289B2 (en) 2000-04-19 2001-04-18 In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
US10620575 US7057696B2 (en) 2000-04-19 2003-07-17 In-plane switching LCD panel with particular discontinuous auxiliary electrodes
US11399527 US7528919B2 (en) 2000-04-19 2006-04-07 In-plane switching LCD panel
US12385311 US8149368B2 (en) 2000-04-19 2009-04-03 In-plane switching LCD panel

Publications (2)

Publication Number Publication Date
KR20020012793A true KR20020012793A (en) 2002-02-20
KR100372578B1 true KR100372578B1 (en) 2003-02-17

Family

ID=19682348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20000045988A KR100372578B1 (en) 2000-08-08 2000-08-08 In Plane Switching mode Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100372578B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140107B1 (en) * 2004-04-29 2012-04-30 엘지디스플레이 주식회사 Thin film transistor array substrate and fabricating method thereof

Also Published As

Publication number Publication date Type
KR20020012793A (en) 2002-02-20 application

Similar Documents

Publication Publication Date Title
US6445435B1 (en) In-plane switching mode liquid cystal display device having common electrode on passivation layer
US6462798B1 (en) Multi-domain liquid crystal display device
US7177001B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US6466290B2 (en) Fringe field switching mode LCD
US6583836B2 (en) Multi-domain liquid crystal display device having a dielectric structure controlling alignment of the liquid crystal molecules
US20070121047A1 (en) In-plane switching mode liquid crystal display device with adjustable viewing angle and method of fabricating the same
US6791647B1 (en) Multi-domain liquid crystal display device
US20050259206A1 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US6710836B2 (en) Array substrate for in-plane switching mode liquid crystal display device and manufacturing method thereof
US6459465B1 (en) Liquid crystal panel for IPS mode liquid crystal display device and method for fabricating the same
US20050206824A1 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
US7019805B2 (en) Liquid crystal display device having a multi-domain structure and a manufacturing method for the same
US6335776B1 (en) Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
US20020163604A1 (en) In plane fringe field switching mode LCD realizing high screen quality
US20020093614A1 (en) Substrate for in-plane switching mode liquid crystal display device and method for fabricating the same
US6469765B1 (en) Liquid crystal display and method of performing display operation
US6636289B2 (en) In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
JP2000137227A (en) Multi domain liquid crystal display element
JP2002182230A (en) Fringe field switching mode liquid crystal display
JP2005062882A (en) Multi-domain liquid crystal display device and display plate used for the same
JP2003322869A (en) Liquid crystal display of ultra-high aperture ratio and wide visual field angle
US6762815B2 (en) In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance
US7157303B2 (en) Thin film transistor array substrate and fabricating method thereof
JP2005004212A (en) Multidomain liquid crystal display device and display plate used therein
US6525794B1 (en) Multi-domain liquid crystal display device having a dielectric frame controlling alignment of the liquid crystal molecules

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 15