KR100372578B1 - In Plane Switching mode Liquid crystal display device - Google Patents

In Plane Switching mode Liquid crystal display device Download PDF

Info

Publication number
KR100372578B1
KR100372578B1 KR10-2000-0045988A KR20000045988A KR100372578B1 KR 100372578 B1 KR100372578 B1 KR 100372578B1 KR 20000045988 A KR20000045988 A KR 20000045988A KR 100372578 B1 KR100372578 B1 KR 100372578B1
Authority
KR
South Korea
Prior art keywords
region
vertical pattern
liquid crystal
extending
electrode
Prior art date
Application number
KR10-2000-0045988A
Other languages
Korean (ko)
Other versions
KR20020012793A (en
Inventor
이윤복
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2000-0045988A priority Critical patent/KR100372578B1/en
Priority to US09/836,352 priority patent/US6636289B2/en
Publication of KR20020012793A publication Critical patent/KR20020012793A/en
Application granted granted Critical
Publication of KR100372578B1 publication Critical patent/KR100372578B1/en
Priority to US10/620,575 priority patent/US7057696B2/en
Priority to US11/399,527 priority patent/US7528919B2/en
Priority to US12/385,311 priority patent/US8149368B2/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 멀티도메인을 구현하는 횡전계방식 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a transverse electric field type liquid crystal display device for implementing a multi-domain.

상세히 설명하면, 한 화소영역 상에 서로 대칭되는 방향으로 러빙처리된 배향막과, 상기 각 방향으로 러빙처리된 배향막 하부의 공통전극과 화소전극의 구성을 달리하고, 또한 전극의 면적과 전극간의 간격이 최적화 되도록 구성하여 구동특성이 향상되고, 개구율 향상 및 광시야각 특성과 컬러쉬프트(color shift)현상이 없는 횡전계방식 액정표시장치(In Plane Switching mode LCD)를 제작할 수 있다.In detail, the structure of the alignment layer rubbed in a symmetrical direction on one pixel area, the common electrode and the pixel electrode under the rubbed alignment layer in each direction are different from each other, and the area of the electrode and the distance between the electrodes are different. It can be configured to be optimized to improve the driving characteristics, to improve the aperture ratio, wide viewing angle characteristics and color shift (color shift) phenomenon can be produced in the plane switching mode LCD (In Plane Switching mode LCD).

Description

횡전계방식 액정표시장치{In Plane Switching mode Liquid crystal display device}Transverse field type liquid crystal display device

본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정표시장치(Liquid Crystal Display : LCD)에 관한 것이다.The present invention relates to an image display device, and more particularly, to a liquid crystal display (LCD) including a thin film transistor (TFT).

특히, 본 발명은 액정표시장치의 액정을 구동하는 제 1 및 제 2 전극이 동일한 기판에 형성된 횡전계 방식(In-Plane Switching : 이하 IPS 모드라 칭함)의 액정표시장치에 관한 것이다.In particular, the present invention relates to a liquid crystal display of an in-plane switching (hereinafter referred to as IPS mode) in which first and second electrodes for driving a liquid crystal of a liquid crystal display are formed on the same substrate.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.

이러한 액정은 전기적인 특성분류에 따라 유전이방성이 양(+)인 포지티브액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.Such liquid crystals may be classified into positive liquid crystals having positive dielectric anisotropy and negative liquid crystals having negative dielectric anisotropy according to the electrical characteristics. The liquid crystal molecules having positive dielectric anisotropy have long axes of liquid crystal molecules in a direction in which an electric field is applied. The liquid crystal molecules having a negative dielectric anisotropy are arranged in parallel, and the long axis of the liquid crystal molecules is perpendicular to the direction in which the electric field is applied.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, active matrix LCDs (AM-LCDs) in which thin film transistors and pixel electrodes connected to the thin film transistors are arranged in a matrix manner have attracted the most attention due to their excellent resolution and video performance.

일반적으로 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, will be described.

도 1은 일반적인 TN 액정 패널을 도시한 분해 사시도이다.1 is an exploded perspective view illustrating a general TN liquid crystal panel.

도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적,녹,청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown in the drawing, a general liquid crystal display includes a color filter 7 including a black matrix 6 and a sub color filter (red, green, blue) 8 and an upper portion on which a transparent common electrode 18 is formed on the color filter. And a lower substrate 22 having an array wiring including a pixel region P, a pixel electrode 17 formed on the pixel region, and a switching element T. The upper substrate 5 The liquid crystal 14 is filled between the lower substrates 22.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. Is formed.

상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.The pixel P area is an area where the gate line 13 and the data line 15 cross each other. The pixel electrode 17 formed on the pixel region P uses a transparent conductive metal having relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.In the liquid crystal display device configured as described above, the liquid crystal layer 14 disposed on the pixel electrode 17 is oriented by a signal applied from the thin film transistor T, and the liquid crystal layer is aligned according to the degree of alignment of the liquid crystal layer. The image can be represented in a manner that controls the amount of light that passes through layer 14.

상술한 액정표시장치는 상부 패널인 컬러필터 패널에 공통 전극이 형성된 구조이다. 즉, 상기 공통 전극이 상기 화소 전극과 수직으로 형성된 구조의 액정표시장치는 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부패널의 공통전극이 접지역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.The liquid crystal display described above has a structure in which a common electrode is formed on a color filter panel which is an upper panel. That is, the liquid crystal display device having a structure in which the common electrode is perpendicular to the pixel electrode drives liquid crystal by an electric field applied up and down, and has excellent characteristics such as transmittance and aperture ratio, and the common electrode of the upper panel is grounded. It serves to prevent the destruction of the liquid crystal cell due to static electricity.

도 2a와 도 2b는 상기 TN(twisted nematic) 액정패널의 전압인가시 액정(14)의 동작을 도시한 도면으로, 도 2a는 전압 무인가시의 TN 액정패널의 액정의 배열을 도시한 도면이다. 이 때, 상기 액정(14)은 유전이방성이 양(+)이고, 배향 방향에서부터 평면적으로 보아 상,하 액정이 90o로 꼬인 수평적 배열상태를 갖는다.2A and 2B illustrate the operation of the liquid crystal 14 when the voltage is applied to the twisted nematic liquid crystal panel, and FIG. 2A is a view showing the arrangement of the liquid crystal of the TN liquid crystal panel when no voltage is applied. At this time, the liquid crystal 14 has positive dielectric anisotropy and has a horizontal arrangement in which upper and lower liquid crystals are twisted at 90 ° in plan view from the alignment direction.

도 2b는 상/하 기판에 전압을 인가했을 때의 액정분자의 배열상태를 도시한 도면으로, 상기 상/하 기판에 전압을 인가하면, 상기 90o로 꼬인 액정분자(14)는 전기장의 방향으로 재배열하게 되어 액정분자의 극값은 대체로 90°가 된다.2B is a diagram illustrating an arrangement state of liquid crystal molecules when a voltage is applied to upper and lower substrates. When voltage is applied to the upper and lower substrates, the liquid crystal molecules 14 twisted to 90 o are in the direction of an electric field. As a result, the extreme value of the liquid crystal molecules becomes approximately 90 °.

따라서 시야각에 따른 C/R(contrast ratio)과 휘도의 변화가 심하게 되어 광시야각을 구현할 수 없게되는 문제점이 있다.Therefore, there is a problem in that the change in C / R (contrast ratio) and luminance according to the viewing angle becomes severe, and thus the wide viewing angle cannot be realized.

도 3은 이러한 수직 전기장에 의한 시야각의 문제를 해결하기 위해 제안된 IPS 모드의 액정표시장치의 구성을 도시한 도면으로, 기판(30) 상에 화소전극(34)과 공통전극(36)이 동일 평면상에 형성되어 있다. 즉, 액정(14)은 상기 동일 기판(30)상에 상기 화소전극(34)과 공통전극(36)간에 형성되는 수평전계(35)에 의해 작동한다. 상기 액정층(14) 상에는 컬러필터 패널(32)이 형성되어 있다.FIG. 3 is a diagram illustrating a configuration of a liquid crystal display device in the IPS mode proposed to solve the problem of the viewing angle caused by the vertical electric field. The pixel electrode 34 and the common electrode 36 are the same on the substrate 30. It is formed on a plane. That is, the liquid crystal 14 is operated by the horizontal electric field 35 formed on the same substrate 30 between the pixel electrode 34 and the common electrode 36. The color filter panel 32 is formed on the liquid crystal layer 14.

도 4a와 도 4b는 IPS 모드에서 전압 온/오프(on/off)시 액정분자 배열의 변화를 나타내는 도면으로, 도 4a와 같이, 화소전극(34) 또는 공통전극(36)에 전계(35)가 인가되지 않은 오프상태에서는 액정분자 배열의 변화가 일어나지 않고 있음을 보이고 있다.4A and 4B illustrate a change in the arrangement of liquid crystal molecules when voltage is turned on and off in the IPS mode. As shown in FIG. 4A, the electric field 35 is applied to the pixel electrode 34 or the common electrode 36. It is shown that the change in the arrangement of liquid crystal molecules does not occur in the off state to which no is applied.

도 4b는 상기 화소전극(34)과 공통전극(36)에 전압이 인가되었을 때 액정 분자배열의 변화를 도시한 도면으로, 횡전계(35)가 형성됨을 알 수 있다.4B is a diagram illustrating a change in liquid crystal molecular array when a voltage is applied to the pixel electrode 34 and the common electrode 36, and it can be seen that a transverse electric field 35 is formed.

도 5a와 도 5b는 상기 공통전극과 화소전극에 전기장의 인가여부에 따른 액정의 분자배열상태를 평면적으로 도시한 도면으로, 도 5a에 도시한 바와 같이, 상기 공통전극(36)과 화소전극(34)에 전압이 인가되지 않았을 경우에는 액정분자의 배열방향(41)은 초기 배향막(미도시)의 배열방향과 동일한 방향으로 배열된다.5A and 5B are plan views illustrating molecular arrangements of liquid crystals according to whether an electric field is applied to the common electrode and the pixel electrode. As shown in FIG. 5A, the common electrode 36 and the pixel electrode ( When no voltage is applied to 34, the alignment direction 41 of the liquid crystal molecules is arranged in the same direction as the alignment direction of the initial alignment layer (not shown).

반면, 도 5b에 도시한 바와 같이, 상기 화소전극(34)과 공통전극(36)에 전압이 인가될 때 액정분자의 배열방향(41a)은 전기장이 인가되는 방향(35)으로 액정분자가 배열함을 알 수 있다.On the other hand, as shown in FIG. 5B, when voltage is applied to the pixel electrode 34 and the common electrode 36, the liquid crystal molecules are arranged in the direction 35 of the direction in which the electric field is applied. It can be seen.

상기 IPS 모드의 장점은 전기장인가 시 각 액정의 극값의 변화가 작으므로 광시야각이 가능하다는 것이다. 즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다.The advantage of the IPS mode is that the wide field of view is possible because the change in the extreme value of each liquid crystal is small when an electric field is applied. That is, when the liquid crystal display device is viewed from the front, the liquid crystal display device may be visible in the up / down / left / right directions at about 70 °.

이러한 IPS 모드의 액정표시장치는 보다 넓은 광시야각을 얻고, 컬러쉬프트 현상을 방지하기 위해 한 화소영역 상에 구성되는 공통전극과 화소전극의 형태를 다양하게 변형하여 제작할 수 있다.The liquid crystal display of the IPS mode can be manufactured by variously modifying the shape of the common electrode and the pixel electrode formed on one pixel area in order to obtain a wider viewing angle and prevent color shift.

이하, 도 6은 종래의 제 1 예에 따른 횡전계방식 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이다.6 is a plan view illustrating some pixels of an array substrate for a transverse electric field type liquid crystal display device according to a first example.

도시한 바와 같이 종래의 제 1 예는 단일한 기판 상에 공통전극(36)과 화소전극(34)이 서로 엇갈려 구성되는 일반적인 IPS모드로서 이때, 상기 공통전극(36)과 화소전극(34)과 스위칭 소자(T)가 구성된 기판상에 배향막을 형성하고, 러빙하는 공정 중 멀티도메(multi-domain)인 구성을 위해 단일 화소영역에 정의된 제 1 영역(A)과 제 2 영역(B)에 대한 배향막(alignment layer)의 러빙방향(rubbing direction)를 다르게 하여 러빙처리한다.As shown in the drawing, the first example is a general IPS mode in which the common electrode 36 and the pixel electrode 34 are alternately arranged on a single substrate. In this case, the common electrode 36 and the pixel electrode 34 The first region A and the second region B defined in a single pixel region for forming a multi-domain in the process of forming an alignment layer on the substrate on which the switching element T is formed and rubbing. The rubbing direction of the alignment layer with respect to the rubbing direction (rubbing direction) is different to rubbing treatment.

이와 같은 러빙처리는 제 1 영역(A)과 제 2 영역(B)에 위치한 액정분자(53)의 프리틸트각(pretilt angle)이 서로 대칭 되도록한다.This rubbing process causes the pretilt angles of the liquid crystal molecules 53 positioned in the first region A and the second region B to be symmetrical to each other.

이러한 방법으로 한 화소에 대해 배향방향이 일치하는 액정분자의 집합체인 도메인(domain)을 형성할 수 있다.In this way, a domain, which is an aggregate of liquid crystal molecules having the same alignment direction, can be formed with respect to one pixel.

이와 같은 구조는 액정분자의 집합체인 각 도메인이 서로 대칭되는 액정 배향성을 보임으로써, 서로 색보상이 이루어져 컬러쉬프트(color shift)를 방지하는 효과와 함께 광시야각 효과를 얻을 수 있다.Such a structure exhibits a liquid crystal alignment property in which each domain, which is an aggregate of liquid crystal molecules, is symmetrical to each other, thereby achieving color compensation with each other, thereby obtaining a wide viewing angle effect as well as an effect of preventing color shift.

이하, 도 7a와 도 7b는 각각 도 6의 A와 B를 확대하여 도시한 확대평면도이다.7A and 7B are enlarged plan views illustrating enlarged views of A and B of FIG. 6, respectively.

도 7a는 배향막을 제 1 방향(51a)으로 러빙처리한 기판에서의 액정의 배향방향과, 도 7b의 구성은 상기 제 1 방향(51a)과 대칭성을 이루도록 제 2 방향(51b)으로 러빙 처리한 기판에서의 액정분자의 배향방향을 나타낸다.7A shows the alignment direction of the liquid crystal in the substrate on which the alignment film is rubbed in the first direction 51a, and the configuration in FIG. 7B is subjected to rubbing in the second direction 51b so as to be symmetrical with the first direction 51a. The orientation direction of liquid crystal molecules on the substrate is shown.

도시한 바와 같이, 전압이 인가되지 않았을 때, 제 1 영역과 제 2 영역에서존재하는 액정분자(점선처리)는 서로 대칭성을 가지고 위치하지만, 전압이 인가된 화이트상태(white state)일 경우, 두 도메인의 액정배향 방향이 서로 동일하기 때문에 제 1 영역과 제 2 영역의 도메인(A,B)사이에 존재하는 대칭성이 사라진다.As shown, when no voltage is applied, the liquid crystal molecules (dotted line) existing in the first region and the second region are positioned symmetrically with each other, but when the voltage is applied to the white state, Since the liquid crystal alignment directions of the domains are the same, the symmetry existing between the domains A and B of the first region and the second region disappears.

따라서, 광시야각 특성을 얻을 수 없을 뿐 아니라 백색을 띠어야 할 때, 액정분자들은 일괄적으로 일 방향으로 배열되므로 액정분자의 단축방향으로 바라보게 되면 화면은 노란색을 띠게 되고, 장축방향을 보게되면 화면은 파란색을 띠게 되어 화질이 저하되는 문제점이 있다.Therefore, when not only the wide viewing angle characteristic is obtained but also the white color, the liquid crystal molecules are collectively arranged in one direction, so that the screen becomes yellow when viewed in the short-axis direction of the liquid crystal molecules. The screen is blue, and thus there is a problem that the image quality is degraded.

도 8은 종래의 제 2 예에 따른 지그자그 방식(Zigzag method)으로 구성된 횡전계방식 액정표시장치용 어레이기판의 일부화소를 도시한 확대 평면도이다.FIG. 8 is an enlarged plan view illustrating some pixels of an array substrate for a transverse electric field type liquid crystal display device configured by a Zigzag method according to a second example of the related art.

도시한 바와 같이, 공통전극(36)과 화소전극(34)의 구성을 지그자그(zigzag) 형태의 꺽이는 구조로 형성하고, 한쪽방향(61)으로 러빙동작을 실행하여 주입된 액정에 인가되는 전기장(63)의 방향을 변화시킨다.As illustrated, the common electrode 36 and the pixel electrode 34 are formed in a zigzag-shaped bending structure, and a rubbing operation is performed in one direction 61 to apply an electric field applied to the injected liquid crystal. The direction of 63 is changed.

이와같은 전극의 형태는 액정의 배향특성이 서로 대칭성을 가지도록 한다.Such an electrode configuration allows the alignment characteristics of the liquid crystal to have symmetry.

그러므로, 한 화소에 위치하는 액정이 모두 해당하는 한 방향으로 배향 되지 않고 다양한 방향으로 배향될 수 있도록 하여, 한 화소에서 배향되는 액정의 배향방향을 다양하게 할 수 있는 멀티 도메인(multi domain)을 유도할 수 있다.Therefore, the liquid crystal positioned in one pixel can be oriented in various directions without being aligned in the corresponding one direction, thereby inducing a multi domain that can vary the alignment direction of the liquid crystal oriented in one pixel. can do.

전술한 바와 같이 서로 대칭성을 가지는 멀티도메인 구조로 인해 액정배향 방향에 따른 복굴절을 서로 상쇄시켜 컬러 시프트 현상을 최소화 할 수 있다.As described above, due to the symmetrical multi-domain structure, the birefringence in the liquid crystal alignment direction may be canceled out to minimize the color shift phenomenon.

그러나, 이와 같은 구조는 공통전극(36)과 화소전극(34)의 굴곡부분의 밴딩에지부(C)에서 발생하는 전계의 방향(63)이 러빙방향(61)에 의해 결정되는 액정의 초기 배향방향과 수직이 되기 때문에 전계의 세기에 관계없이 액정이 돌아가지 못하여 블랙상태로 남게 되고, 화소내의 가장자리(D)에 위치한 전극의 바깥부분에 형성되는 전계의 방향 또한 액정을 정상적으로 트위스트(twist)시키지 못한다.However, such a structure has an initial orientation of the liquid crystal in which the direction 63 of the electric field generated in the bending edge portion C of the bent portion of the common electrode 36 and the pixel electrode 34 is determined by the rubbing direction 61. Since it is perpendicular to the direction, the liquid crystal does not rotate regardless of the intensity of the electric field and remains black, and the direction of the electric field formed on the outer portion of the electrode located at the edge (D) in the pixel also does not twist the liquid crystal normally. can not do it.

따라서, 전술한 밴딩 에지부(C)와 화소내 가장자리 부분(D)에서의 액정의 이상 배향은 빛 누설을 유발하게 되어 디스클리네이션(disclination)(흰줄무늬가 보이는 화질불량)으로 나타난다. 따라서, 화소의 가장자리부에서 발생하는 디스클리네이션을 외부로 보이지 않도록 하기 위한 방법으로, 상부기판에 형성되는 블랙매트릭스(미도시)를 화소영역으로 연장형성하는 방법을 사용하지만, 이러한 구조는액정패널의 개구율(aperture ratio)을 감소하는 문제를 유발한다.Therefore, the above-described abnormal alignment of the liquid crystals at the bending edge portion C and the intra-pixel edge portion D causes light leakage, resulting in discrepancy (defect in which white streaks are seen). Therefore, a method of extending the black matrix (not shown) formed on the upper substrate to the pixel area is used as a method for preventing the disclination occurring at the edge of the pixel from being seen from the outside. It causes a problem of decreasing the aperture ratio of the.

따라서, 본 발명은 공통전극과 화소전극의 전극간격을 최적화하여, 개구율의 감소가 없고 컬러쉬프트 현상이 없는 특성을 가지는 광시야각 IPS모드 액정표시장치용 어레이기판을 제작하는데 그 목적이 있다.Accordingly, an object of the present invention is to fabricate an array substrate for a wide viewing angle IPS mode liquid crystal display device having a characteristic of optimizing an electrode gap between a common electrode and a pixel electrode, without reducing aperture ratio and without color shift phenomenon.

도 1은 일반적인 액정표시장치를 도시한 분해사시도이고,1 is an exploded perspective view showing a general liquid crystal display device;

도 2a와 도 2b는 TN 모드 액정표시장치의 동작을 도시한 도면이고,2A and 2B illustrate an operation of a TN mode liquid crystal display device.

도 3은 일반적인 IPS 모드 액정표시장치의 한 화소부에 해당하는 단면을 도시한 단면도이고,3 is a cross-sectional view illustrating a cross section corresponding to one pixel part of a general IPS mode liquid crystal display device;

도 4a와 도 4b는 일반적인 IPS 모드 액정표시장치의 동작을 나타내는 사시도이고,4A and 4B are perspective views illustrating an operation of a general IPS mode liquid crystal display device.

도 5a와 도 5b는 일반적인 IPS 모드 액정 표시장치의 동작을 평면에서 바라본 도면이고,5A and 5B are plan views of operations of a general IPS mode liquid crystal display,

도 6은 종래의 제 1 예에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,6 is an enlarged plan view showing some pixels of an array substrate for an IPS mode liquid crystal display according to a first example of the related art;

도 7a와 7b는 도 6의 구성에서 러빙방향에 따른 액정의 배향방향과 분극특성을 도시한 평면도이고,7A and 7B are plan views illustrating alignment directions and polarization characteristics of liquid crystals according to a rubbing direction in the configuration of FIG. 6;

도 8은 종래의 제 2 예에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,FIG. 8 is an enlarged plan view illustrating some pixels of an array substrate for an IPS mode liquid crystal display according to a second example of the prior art; FIG.

도 9a 와 도 9b는 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,9A and 9B are enlarged plan views showing some pixels of an array substrate for an IPS mode liquid crystal display device according to the present invention;

도 10a 내지 도 10c는 도 9의 Ⅰ-Ⅰ과 Ⅱ-Ⅱ를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.10A to 10C are cross-sectional views illustrating the process sequence of FIG. 9 taken along lines II and II of FIG. 9.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

111 : 기판 113 : 게이트전극111 substrate 113 gate electrode

115 : 소스전극 116 : 게이트배선115: source electrode 116: gate wiring

117 : 드레인전극 119 : 투명 화소전극117: drain electrode 119: transparent pixel electrode

121 : 공통전극121: common electrode

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 IPS모드 액정표시장치용 어레이기판은 제 1 방향으로 연장 형성된 게이트 배선과; 상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터와; 상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 정의된 화소영역과; 상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 2 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극과; 상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선과; 상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기 제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 위치하는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극과 상기 공통전극 등이 포함된 기판 상에 구성된 배향막을 포함한다.An array substrate for an IPS mode liquid crystal display device according to the present invention for achieving the above object includes a gate wiring extending in a first direction; A data line crossing the gate line and extending in a second direction; A thin film transistor formed at a portion where the gate line and the data line cross each other and receiving a signal from the gate and data line; A pixel area formed by crossing the gate line and the data line and defined as a first area and a second area; A first vertical pattern connected to the thin film transistor and extending over a first region and a second region of the pixel region in parallel with a first data line among the data lines defining the pixel region; A second vertical pattern formed in the second region; a plurality of first horizontal patterns formed in the second region and extending from the first vertical pattern; and a second horizontal pattern connecting the first vertical pattern and the second vertical pattern. A transparent pixel electrode; A common wiring extending in the same direction as the gate wiring and receiving a first voltage; A first vertical pattern positioned between the first data line and the first vertical pattern of the pixel electrode in the common line and extending over the first area and the second area; and a second data line extending from the common line; A second vertical pattern parallel to the second vertical pattern, the third vertical pattern disposed between the first and second vertical patterns and configured in the second region, the first vertical pattern formed in the first region and extending from the second vertical pattern; A plurality of first horizontal patterns alternately positioned between the first horizontal patterns of the transparent pixel electrode, and a second component formed in the second region and extending from the upper side and the lower side of the third vertical pattern to the first and second vertical patterns, respectively; It includes a common electrode consisting of two horizontal patterns and an alignment layer formed on a substrate including the common electrode and the like.

상기 화소전극의 제 1 수평패턴은 상기 게이트배선 상부에 연장 형성되는 것을 특징으로 한다.The first horizontal pattern of the pixel electrode is formed to extend on the gate wiring.

상기 공통전극은 투명한 재질인 것을 특징으로 한다.The common electrode is characterized in that the transparent material.

상기 제 1 영역과 제 2 영역 상부에 구성된 배향막의 배향방향은 서로 대칭인 것을 특징으로 한다.The alignment directions of the alignment layers formed on the first region and the second region are symmetrical to each other.

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 제 1 방향으로 연장 형성된 게이트 배선과, 상기 게이트배선을 형성하는 단계와; 상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터를 형성하는 단계와; 상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 화소영역을 정의하는 하는 단계와; 상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 2 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극을 형성하는 단계와; 상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선을 형성하는 단계와; 상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기 제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 구성되는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극을 형성하는 단계와; 상기 공통전극 등이 포함된 기판 상에 배향막을 형성하는 단계 포함한다.An array substrate manufacturing method for a liquid crystal display device according to an aspect of the present invention includes the steps of preparing a substrate; Forming a gate wiring on the substrate and extending in a first direction; Forming a data line crossing the gate line and extending in a second direction; Forming a thin film transistor formed at a portion where the gate line and the data line cross each other and receiving a signal from the gate and data line; Forming a pixel area in which the gate line and the data line cross each other and define a pixel area as a first area and a second area; A first vertical pattern connected to the thin film transistor and extending over a first region and a second region of the pixel region in parallel with a first data line among the data lines defining the pixel region; A second vertical pattern formed in the second region; a plurality of first horizontal patterns formed in the second region and extending from the first vertical pattern; and a second horizontal pattern connecting the first vertical pattern and the second vertical pattern. Forming a transparent pixel electrode; Forming a common wiring extending in the same direction as the gate wiring and receiving a first voltage; A first vertical pattern positioned between the first data line and the first vertical pattern of the pixel electrode in the common line and extending over the first area and the second area; and a second data line extending from the common line; A second vertical pattern parallel to the second vertical pattern, the third vertical pattern disposed between the first and second vertical patterns and configured in the second region, the first vertical pattern formed in the first region and extending from the second vertical pattern; A plurality of first horizontal patterns intersected between the first horizontal patterns of the transparent pixel electrode, and a second component formed in the second region and extending from the upper side and the lower side of the third vertical pattern to the first and second vertical patterns, respectively; Forming a common electrode composed of two horizontal patterns; And forming an alignment layer on the substrate including the common electrode.

이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 실시예 --Example

본 발명에 따른 횡전계방식 액정표시장치용 어레이기판은 투과부분의 면적비를 고려하여 전극의 간격을 최적화 할 수 있는 전극구조를 포함하기 때문에 개구율이 기존대비 떨어지지 않을 뿐만 아니라 기판의 구동특성이 최적화되고, 광시야각구현과 함께 컬러시프트 현상을 최소로 한 IPS모드 액정표시장치용 어레이기판의 제조방법을 제안한다.The array substrate for a transverse electric field type liquid crystal display device according to the present invention includes an electrode structure that can optimize the spacing of the electrodes in consideration of the area ratio of the transmissive portion, so that the aperture ratio does not drop compared to the conventional one, and the driving characteristics of the substrate are optimized. We propose a method of manufacturing an array substrate for an IPS mode liquid crystal display device in which color shift is minimized along with wide viewing angle implementation.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 9a와 도 9b는 본 발명에 따른 IPS모드 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.9A and 9B are enlarged plan views illustrating some pixels of an array substrate for an IPS mode liquid crystal display according to the present invention.

도 9a에 도시한 바와 같이, 본 발명에 따른 IPS모드용 어레이기판(111)은 게이트배선(116)과 연결된 게이트전극(113)과 소스배선(118)과 연결된 소스전극(115)과 드레인전극(117)으로 구성된 박막트랜지스터(T)와, 상기 박막트랜지스터의 드레인전극(117)에 연결되고 수평패턴과 수직패턴으로 구성된 투명한 화소전극(119)과, 상기 화소전극(119)의 수평패턴과 수직패턴에 각각 평행하게 엇갈려 구성된 수평패턴과 수직패턴으로 구성된 공통전극(121)으로 구성된다.As shown in FIG. 9A, the array substrate 111 for the IPS mode according to the present invention includes a gate electrode 113 connected to the gate wiring 116, a source electrode 115 and a drain electrode connected to the source wiring 118. A thin film transistor T composed of 117, a transparent pixel electrode 119 connected to the drain electrode 117 of the thin film transistor and having a horizontal pattern and a vertical pattern, and a horizontal pattern and a vertical pattern of the pixel electrode 119 The common electrode 121 is composed of a horizontal pattern and a vertical pattern alternately parallel to each other.

상기 전극구조에 대해 상세히 설명하면, 본 발명에 따른 전극구조는 전극간에 평행장을 유도하기 위해, 동일 기판 상에 구성된 막대(bar)형태의 공통전극(121)과 화소전극(119)을 서로 엇갈려 구성하는 형상이다.When the electrode structure is described in detail, the electrode structure according to the present invention alternates the common electrode 121 and the pixel electrode 119 having a bar shape formed on the same substrate to induce parallel fields between the electrodes. It is a shape to constitute.

도 9b를 참조하여, 상기 공통전극과 화소전극의 구성과 기판의 배향특성을 살펴본다.Referring to FIG. 9B, the configuration of the common electrode and the pixel electrode and the alignment characteristics of the substrate will be described.

이하, 도 9b는 도 9a의 구성에서 공통전극과 화소전극의 구성을 도시한 평면도이다.9B is a plan view illustrating the configuration of the common electrode and the pixel electrode in the configuration of FIG. 9A.

도시한 바와 같이, 한 화소를 제 1 영역과 제 2 영역으로 정의하고, 상기 제1 영역과 제 2 영역에 따른 상기 공통전극과 화소전극의 구성을 달리 하였다.As illustrated, one pixel is defined as a first region and a second region, and configurations of the common electrode and the pixel electrode according to the first region and the second region are different.

상세히 설명하면, 멀티도메인(multi domain)을 구성하기 위해 화소를 상기 공통전극(common electrode)(121)과 화소전극(pixel electrode)(119)의 수평패턴(121a, 119a)을 평행하게 서로 엇갈려 구성한 제 1 영역(E)과, 상기 공통전극과 화소전극의 수직패턴(121b,119b)을 평행하게 서로 엇갈려 구성한 제 2 영역(F)으로 나누고, 상기 공통전극과 화소전극이 구성된 기판 상에 배향막을 도포한 후, 상기 제 1 영역(E)과 제 2 영역(F)상부의 배향막(미도시)을 서로 다른 방향으로 러빙처리(rubbing processing)하여, 상기 제 1 영역(E)과 제 2 영역(F)에 속하는 액정분자는 배향막의 배향방향(123a,123b)에 따라 상기 공통전극(121)과 화소전극(119)과 45도를 이루는 초기 프리틸트각(pre-tilt)이 서로 대칭(Symmetry)을 이루도록 유도하며, 전압이 인가된 후 각 전극에 수직하게 구성되는 액정분자는, 상기 제 1 영역(E)에 위치한 액정분자의 배향방향과 제 2 영역(F)에 위치한 액정분자의 배향방향이 서로 대칭성을 가지도록 구성할 수 있으므로, 광시야각과 함께 색특성을 보상하여 컬러쉬프트(color shift)를 방지할 수 있다.In detail, in order to form a multi domain, pixels are alternately arranged in parallel with horizontal patterns 121a and 119a of the common electrode 121 and the pixel electrode 119. The first region E and the vertical patterns 121b and 119b of the common electrode and the pixel electrode are divided into parallel and intersected with the second region F. The alignment layer is formed on the substrate on which the common electrode and the pixel electrode are formed. After coating, the alignment layer (not shown) on the first region E and the second region F is rubbed in different directions to thereby rub the first region E and the second region ( The liquid crystal molecules belonging to F) have an initial pre-tilt of 45 degrees with the common electrode 121 and the pixel electrode 119 along the alignment directions 123a and 123b of the alignment layer. The liquid crystal molecules are configured to be perpendicular to each of the electrodes after the voltage is applied. Since the alignment direction of the liquid crystal molecules positioned in the region E and the alignment direction of the liquid crystal molecules positioned in the second region F may be configured to be symmetrical with each other, color shifts are compensated by compensating for color characteristics with a wide viewing angle. ) Can be prevented.

이때, 상기 배향막은 물리적으로 프리틸트각을 부여하는 러빙포와 같은 수단을 이용할 수 있고, 또한 광 배향막을 이용할 수 있다.In this case, the alignment layer may use a means such as a rubbing cloth that physically imparts a pretilt angle, and a photo alignment layer may be used.

일반적으로, 구동전압이 5V인 횡전계방식 액정표시장치에서, 상기 공통전극 (도 9a의 121)또는 화소전극(9a의 119)의 너비(W1)와 두 전극간의 너비(W2)를 설계할 때 5:8의 너비비를 가지도록 설계하면 어레이기판은 최적의 구동상태가 된다.In general, in a transverse electric field type liquid crystal display device having a driving voltage of 5 V, the width W 1 of the common electrode 121 (or FIG. 9A) or the pixel electrode 9 119 is designed and the width W 2 between the two electrodes is designed. When designed to have a width ratio of 5: 8, the array board is optimally driven.

본 발명에 따른 상기 제 1 영역(E)의 전극구조는 게이트배선(도 9a의 116)과 게이트배선 사이의 면적내에 설계되므로, 비교적 설계면적이 넓기 때문에 이러한 최적의 구동상태를 얻을 수 있는 구조로 이루어진다.The electrode structure of the first region (E) according to the present invention is designed within the area between the gate wiring (116 in FIG. 9A) and the gate wiring, so that the optimum driving state can be obtained because of the relatively large design area. Is done.

따라서, 어느정도 최적화된 구동상태로 기판이 동작될 수 있는 구조이다.Therefore, the substrate can be operated in a somewhat optimized driving state.

상기 화소전극은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같은 투과율이 뛰어난 투명도전성 금속을 사용하며, 상기 공통전극은 공정 상 게이트배선의 물질로 패턴 할 수 있고 상기 투명전극으로도 패턴 할 수 있어, IPS모드의 취약점인 개구율을 한층 더 높일 수 있다.The pixel electrode uses a transparent conductive metal having excellent transmittance such as indium-tin-oxide (ITO), and the common electrode can be patterned using a gate wiring material in the process and can also be used as the transparent electrode. It can be patterned to further increase the aperture ratio, a weak point of IPS mode.

이하, 상기 공통전극과 화소전극을 모두 투명전극으로 구성하였을 경우, 본 발명에 따른 액정표시장치용 어레이기판의 제조방법을 살펴본다.Hereinafter, when the common electrode and the pixel electrode are all composed of transparent electrodes, a method of manufacturing an array substrate for a liquid crystal display device according to the present invention will be described.

도 10a 내지 도 10c는 도 9a의 Ⅰ-Ⅰ과 Ⅱ-Ⅱ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.10A through 10C are cross-sectional views of the process of FIG. 9A taken along lines II and II of FIG.

먼저 도 10a에 도시한 바와 같이, 기판(111)상에 알루미늄(Al), 알루미늄계 금속(AlNd), 크롬(Cr), 몰리브덴(Mo)등의 도전성금속을 증착하고 패턴하여, 임의의 위치에서 돌출 형성된 게이트전극(113)을 포함하는 게이트배선(116)을 형성한다.First, as shown in FIG. 10A, conductive metals such as aluminum (Al), aluminum-based metals (AlNd), chromium (Cr), and molybdenum (Mo) are deposited and patterned on a substrate 111 at an arbitrary position. The gate wiring 116 including the protruding gate electrode 113 is formed.

다음으로, 상기 게이트전극(113)등을 형성한 기판(111)상에 질화실리콘(SiNX)과 산화실리콘(SiO2)등이 포함된 무기절연물질과 벤조사이클로부텐(Benzocyclobutene)과 아크릴(Acryl)계 수지(resin) 등이 포함된 유기절연물질을 증착하고 패턴하여, 제 1 절연층인 게이트절연막(131)을 형성한다.Next, an inorganic insulating material including silicon nitride (SiN X ), silicon oxide (SiO 2 ), etc., benzocyclobutene, and acryl (Acryl) on the substrate 111 on which the gate electrode 113 is formed. An organic insulating material containing a resin-based resin or the like is deposited and patterned to form a gate insulating film 131 as a first insulating layer.

다음으로, 상기 게이트 절연막(131)상에 순수 아몰퍼스실리콘(a-Si:H)과 불(n+ a-Si:H)순물이 함유된 아몰퍼스실리콘을 패턴하여, 상기 게이트전극(113)상부에 아일랜드 형태의 액티브층(133)과 오믹콘택층(135)을 형성한다.Next, an amorphous silicon containing pure amorphous silicon (a-Si: H) and fire (n + a-Si: H) pure is patterned on the gate insulating layer 131, and the island is formed on the gate electrode 113. The active layer 133 and the ohmic contact layer 135 are formed.

다음으로, 상기 액티브층이 형성된 기판 상에 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta)등의 도전성금속을 증착하고 패턴하여, 데이터배선(도 9의 118)과 상기 데이터배선에서 액티브층(133)의 일측으로 소정면적 돌출 형성된 소스전극(115)과, 이와는 소정간격 이격한 드레인전극(117)과 상기 소스전극(115)에서 수직으로 연장된 데이터배선(118)을 형성한다.Next, a conductive metal such as chromium (Cr), molybdenum (Mo), or tantalum (Ta) is deposited and patterned on the substrate on which the active layer is formed, thereby forming an active layer in the data line (118 of FIG. 9) and the data line. A source electrode 115 protruding a predetermined area toward one side of 133, a drain electrode 117 spaced apart by a predetermined interval, and a data line 118 vertically extending from the source electrode 115 are formed.

도 10b에 도시한 바와 같이, 상기 소스전극 및 드레인전극(115, 117)이 형성된 기판(111)상에 전술한 바와 같은 절연물질을 증착하여 제 2 절연층인 제 1 보호층(137)을 형성하고 패턴하여, 상기 드레인전극(117)상부에 드레인콘택홀(139)을 형성한다.As shown in FIG. 10B, the insulating material as described above is deposited on the substrate 111 on which the source and drain electrodes 115 and 117 are formed to form the first protective layer 137 as the second insulating layer. In addition, a drain contact hole 139 is formed on the drain electrode 117.

다음으로, 상기 콘택홀이 패턴된 제 1 보호층(137) 상부에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZO) 등의 투명 도전성금속을 증착하고 패턴하여, 수평패턴(119a)과 수직패턴(도 9의 119b)으로 구성된 화소전극(도 9a의 119)을 형성한다. 이때, 게이트배선 상부에 상기 화소전극의 수평패턴(119a)을 연장하여 형성한다.Next, transparent, such as indium-tin-oxide (ITO) and indium-zinc-oxide (IZO), is formed on the contact hole patterned first protective layer 137. A conductive metal is deposited and patterned to form a pixel electrode (119 in FIG. 9A) consisting of a horizontal pattern 119a and a vertical pattern (119b in FIG. 9). In this case, the horizontal pattern 119a of the pixel electrode is formed on the gate line.

이때, 상기 게이트배선 상부에 연장된 수평패턴의 화소전극은 스토리지 제 1 전극의 기능을 수행하게 된다.In this case, the pixel electrode of the horizontal pattern extending above the gate wiring serves as a storage first electrode.

상기 화소전극은 화소를 두 영역으로 분할하여 제 1 영역과 제 2 영역을 통해 구성되고 상기 데이터배선에 근접하여 평행하게 이격된 제 1 수직패턴(도 9b의 119b(1))과, 제 2 영역에 구성되고 상기 제 1 수직패턴에 평행한 제 2 수직패턴(도 9의 119b(2))이 구성된다.The pixel electrode is formed by dividing the pixel into two regions and formed through a first region and a second region, and spaced apart in parallel to the data line in parallel with each other (119b (1) of FIG. 9B) and the second region. And a second vertical pattern (119b (2) in FIG. 9) parallel to the first vertical pattern.

상기 제 1 수직패턴(도 9의 119b(1))은 상기 제 1 영역에 속한 다수의 수평패턴전극(119a)을 일측에서 연결하고, 상기 제 1 수직패턴(도 9의 119b(1))과 제 2 수직패턴(도 9의 119b(2))은 상기 제 2 영역에 위치한 수평패턴(119a)에 의해 연결된다.The first vertical pattern (119b (1) in FIG. 9) connects the plurality of horizontal pattern electrodes 119a belonging to the first region at one side, and connects the first vertical pattern (119b (1) in FIG. 9). The second vertical pattern (119b (2) in FIG. 9) is connected by a horizontal pattern 119a positioned in the second area.

도 10c에 도시한 바와 같이, 상기 화소전극(119)이 형성된 기판(111)의 전면에 전술한 바와 같은 절연물질을 증착하고 제 3 절연층인 제 2 보호층(141))을 형성한다.As illustrated in FIG. 10C, an insulating material as described above is deposited on the entire surface of the substrate 111 on which the pixel electrode 119 is formed, and a second protective layer 141, which is a third insulating layer, is formed.

다음으로, 상기 제 2 보호층(141) 상에 전술한 바와 같은 투명도전성 금속을 증착하고 패턴하여, 상기 화소전극(119)의 수평패턴(119a)과 수직패턴(도 9의 119b)과 각각 엇갈려 구성되는 수평패턴(121a)과 수직패턴으로 구성된 투명 공통전극(도 9의 121)과 상기 공통전극에 공통전압을 공급하는 공통배선(145)을 형성한다. 이때, 상기 공통배선(145)의 일부는 상기 스토리지 제 1 전극과 함께 스토리지 제 2 전극의 기능을 한다.Next, by depositing and patterning the transparent conductive metal as described above on the second protective layer 141, the horizontal pattern 119a and the vertical pattern (119b of FIG. 9) of the pixel electrode 119 are respectively crossed. A transparent common electrode (121 in FIG. 9) having a horizontal pattern 121a and a vertical pattern, and a common wiring 145 for supplying a common voltage to the common electrode are formed. In this case, a part of the common wiring 145 functions as a storage second electrode together with the storage first electrode.

이와 같은 방법으로 본 발명에 따른 IPS모드용 어레이기판을 제작할 수 있으며, 본 발명에서는 상기 공통전극과 화소전극이 모두 투명한 재질이므로, 개구율이 상당이 개선되는 장점이 있다.In this way, the array substrate for the IPS mode according to the present invention can be manufactured. In the present invention, since the common electrode and the pixel electrode are both transparent materials, the aperture ratio is improved.

또한, 상기 각 전극과 상기 데이터배선 사이에는 기생필드가 존재하는 부분이 존재하지 않으므로 화소의 주변에 위치한 액정의 이상배향 특성이 없다.In addition, since there is no part where a parasitic field exists between each electrode and the data wiring, there is no abnormal alignment characteristic of the liquid crystal positioned around the pixel.

따라서, 전술한 바와 같이 공통전극을 투명전극으로 사용하지 않는다 해도 기존에 비해 개구율이 떨어지지 않는다.Therefore, even if the common electrode is not used as the transparent electrode as described above, the aperture ratio does not fall as compared with the conventional art.

따라서, 전술한 바와 같은 본 발명에 따른 IPS모드용 액정표시장치용 어레이기판은Therefore, the array substrate for the liquid crystal display device for the IPS mode according to the present invention as described above

첫째, 기존의 지그자그 형태나 일자형에 비해 개구율이 줄어들지 않는 구조에서 광시야각이 가능하고 컬러쉬프트 특성이 없는 액정표시장치를 얻을 수 있는 효과가 있다.First, a wide viewing angle is possible and a liquid crystal display device without color shift characteristics can be obtained in a structure in which the aperture ratio is not reduced compared to the conventional zigzag or straight shapes.

둘째, 전극간의 면적비를 최적화하여 IPS모드용 액정표시장치의 구동특성을 향상하는 효과가 있다.Second, there is an effect of improving the driving characteristics of the liquid crystal display device for the IPS mode by optimizing the area ratio between the electrodes.

Claims (10)

제 1 방향으로 연장 형성된 게이트 배선과;A gate wiring extending in the first direction; 상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선과;A data line crossing the gate line and extending in a second direction; 상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터와;A thin film transistor formed at a portion where the gate line and the data line cross each other and receiving a signal from the gate and data line; 상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 정의된 화소영역과;A pixel area formed by crossing the gate line and the data line and defined as a first area and a second area; 상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 1 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극과;A first vertical pattern connected to the thin film transistor and extending over a first region and a second region of the pixel region in parallel with a first data line among the data lines defining the pixel region; A second vertical pattern formed in the first region; a plurality of first horizontal patterns formed in the first region and extending from the first vertical pattern; and a second horizontal pattern connecting the first vertical pattern and the second vertical pattern. A transparent pixel electrode; 상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선과;A common wiring extending in the same direction as the gate wiring and receiving a first voltage; 상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 구성되는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극;A first vertical pattern positioned between the first data line and the first vertical pattern of the pixel electrode in the common line and extending over the first area and the second area; and a second data line extending from the common line; A second vertical pattern parallel to the second vertical pattern, the third vertical pattern disposed between the first and second vertical patterns and configured in the second region, the first vertical pattern formed in the first region and extending from the second vertical pattern; A plurality of first horizontal patterns intersected between the first horizontal patterns of the transparent pixel electrode, and a second component formed in the second region and extending from the upper side and the lower side of the third vertical pattern to the first and second vertical patterns, respectively; A common electrode having two horizontal patterns; 상기 공통전극 등이 포함된 기판 상에 구성된 배향막An alignment layer formed on a substrate including the common electrode 을 포함하는 액정표시장치용 어레이기판.Array substrate for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 화소전극의 제 1 수평패턴은 상기 게이트배선 상부에 연장 형성되는 액정표시장치용 어레이기판The first horizontal pattern of the pixel electrode extends on the gate wiring array substrate 제 1 항에 있어서,The method of claim 1, 상기 공통전극은 투명한 재질인 액정표시장치용 어레이기판.The common electrode is a liquid crystal display array substrate of a transparent material. 제 1 항에 있어서,The method of claim 1, 상기 제 1 영역과 제 2 영역 상부에 형성되는 배향막의 배향방향은 서로 대칭인 액정표시장치용 어레이기판.An array substrate for a liquid crystal display device, wherein the alignment directions of the alignment layers formed on the first region and the second region are symmetrical to each other. 제 1 항에 있어서,The method of claim 1, 상기 공통전극 배선은 상기 게이트전극과 동일공정에서 형성되는 액정표시장치용 어레이기판.And the common electrode wiring is formed in the same process as the gate electrode. 기판을 준비하는 단계와;Preparing a substrate; 상기 기판 상에 제 1 방향으로 연장 형성된 게이트 배선과, 상기 게이트배선을 형성하는 단계와;Forming a gate wiring on the substrate and extending in a first direction; 상기 게이트 배선과 교차하며 제 2 방향으로 연장 형성된 데이터 배선을 형성하는 단계와;Forming a data line crossing the gate line and extending in a second direction; 상기 게이트 배선 및 데이터 배선이 교차하는 부분에 형성되며 상기 게이트 및 데이터 배선에서 신호를 인가 받는 박막 트랜지스터를 형성하는 단계와;Forming a thin film transistor formed at a portion where the gate line and the data line cross each other and receiving a signal from the gate and data line; 상기 게이트배선 및 데이터배선이 교차하여 형성되고, 제 1 영역과 제 2 영역으로 화소영역을 정의하는 하는 단계와;Forming a pixel area in which the gate line and the data line cross each other and define a pixel area as a first area and a second area; 상기 박막트랜지스터와 연결되고, 상기 화소영역을 정의하는 데이터배선 중 제 1 데이터배선과 평행하게 상기 화소영역의 제 1 영역과 제 2 영역에 걸쳐 연장되는 제 1 수직패턴과 이와는 평행하고 상기 제 2 영역에 형성된 제 2 수직패턴과,상기 제 1 영역에 형성되고 상기 제 1 수직패턴에서 연장된 다수의 제 1 수평패턴과, 상기 제 1 수직패턴과 제 2 수직패턴을 연결하는 제 2 수평패턴으로 구성된 투명 화소전극을 형성하는 단계와;A first vertical pattern connected to the thin film transistor and extending over a first region and a second region of the pixel region in parallel with a first data line among the data lines defining the pixel region; A second vertical pattern formed in the first region; a plurality of first horizontal patterns formed in the first region and extending from the first vertical pattern; and a second horizontal pattern connecting the first vertical pattern and the second vertical pattern. Forming a transparent pixel electrode; 상기 게이트 배선과 동일한 방향으로 연장되고 제 1 전압을 인가받는 공통배선을 형성하는 단계와;Forming a common wiring extending in the same direction as the gate wiring and receiving a first voltage; 상기 공통배선에서 상기 제 1 데이터배선과 상기 화소전극의 제 1 수직패턴 사이에 위치하여 상기 제 1 영역과 제 2 영역에 걸쳐 연장된 제 1 수직패턴과, 상기 공통배선에서 연장되고 제 2 데이터배선과 평행한 제 2 수직패턴과, 상기 제 1, 제 2 수직패턴의 사이에 위치하고 상기 제 2 영역에 구성된 제 3 수직패턴과, 상기 제 1 영역에 구성되고 상기 제 2 수직패턴에서 연장되고, 상기 투명화소전극의 제 1 수평패턴 사이에 엇갈려 구성되는 다수의 제 1 수평패턴과, 상기 제 2 영역에 구성되고 제 3 수직패턴의 상측과 하측에서 상기 제 1 및 제 2 수직패턴까지 각각 연장 형성된 제 2 수평패턴으로 구성된 공통전극을 형성하는 단계와;A first vertical pattern positioned between the first data line and the first vertical pattern of the pixel electrode in the common line and extending over the first area and the second area; and a second data line extending from the common line; A second vertical pattern parallel to the second vertical pattern, the third vertical pattern disposed between the first and second vertical patterns and configured in the second region, the first vertical pattern formed in the first region and extending from the second vertical pattern; A plurality of first horizontal patterns intersected between the first horizontal patterns of the transparent pixel electrode, and a second component formed in the second region and extending from the upper side and the lower side of the third vertical pattern to the first and second vertical patterns, respectively; Forming a common electrode composed of two horizontal patterns; 상기 공통전극 등이 포함된 기판 상에 배향막을 형성하는 단계Forming an alignment layer on the substrate including the common electrode; 를 포함하는 액정표시장치용 어레이기판.Array substrate for a liquid crystal display device comprising a. 제 6 항에 있어서,The method of claim 6, 상기 화소전극의 제 1 수평패턴은 상기 게이트배선 상부에 연장 형성되는 액정표시장치용 어레이기판The first horizontal pattern of the pixel electrode extends on the gate wiring array substrate 제 6 항에 있어서,The method of claim 6, 상기 공통전극은 투명한 재질인 액정표시장치용 어레이기판.The common electrode is a liquid crystal display array substrate of a transparent material. 제 6 항에 있어서,The method of claim 6, 상기 제 1 영역과 제 2 영역 상부에 형성되는 배향막의 배향방향은 서로 대칭인 액정표시장치용 어레이기판.An array substrate for a liquid crystal display device, wherein the alignment directions of the alignment layers formed on the first region and the second region are symmetrical to each other. 제 6 항에 있어서,The method of claim 6, 상기 공통전극 배선은 상기 게이트전극과 동일공정에서 형성되는 액정표시장치용 어레이기판.And the common electrode wiring is formed in the same process as the gate electrode.
KR10-2000-0045988A 2000-04-19 2000-08-08 In Plane Switching mode Liquid crystal display device KR100372578B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2000-0045988A KR100372578B1 (en) 2000-08-08 2000-08-08 In Plane Switching mode Liquid crystal display device
US09/836,352 US6636289B2 (en) 2000-04-19 2001-04-18 In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
US10/620,575 US7057696B2 (en) 2000-04-19 2003-07-17 In-plane switching LCD panel with particular discontinuous auxiliary electrodes
US11/399,527 US7528919B2 (en) 2000-04-19 2006-04-07 In-plane switching LCD panel
US12/385,311 US8149368B2 (en) 2000-04-19 2009-04-03 In-plane switching LCD panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045988A KR100372578B1 (en) 2000-08-08 2000-08-08 In Plane Switching mode Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20020012793A KR20020012793A (en) 2002-02-20
KR100372578B1 true KR100372578B1 (en) 2003-02-17

Family

ID=19682348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045988A KR100372578B1 (en) 2000-04-19 2000-08-08 In Plane Switching mode Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100372578B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140107B1 (en) * 2004-04-29 2012-04-30 엘지디스플레이 주식회사 Thin film transistor array substrate and fabricating method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194823A (en) * 1990-11-22 1992-07-14 Hitachi Ltd Liquid crystal display device and manufacture thereof
KR970071059A (en) * 1996-04-04 1997-11-07 구자홍 Liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194823A (en) * 1990-11-22 1992-07-14 Hitachi Ltd Liquid crystal display device and manufacture thereof
KR970071059A (en) * 1996-04-04 1997-11-07 구자홍 Liquid crystal display

Also Published As

Publication number Publication date
KR20020012793A (en) 2002-02-20

Similar Documents

Publication Publication Date Title
US6636289B2 (en) In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
KR100730495B1 (en) IPS mode Liquid crystal display device and method for fabricating the same
US7561237B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR100587217B1 (en) A substrate for IPS mode Liquid crystal display device and method for fabricating the same
US7440061B2 (en) In-plane switching LCD panel
US7626667B2 (en) Liquid crystal display
US20070030428A1 (en) Liquid crystal display
US7688411B2 (en) Multi-domain liquid crystal display device
JP3519573B2 (en) Liquid crystal display
US7079213B2 (en) Array substrate for in-plane switching mode liquid crystal display and method of fabricating same
KR100492325B1 (en) In plane switching mode liquid crystal display device
US7312841B2 (en) Liquid crystal display device with wide viewing angle
KR100345957B1 (en) In Plane Switching mode Liquid crystal display device
US7151584B2 (en) Thin film transistor liquid crystal display device for reducing color shift
JP2005535916A (en) Substrate and liquid crystal display device including the same
KR100372578B1 (en) In Plane Switching mode Liquid crystal display device
US6856367B2 (en) Liquid crystal display device and method of fabricating the same
KR100887668B1 (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR100835969B1 (en) In Plane Switching mode Liquid crystal display device
KR100658070B1 (en) Fringe field switching lcd
KR20040061981A (en) An array substrate for In-Plane switching mode LCD
KR20050036342A (en) Vertical alignment lcd and the fabrication method thereof
KR20070045505A (en) Liquid crystal display device of horizontal electronic field applying type

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee