KR100352376B1 - 이종접합 화합물반도체 소자 및 그의 제조 방법 - Google Patents

이종접합 화합물반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR100352376B1
KR100352376B1 KR1020000003184A KR20000003184A KR100352376B1 KR 100352376 B1 KR100352376 B1 KR 100352376B1 KR 1020000003184 A KR1020000003184 A KR 1020000003184A KR 20000003184 A KR20000003184 A KR 20000003184A KR 100352376 B1 KR100352376 B1 KR 100352376B1
Authority
KR
South Korea
Prior art keywords
layer
base
collector
zinc
emitter
Prior art date
Application number
KR1020000003184A
Other languages
English (en)
Other versions
KR20010073964A (ko
Inventor
박성호
이태우
박문평
민병규
이경호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020000003184A priority Critical patent/KR100352376B1/ko
Publication of KR20010073964A publication Critical patent/KR20010073964A/ko
Application granted granted Critical
Publication of KR100352376B1 publication Critical patent/KR100352376B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L1/00—Cleaning windows
    • A47L1/06—Hand implements
    • A47L1/12—Hand implements for cleaning both sides simultaneously
    • A47L1/13—Hand implements for cleaning both sides simultaneously with provision for supplying liquids, e.g. cleaning agents
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L1/00—Cleaning windows
    • A47L1/06—Hand implements
    • A47L1/15—Cloths, sponges, pads, or the like, e.g. containing cleaning agents

Landscapes

  • Bipolar Transistors (AREA)

Abstract

본 발명은 화합물반도체를 이용한 이종접합(heterojunction) 쌍극자(bipolar) 소자(HBT)의 제작방법에 관한 것으로서, 유무선 통신 부품에 요구되는 초고속 및 초고주파 특성을 구현하기 위해 에미터를 중심으로 소자의 크기가 축소됨에 따라 각종 기생요소를 축소시켜야 하는 바, 특히 최대공진주파수에 결정적인 영향을 미치는 베이스-컬렉터 사이의 접합용량(junction capacitance)을 크게 감소시킴으로써 소자의 특성을 개선시킬 수 있는 방법을 고안한 것이다.
이러한 본 발명은, 반도체 기판 상에 완충층과 부컬렉터층과 컬렉터층과 베이스층과 에미터층과 에미터캡층을 순차적으로 적층하여 HBT 에피기판을 제작하는 제 1 단계와; 상기 HBT 에피기판의 베이스층 위에 에미터 전극과 베이스 전극을 형성하고 상기 두 전극 위에 도핑되지 않은 실리콘질화막을 형성하는 제 2 단계; 상기의 결과물의 기판 전면에 아연이 도핑된 2차 실리콘질화막을 증착하고 활성화 열처리하여 상기 아연을 베이스층과 컬렉터층에 확산시키는 제 3 단계; 상기 아연이 확산된 컬렉터층을 역경사 형상으로 식각하고 상기 부컬렉터층 위에 컬렉터 전극을 증착하는 제 4 단계; 및 상기의 결과물에 질화 절연막을 도포하고 금속배선을 형성하는 제 5 단계를 포함한다.

Description

이종접합 화합물반도체 소자 및 그의 제조 방법 { A Heterojunction Bipolar Transistor and A Method Manufacturing of the HBT }
본 발명은 화합물반도체를 이용한 이종접합 쌍극자(heterojunction bipolar transistor : 이하 HBT 라 함) 소자의 제조방법에 관한 것으로서, 보다 상세하게설명하면 베이스-컬렉터 사이의 접합용량을 감소시키는 이종접합 화합물반도체 소자의 제조방법에 관한 것이다.
인터넷 폰이나 주문형 비디오, 온라인 게임, 홈뱅킹 등 멀티미디어 통신서비스가 급속도로 발전함에 따라 다량의 정보를 실시간에 근접한 속도로 전달하기 위한 필요성이 크게 증대되면서 이를 처리할 수 있는 통신시스템도 급속히 발전하고 있으며, 이에 따라 시스템에 실장되는 핵심 전자소자의 초고속화 및 초고주파화는 필연적이다. 이종접합 쌍극자 소자는 초고속 및 초고주파 소자로서 다양한 디지털 및 아날로그 통신회로에 응용되고 있으며, 최근 AlGaAs/GaAs 혹은 InGaP/GaAs HBT의 경우에는 차단주파수(fT)와 최대공진주파수(fmax)가 각 100 GHz 이상, InP/InGaAs나 InAlAs/InGaAs HBT의 경우에는 200 GHz 이상의 제작 결과가 발표되고 있다. HBT가 FET(Field Effect Transistor)와 같은 여타 화합물반도체나 Si 바이폴라 반도체 소자와 비교하여 이종접합 에피 상에서 전자의 종적 제어에 기초하기 때문에 리소그라피 기술에 제한받지 않고도 초고속 특성을 나타낼 수 있다.
그러나 이러한 장점을 극대화하기 위해서는 첫째, 전자가 베이스와 컬렉터 공핍층을 통과하는 시간을 단축하여야 하고, 둘째, 에미터, 베이스, 컬렉터 오믹저항을 감소시켜야 하며, 셋째 에미터-베이스 용량과 베이스-컬렉터 용량, 그리고 각종 기생요소 등을 줄일 수 있는 공정기술이 개발되어야 한다. 이를 간단히 정량화된 방법으로 fmax=(fT/8πRBCBC)1/2와 같이 표현할 수 있다. 여기서 RB는 베이스 저항을, CBC는 베이스-컬렉터 접합용량을 나타낸다. 이 식에서 알 수 있는 바와 같이베이스-컬렉터 접촉용량을 줄일수록 회로의 고속특성에 주요한 fmax를 결정적으로 개선시킬 수 있다. 외부 베이스-컬렉터 접합용량 감소를 위한 구체적인 공정 기술로서 외부 베이스영역의 과식각(undercutting), 외부 베이스 영역에 대한 이온 주입 소자분리(isolation), 외부 베이스 재성장 등이 사용되어 왔다.
도 2a 내지 도 2d는 종래기술에 따른 이종접합 쌍극자 소자의 제작방식을 도시한 도면이다. 도 2a를 참조하면, 화합물반도체 HBT 에피기판 상에 에미터 전극(9)을 형성한 후 에미터 캡층(7)과 에미터층(6)을 메사 식각하여 베이스층(5) 상에 베이스 오믹전극(10)을 형성한다. 계속하여 베이스층(5)과 컬렉터층(4)을 메사 식각하여 부컬렉터층(3) 상에 에미터 전극 및 베이스 전극과 상이한 재질로서 컬렉터 오믹전극(16)을 형성한 뒤 소자분리 영역(17)을 정의한다. 이러한 방식은 외부 기생 저항이나 용량을 개선하기 위한 기술을 전혀 사용하지 않은 상태이다.
도 2b는 외부 베이스영역의 과식각 공정기술을 이용하여 기생저항이나 용량을 개선하기 위한 기술로서 이는 미국 미시간 대학 등에서 개발된 방법이다. 에미터와 베이스 영역을 정의한 후에 부컬렉터층까지의 베이스 메사식각시 부컬렉터층 상에 존재하는 선택적 식각층(20)의 작용에 의해 베이스층의 부컬렉터층에 대한 높은 선택적 식각특성을 이용하여 컬렉터층의 측면이 안쪽으로 과식각되도록 유도한다. 이는 유효 베이스-컬렉터 접촉 용량이 감소하도록 한 방법으로서 공정의 재현성과 균일성에 따라 소자특성이 크게 의존하게 된다.
도 2c는 외부 베이스 영역에 대한 이온 주입 소자분리(isolation) 기술이다.이는 에미터 전극(9)을 마스크층으로 하여 통상 고농도의 p형 불순물로 도핑되어 있는 외부 베이스층과 n형의 불순물로 도핑되어 있는 외부 컬렉터층에 높은 에너지의 프로톤 이온(H+), 헬륨 이온(He+), 붕소 이온(B+) 등을 가속시켜 전기적 채널이 파괴된 영역(21)을 정의하여, 베이스와 컬렉터간의 유효 접촉용량을 획기적으로 감소시키고자 하는 것이다. 이 방식은 연구개발 측면에서 상당한 성과가 기대되지만 베이스 오믹전극을 증착하기 위해 베이스 표면의 손상을 회복시키기 위한 활성화 열처리가 필요하며, 이는 전체 에피구조의 급준한 경계면을 파괴할 수도 있기 때문에 상용 수준에 응용하기에는 위험이 수반된다.
한편, 도 2d는 베이스와 컬렉터간의 접합 용량을 낮추기 위한 유력한 방법으로서, 베이스 재성장방법이 도시되어 있다. 이러한 외부 베이스 재성장의 경우 평탄형(planar) 재성장법과, 측면(lateral) 재성장법이 있으며, 그 목적은 진성(intrinsic) 베이스와 별도로 도핑농도를 1020~ 1021cm-3정도만큼 높일 수 있으며, 재성장 베이스층(22)의 두께를 두껍게 하여 베이스 저항을 낮춘다.
평탄형(planar) 재성장법은 평탄화가 양호한 전극접촉 구조를 가지며 재성장된 베이스층이 베이스 전극과 기존 베이스층 사이에 위치해 양쪽의 접촉층으로서 역할을 하게 된다. 측면 재성장법은 재성장된 베이스층이 외부 베이스로서 역할을 하면서 진성 베이스의 측방향 단면에 접촉을 하고 있는 구조이다. 그러나 이들 방법은 베이스 저항을 낮추는데는 유효하지만 베이스-컬렉터간의 용량을 낮추는데 상당한 효과가 있다고 할 수 없다.
갈륨비소나 인듐인 등의 이종접합 화합물반도체를 이용한 HBT 소자는 초고속과 초고주파 특성뿐만 아니라 대전류 구동능력, 높은 파괴전압, 신호의 선형성, 균일한 동작전압 등의 장점을 갖고 있기 때문에 다양한 기능을 갖는 통신용 핵심 소자로서 활발하게 응용되고 있다. HBT 소자는 기본적으로 에미터, 베이스, 컬렉터 오믹접촉에서의 저항 특성과 이종접합 사이의 접합 용량(capacitance), 기타 기생효과(parasitic effect)에 의해 그 성능이 크게 의존하며, 그 중에서도 특히 베이스와 컬렉터간의 용량에 의해 결정적으로 영향을 받기 때문에 HBT 고유의 고성능 특성을 구현하기 위한 새로운 공정방법을 개발하는 것이 매우 중요하다.
따라서, 본 발명은 상기와 같은 종래기술의 필요성을 충족시키기 위하여 안출된 것으로서, 화합물반도체로 이루어지는 HBT 소자의 제작시에 아연이 도핑된 SiN 측벽막을 형성하고, 열처리를 통하여 컬렉터 횡방향으로의 아연 확산을 유도하여 베이스와 컬렉터간의 유효 용량을 낮춤으로써, HBT 소자의 고속특성이 향상되는 이종접합 화합물반도체 소자의 제조방법을 제공하기 위한 것이다.
또한, 본 발명은, 소자의 전기적 특성, 특히 최대공진주파수(fmax)에 중대한 영향을 미치는 베이스와 컬렉터간의 접촉 용량을 획기적으로 개선시킴으로써 HBT의 고속 및 고주파 특성이 향상되는 이종접합 화합물반도체 소자의 제조방법을 제공하기 위한 것이다.
도 1a 내지 도 1k는 본 발명의 한 실시예에 따른 이종접합 화합물반도체 소자의 제작방법을 도시한 공정도,
도 2a 내지 도 2d는 종래 기술에 의한 이종접합 쌍극자 소자의 제조공정을 나타내는 단면도이다.
※ 도면의 주요부분에 대한 부호의 설명 ※
1 : 화합물반도체 기판 (Compound Semiconductor Substrate)
2 : 완충층 (Buffer Layer)
3 : 부컬렉터층 (Subcollector Layer)
4 : 컬렉터층 (Collector Layer)
5 : 베이스층 (Base Layer)
6 : 에미터층 (Emitter Layer)
7 : 에미터 캡층 (Emitter Cap Layer)
8 : 텅스텐질화막 (Tungsten Nitride, WN)
9 : 에미터 전극 (Emitter Electrode)
10 : 베이스 전극 (Base Electrode)
11 : 실리콘질화막 (SiN Film)
12 : 아연이 도핑된 실리콘질화막 (SiN Film doped with Zn)
13 : 아연의 확산층 (Zn-diffused Layer)
14 : 측벽 실리콘질화막 (SiN Sidewall)
15 : 아연에 의한 PN 소자분리 영역 (PN Isolation Area by Zn)
16 : 컬렉터 전극 (Collector Electrode)
17 : 소자분리 영역 (Isolation Area)
18 : 소자 보호를 위한 실리콘질화막 (Passivation SiN Layer)
19 : 배선 금속 (Interconnection Metal)
20 : 선택적 식각을 위한 에피층 (Epitaxial Layer for Selective Etching)
21 : 이온주입에 의한 절연영역 (Insulating Area by Ion Implantation)
22 : 재성장 베이스층 (Regrown Base Layer)
상기한 목적을 달성하기 위하여 본 발명에 따른 이종접합 화합물반도체 소자의 제조방법은, 반도체 기판 상에 완충층과 부컬렉터층과 컬렉터층과 베이스층과 에미터층과 에미터캡층을 순차적으로 적층하여 HBT 에피기판을 제작하는 제 1 단계와; 상기 HBT 에피기판의 베이스층 위에 에미터 전극과 베이스 전극을 형성하고 상기 두 전극 위에 도핑되지 않은 실리콘질화막을 형성하는 제 2 단계; 상기의 결과물의 기판 전면에 아연이 도핑된 2차 실리콘질화막을 증착하고 활성화 열처리하여 상기 아연을 베이스층과 컬렉터층에 확산시키는 제 3 단계; 상기 아연이 확산된 컬렉터층을 역경사 형상으로 식각하고 상기 부컬렉터층 위에 컬렉터 전극을 증착하는 제 4 단계; 및 상기의 결과물에 질화 절연막을 도포하고 금속배선을 형성하는 제 5 단계를 포함한 것을 특징으로 한다.
양호하게는, 상기 제 2 단계는, 상기 HBT 에피기판 상에 에미터 메사식각을 통해 베이스 표면을 노출시키는 제 1 소단계와, 상기의 결과물의 기판 전면에 내열성 금속을 증착한 후, 선택적으로 제거하여 에미터 전극과 베이스 전극을 정의하는 제 2 소단계, 상기의 결과물의 기판 전면에 실리콘 질화막을 증착하는 제 3 소단계, 및 베이스 메사영역을 제외한 부분의 상기 실리콘 질화막을 제거하는 제 4 소단계를 포함한 것을 특징으로 한다.
보다 양호하게는, 상기 내열성 금속은 텅스텐 질화막인 것을 특징으로 한다.
양호하게는, 상기 제 3 단계는, 플라즈마 방전실에는 질소를 주입하고 기판이 놓이는 반응실에는 SiH4와 아연소스를 주입한 후, 기판의 온도를 200 ∼ 300oC를 유지하다가 400 ∼ 500oC로 증가시키는 것을 특징으로 한다.
보다 양호하게는, 상기 아연소스는 디에틸아연인 것을 특징으로 한다.
양호하게는, 상기 제 4 단계는, 상기 아연이 도핑된 2차 실리콘질화막을 식각하여 상기 베이스전극 주변에 아연이 도핑된 실리콘질화막 측벽을 형성하는 제 1 소단계와, 상기 실리콘질화막 측벽을 마스크로 하여 상기 아연이 확산된 컬렉터층을 역경사 형상을 갖도록 식각하는 제 2 소단계, 및 상기 부컬렉터층 위에 베이스에 대해 자기정렬이 되도록 컬렉터전극을 형성하는 제 3 소단계를 포함한 것을 특징으로 한다.
또한, 본 발명의 한 실시예에 따른 이종접합 화합물반도체 소자는, 반도체기판과 완충층과 부컬렉터층과 컬렉터층과 베이스층과 에미터층과 에미터캡층을 순차적으로 적층하여 형성된 HBT 에피기판, 상기 에미터캡층 위에 형성된 에미터전극, 상기 베이스층 위에 형성된 베이스전극, 및 상기 부컬렉터층 위에 형성된 컬렉터전극을 포함하는 이종접합 화합물반도체 쌍극자(HBT) 소자에 있어서, 상기 에미터전극과 베이스전극은 도핑되지 않은 실리콘질화막에 덮여있고, 상기 실리콘질화막의 주변에는 아연이 고농도로 도핑된 실리콘질화막 측벽이 형성되며, 상기 베이스전극 아래에 위치한 베이층과 컬렉터층에는 아연 확산층이 형성되고, 상기 아연이 확산된 컬렉터층은 상기 실리콘질화막 측벽으로부터 아래로 역경사진 형상으로 형성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "이종접합 화합물반도체 소자의 제조방법"을 보다 상세하게 설명하면 다음과 같다.
도 1a 내지 도 1k는 본 발명에 의해 고안된 갈륨비소(GaAs)나 인듐인(InP)과 같은 화합물반도체 소자, 보다 구체적으로는 이종접합 쌍극자 소자(HBT : Heterojunction Bipolar Transistor)의 제작과정을 도시한 공정도이다.
도 1a를 참조하면, 전기적으로 반절연성(semi-insulating)을 나타내는 화합물반도체 기판(1) 위에 형성시킨 통상적인 HBT 에피 구조를 나타낸다. HBT 에피기판은 여러 가지 성장방법을 통해 제작될 수 있으며, 본 발명에서는 일반적인 HBT 구조와 동일한 방법으로 우선 반도체 기판(1)상에 완충층(2)을 성장하고, 이후 부컬렉터층(3), 컬렉터층(4), 베이스층(5), 에미터층(6), 에미터캡층(7)의 순서에 따라 적층하여 성장함으로써 본 발명에 이용된 HBT 에피구조를 완성한다. 여기서 에미터층과 컬렉터층에는 n형 불순물을, 베이스층에는 p형 불순물을 도핑한 n-p-n HBT 구조를 형성한다.
계속하여 도 1b에 도시된 바와 같이 메사식각 방법에 의해 에미터 캡층(7)과 에미터층(6)을 제거하여 에미터 영역을 형성한다. 다음, 도 1c에 도시된 바와 같이 베이스층(5)이 노출된 기판 전면에 고온 안정성이 우수한 오믹금속인 텅스텐계 금속층(8)을 증착한다. 이때 이후 아연의 컬렉터로의 측면확산을 위한 높은 온도의 열처리에 견딜 수 있는 내열성 금속재료 예를 들어 텅스텐(W), 텅스텐실리콘(WSi), 질화텅스텐(WN) 등을 사용하는 것이 유리하다.
다음, 도 1d에서 SF6과 CHF3의 혼합가스를 이용한 플라즈마 식각을 사용하여 에미터 전극(9)과 베이스 전극(10)을 정의한다. 계속하여 도 1e에 도시된 바와 같이 실리콘질화막(11)을 전면에 증착한다.
이후 본 고안의 특징적인 단계로서, 도 1f에 도시된 바와 같이 기판 전면에 베이스층(5)이 노출된 상태에서 화학증착(CVD) 방법에 의해 아연이 고농도로 도핑된 SiN막을 1mm 정도의 두께로 기판 전면에 증착한다. 구체적으로 설명하면, 낮은 이온 에너지를 가지면서 높은 플라즈마 밀도를 유도할 수 있는 ECR-CVD 장비를 사용해서 통상적인 방법과 같이 플라즈마 방전실인 cavity resonator에는 질소(N2)를 주입하고 기판이 놓이는 반응실에는 SiH4를 개스 분사기를 통해 공급하며, 본 발명의 특징적인 방법으로서 또 다른 분사기를 통해 아연의 소스인 디에틸아연(DEZn)을 주입한 후 2.5 GHz의 마이크로파 전원과 875 Gauss의 자기장을 인가하면 SiN층(12)의 증착시 불순물로서 다량의 아연 함입이 가능하게 된다. 이때 통상적으로 상온의 증착을 많이 사용하는 ECR-CVD 방식과는 달리 본 발명에서는 기판의 온도를 200 ~ 300oC 정도로 유지하여 아연의 SiN층으로의 도핑이 활발해지도록 유도한 후, 연이어, 오믹접합을 손상시키지 않는 온도범위인 400 ~ 500oC 에서 가열하면서 열처리 시간을 조절하는데, 통상 400 ~ 500oC 에서는 확산속도가 느리므로, 열처리 시간의 조절에 의하여 확산거리를 제어하는 것이 가능하다.이후, 상기 열처리 시간 조절에 의한 확산거리 제어에 따라 도 1g에 도시된 바와 같이 부컬렉터층의 표면 근처까지 아연의 확산층(13)을 유도하면 베이스 전극 방향으로도 내부 확산이 유도되어 확산된 영역만큼 P-N(정공-전자) 절연효과가 발생하여 유효 베이스-컬렉터 접합용량의 축소를 달성할 수 있다.
다음, 도 1h에 도시된 바와 같이 프레온 개스를 이용한 이방성 건식식각에 의해 에미터 및 베이스 주변에 SiN 측벽(14)을 형성한다. 이어서 도 1i에 도시된 바와 같이 역경사 형상을 갖도록 암모니아수(NH4OH) 계의 식각용액을 사용하여 컬렉터층(4) 전부와 부컬렉터층(3) 일부를 메사식각하면, 아연의 확산에 의한 PN 절연 측벽(15)이 형성된다. 다음, 도 1j에 도시된 바와 같이 이러한 역경사 구조를 이용하여 컬렉터 전극(16)을 베이스에 대해 자기정렬 방식으로 증착하고, 소자분리영역(17)을 정의한다. 마지막으로, 도 1k에 도시된 바와 같이 소자보호를 위한 절연막(18)을 도포하고 에미터, 베이스, 컬렉터 각 전극과의 전기적 연결을 위한 접촉창을 형성한 후 금속 배선(19)을 형성한다. 이로써, 본 발명에 의한 초고속 이종접합 화합물반도체 소자인 HBT 소자의 제작이 완성된다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
고성능의 이종접합 화합물반도체 HBT를 이용한 통신용 디지털 및 아날로그 응용회로는 휴대 단말기를 비롯한 개인 이동통신 분야뿐만 아니라 초고속 광대역 광통신시스템, LMDS(Local Multipoint Distribution Service)와 같은 위성통신시스템 등 다양한 정보통신 분야에 활발히 응용되고 있다. 이러한 높은 부가가치를 지닌 HBT 소자 및 회로의 제작시 주된 관심은 그 성능을 극대화하면서도 가능한 안정되고 재현성있게 하는 것이다. 특히, 통신 부품으로서 소자의 고속 및 고주파 특성을 신뢰성있게 구현하는 것은 매우 중요하다.
이러한 HBT 소자에 본 발명에 의한 기술을 활용하면, HBT의 최대공진주파수에 결정적인 영향을 미치는 에미터와 베이스간 접합용량을 개선함으로써 초고속 특성을 구현하는데 기술적인 기여를 할 수 있고, 아울러 기존의 제작방법에 비해 효율적인 제작공정이 가능한 장점을 갖는다.

Claims (7)

  1. 이종접합 화합물반도체 쌍극자(HBT) 소자를 제작하는 방법에 있어서,
    반도체 기판 상에 완충층과 부컬렉터층과 컬렉터층과 베이스층과 에미터층과 에미터캡층을 순차적으로 적층하여 HBT 에피기판을 제작하는 제 1 단계와;
    상기 HBT 에피기판의 베이스층 위에 에미터 전극과 베이스 전극을 형성하고 상기 두 전극 위에 도핑되지 않은 실리콘질화막을 형성하는 제 2 단계;
    상기의 결과물의 기판 전면에 아연이 도핑된 2차 실리콘질화막을 증착하고 활성화 열처리하여 상기 아연을 베이스층과 컬렉터층에 확산시키는 제 3 단계;
    상기 아연이 확산된 컬렉터층을 역경사 형상으로 식각하고 상기 부컬렉터층 위에 컬렉터 전극을 증착하는 제 4 단계; 및
    상기의 결과물에 질화 절연막을 도포하고 금속배선을 형성하는 제 5 단계를 포함한 것을 특징으로 하는 이종접합 화합물반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제 2 단계는,
    상기 HBT 에피기판 상에 에미터 메사식각을 통해 베이스 표면을 노출시키는 제 1 소단계와,
    상기의 결과물의 기판 전면에 내열성 금속을 증착한 후, 선택적으로 제거하여 에미터 전극과 베이스 전극을 정의하는 제 2 소단계,
    상기의 결과물의 기판 전면에 실리콘 질화막을 증착하는 제 3 소단계, 및
    베이스 메사영역을 제외한 부분의 상기 실리콘 질화막을 제거하는 제 4 소단계를 포함한 것을 특징으로 하는 이종접합 화합물반도체 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 내열성 금속은 텅스텐 질화막인 것을 특징으로 하는 이종접합 화합물반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 제 3 단계는,
    플라즈마 방전실에는 질소를 주입하고 기판이 놓이는 반응실에는 SiH4와 아연소스를 주입한 후, 기판의 온도를 200 ∼ 300oC를 유지하다가 400 ∼ 500oC로 증가시키는 것을 특징으로 하는 이종접합 화합물반도체 소자의 제조방법.
  5. 제 4 항에 있어서, 상기 아연소스는 디에틸아연인 것을 특징으로 하는 이종접합 화합물반도체 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 제 4 단계는,
    상기 아연이 도핑된 2차 실리콘질화막을 식각하여 상기 베이스전극 주변에 아연이 도핑된 실리콘질화막 측벽을 형성하는 제 1 소단계와,
    상기 실리콘질화막 측벽을 마스크로 하여 상기 아연이 확산된 컬렉터층을 역경사 형상을 갖도록 식각하는 제 2 소단계, 및
    상기 부컬렉터층 위에 베이스에 대해 자기정렬이 되도록 컬렉터전극을 형성하는 제 3 소단계를 포함한 것을 특징으로 하는 이종접합 화합물반도체 소자의 제조방법.
  7. 반도체기판과 완충층과 부컬렉터층과 컬렉터층과 베이스층과 에미터층과 에미터캡층을 순차적으로 적층하여 형성된 HBT 에피기판, 상기 에미터캡층 위에 형성된 에미터전극, 상기 베이스층 위에 형성된 베이스전극, 및 상기 부컬렉터층 위에 형성된 컬렉터전극을 포함하는 이종접합 화합물반도체 쌍극자(HBT) 소자에 있어서,
    상기 에미터전극과 베이스전극은 도핑되지 않은 실리콘질화막에 덮여있고, 상기 실리콘질화막의 주변에는 아연이 고농도로 도핑된 실리콘질화막 측벽이 형성되며, 상기 베이스전극 아래에 위치한 베이층과 컬렉터층에는 아연 확산층이 형성되고, 상기 아연이 확산된 컬렉터층은 상기 실리콘질화막 측벽으로부터 아래로 역경사진 형상으로 형성된 것을 특징으로 하는 이종접합 화합물반도체 소자.
KR1020000003184A 2000-01-24 2000-01-24 이종접합 화합물반도체 소자 및 그의 제조 방법 KR100352376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003184A KR100352376B1 (ko) 2000-01-24 2000-01-24 이종접합 화합물반도체 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003184A KR100352376B1 (ko) 2000-01-24 2000-01-24 이종접합 화합물반도체 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010073964A KR20010073964A (ko) 2001-08-03
KR100352376B1 true KR100352376B1 (ko) 2002-09-11

Family

ID=19640842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003184A KR100352376B1 (ko) 2000-01-24 2000-01-24 이종접합 화합물반도체 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100352376B1 (ko)

Also Published As

Publication number Publication date
KR20010073964A (ko) 2001-08-03

Similar Documents

Publication Publication Date Title
US7989845B2 (en) Semiconductor device having a hetero-junction bipolar transistor and manufacturing method thereof
CN101636843B (zh) 单电压源假晶高电子迁移率晶体管(phemt)功率器件及制造方法
EP0137906B1 (en) Method for fabricating vertical npn and lateral pnp transistors in the same semiconductor body
KR100275540B1 (ko) 초자기정렬 쌍극자 트랜지스터 장치 및 그 제조방법
JP4056226B2 (ja) 半導体装置
US5422502A (en) Lateral bipolar transistor
CN108649067B (zh) 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法
US5098853A (en) Self-aligned, planar heterojunction bipolar transistor and method of forming the same
KR100305593B1 (ko) 이종접합쌍극자소자의제조방법
CN102290434B (zh) 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法
Oka et al. Small-scaled InGaP/GaAs HBTs with WSi/Ti base electrode and buried SiO/sub 2
CN111883580A (zh) 一种浅沟槽场板SiGe HBT及其制作方法
KR100352376B1 (ko) 이종접합 화합물반도체 소자 및 그의 제조 방법
US5159423A (en) Self-aligned, planar heterojunction bipolar transistor
KR100580115B1 (ko) 자기 정렬 쌍극자 반도체 소자 및 제작 방법
CN102339868B (zh) 带反型隔离层结构的金属半导体场效应晶体管及制作方法
US5328857A (en) Method of forming a bilevel, self aligned, low base resistance semiconductor structure
CN101752412B (zh) 双极晶体管及其制造方法
KR100390331B1 (ko) 헤테로 구조체의 바이폴라 트랜지스터 제조 방법
Oka et al. High speed InGaP/GaAs HBTs with fmax of 159 GHz
KR100400078B1 (ko) 이종접합 쌍극자 트랜지스터의 제조방법
Liu Heterostructure bipolar transistors
JP3159527B2 (ja) 半導体装置の製造方法
KR100308919B1 (ko) 이종접합쌍극자트랜지스터의제조방법
KR950001148B1 (ko) 이종접합 바이폴라 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070730

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee