KR100348295B1 - 인공신경망을 이용한 오차수정 방법 - Google Patents
인공신경망을 이용한 오차수정 방법 Download PDFInfo
- Publication number
- KR100348295B1 KR100348295B1 KR1019950016639A KR19950016639A KR100348295B1 KR 100348295 B1 KR100348295 B1 KR 100348295B1 KR 1019950016639 A KR1019950016639 A KR 1019950016639A KR 19950016639 A KR19950016639 A KR 19950016639A KR 100348295 B1 KR100348295 B1 KR 100348295B1
- Authority
- KR
- South Korea
- Prior art keywords
- neural network
- artificial neural
- output signal
- sense amplifier
- error correction
- Prior art date
Links
- 238000013528 artificial neural network Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000006870 function Effects 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 229920001296 polysiloxane Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Computational Linguistics (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Neurology (AREA)
- Character Discrimination (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 인공신경망을 이용한 오차수정 방법에 관한 것으로, 인공신경망을 이용하여 칩사이즈를 감소시키고, 공정시 사람에 의한 실수위험을 방지한 인공신경망을 이용한 오차수정 방법을 제공하기 위한 것이다.
이를 위한 본 발명의 인공신경망을 이용한 오차수정 방법은 메인셀의 데이터 출력신호를 감지 및 증폭하는 제 1 단계, 사용자가 제시한 데이터로 인공신경망을 학습시키는 제 2 단계, 학습에 의한 가중치 신호를 인공신경망에 입력시키고 상기 센스엠프의 각각의 출력신호와 상기 각각의 가중치 신호를 곱한 후 더한 값을 출력하는 제 3 단계, 상기 출력신호의 명확성을 향상시키기 위해 불연속 함수에 대입한 후 그 결과 값을 출력버퍼에 인가하는 제 4 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 인공신경망을 이용한 오차수정 방법에 관한 것으로 특히, 다수의 비트가 오차가 발생되더라도 오차수정이 가능하며 칩사이즈를 감소시키는데 적당하도록 한 인공신경망을 이용한 오차수정 방법에 관한 것이다.
이하, 첨부도면을 참조하여 종래의 오차수정 방법을 설명하면 다음과 같다.
첨부도면 제 1 도는 종래의 오차수정 방법에 따른 구성블럭도이고, 제 2 도는 종래의 오차수정 방법에 따른 순서도이다.
먼저, 제 1 도에서와 같이 데이터를 저장하는 메인셀(1)과 오차수정을 위한 패리티 셀(Parity Cell)(2)과, 상기 메인셀의 데이터 신호를 감지하여 출력하는 복수개의 센스엠프부(3)와, 상기 패리티 셀의 패리티 신호를 감지하여 증폭하는 한개의 센스엠프(4)와, 상기 각각의 센스엠프의 출력신호를 입력으로 하는 오차수정 회로(ECC : Error Correction Circuit)(5)와, 상기 오차수정 회로를 입력으로 하는 출력버퍼 회로(6)를 포함하여 구성된다.
상기와 같이 구성된 종래의 오차수정 방법은 제 2 도에서와 같이, 메인셀(1)에서 데이터가 출력되면 상기 센스엠프부(3)에서 이를 감지하여 증폭하고 오차수정 회로(5)에 입력하는 제 1 단계와, 오차수정 회로(5)에서 상기 센스엠프부(3)의 출력신호중 하이(High)신호 갯수가 짝수개 이면, 그대로 출력하고 홀수개 이면, 상기 패리티 셀(2)과 연결된 센스엠프(4)가 하이(High)신호를 출력하여 결과적으로 짝수개 신호를 출력하는(Even 패리티 체크방식) 제 2 단계를 포함하여 이루어진다.
그러나 상기와 같은 오차수정 방법은 상기 ECC(Error Correction Circuit) 회로가 다수의 익스클루시브 오아(Exclusive OR)회로를 필요로 하고 오차수정을 위해 별도의 패리티 셀과 센스엠프를 필요로 하기 때문에 칩사이즈가 증가되며 배선설계(Lay Out)시 사람에 의한 실수가 야기될 수 있는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 인공신경망을 이용하여 칩의 사이즈를 감소시키고 공정시 사람에 의한 실수위험이 없는 안정한 오차수정 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 인공신경망을 이용한 오차수정 방법은 메인셀의 데이터 출력신호를 감지 및 증폭하는 제 1 단계, 사용자가 제시한 데이터로 인공신경망을 학습시키는 제 2 단계, 학습에 의한 가중치 신호를 인공신경망에 입력시키고 상기 센스엠프의 각각의 출력신호와 상기 각각의 가중치 신호를 곱한 후 더한 값을 출력하는 제 3 단계, 상기 출력신호의 명확성을 향상시키기 위해 불연속 함수에 대입한 후 그 결과 값을 출력버퍼에 인가하는 제 4 단계를 포함하여 이루어짐에 그 특징이 있다.
이하, 첨부도면을 참조하여 본 발명의 인공신경망을 이용한 오차수정 방법을 상세히 설명하면 다음과 같다.
제 3 도는 일반적인 인공신경망의 구조를 나타내었고, 제 4 도는 본 발명의 인공신경망을 이용한 오차수정 방법을 나타낸 순서도이다.
먼저, 제 3 도에서와 같이 인공신경망은 32개의 입력단(21)과, 32개의 은닉단(Hidden Layer)(22)과, 32개의 출력단(Output Layer)(23)으로 구성된다.
이어서 제 3 도를 이용한 제 4 도의 인공신경망을 이용한 오차수정 방법은 상기 메인셀의 데이터 출력신호를 각각의 센스엠프가 감지하여 증폭한다.
이어서 상기 센스엠프의 출력신호를 인공신경망의 입력단(21)에 연결한 후 인공신경망을 구동시키면 원하는 데이터를 출력한다.
이때, 먼저 사용자가 제시하는 데이터를 가지고 인공신경망을 일정한 횟수만큼 학습시킨다.
이어서 상기 학습을 통해 얻어진 가중치를 인공신경망에 입력시킨다.
이때 입력시키는 방법으로서는 트랜지스터의 문턱전압을 이용하거나 폴리실리콘 또는 액티브 저항을 이용한다.
이어서, 상기 센스엠프의 출력신호와 상기 인공신경망의 입력단과 출력단(23) 사이의 가중치를 각각 곱한후 더하여 그 값을 시그모이드 함수라는 불연속 함수에 대입하여 그 결과를 출력한다.
이때 상기 시그모이드 함수는 출력신호의 명확성을 향상시키기 위해 이용한다.
이상 상술한 바와 같이 본 발명의 인공신경망을 이용한 오차수정 방법은 패리티 셀이 별도로 필요치 않아 칩사이즈가 감소하고 회로구성이나 배선설계(Lay Out)시 사람에 의한 실수위험이 없으며 데이터에 따른 스피드 차이가 발생하지 않는 효과가 있다.
제 1 도는 종래의 오차수정 방법에 따른 구성블럭도
제 2 도는 종래의 오차수정 방법에 따른 순서도
제 3 도는 일반적인 인공신경망의 구조
제 4 도는 본 발명의 인공신경망을 이용한 오차수정 방법에 따른 순서도
*도면의 주요부분에 대한 부호의 설명*
1 : 메인셀 2 : 패리티(Parity) 셀
3, 4 : 센스엠프(Sense Amplifier)
5 : 오차수정회로(Error Correction Circuit)
6 : 출력버퍼 21 : 입력단(Input Layer)
22 : 은닉단(Hidden Layer) 23 : 출력단(Output Layer)
24 : 인공신경망
Claims (2)
- 메인셀의 데이터 출력신호를 감지 및 증폭하는 제 1 단계,사용자가 제시한 데이터로 인공신경망을 학습시키는 제 2 단계,학습에 의한 가중치 신호를 인공신경망에 입력시키고 상기 센스엠프의 각각의 출력신호와 상기 각각의 가중치 신호를 곱한 후 더한 값을 출력하는 제 3 단계,상기 출력신호의 명확성을 향상시키기 위해 불연속 함수에 대입한 후 그 결과 값을 출력버퍼에 인가하는 제 4 단계를 포함하여 이루어짐을 특징으로 하는 인공신경망을 이용한 오차수정방법.
- 제 1 항에 있어서,가중치 신호의 입력은 트랜지스터의 문턱전압을 이용하거나 폴리실리콘 또는 액티브 저항을 이용함을 특징으로 하는 인공신경망을 이용한 오차수정방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016639A KR100348295B1 (ko) | 1995-06-21 | 1995-06-21 | 인공신경망을 이용한 오차수정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016639A KR100348295B1 (ko) | 1995-06-21 | 1995-06-21 | 인공신경망을 이용한 오차수정 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970002702A KR970002702A (ko) | 1997-01-28 |
| KR100348295B1 true KR100348295B1 (ko) | 2002-10-25 |
Family
ID=37488822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016639A KR100348295B1 (ko) | 1995-06-21 | 1995-06-21 | 인공신경망을 이용한 오차수정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100348295B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973586B1 (ko) * | 2008-07-23 | 2010-08-02 | 한국철도기술연구원 | 신경회로망을 이용하여 승강장 내의 위험상황을 판단하는승강장 모니터링 시스템 및 그 방법 |
-
1995
- 1995-06-21 KR KR1019950016639A patent/KR100348295B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970002702A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180336465A1 (en) | Apparatus and method for student-teacher transfer learning network using knowledge bridge | |
| JPH03207086A (ja) | メモリ装置 | |
| US5604703A (en) | Semiconductor memory device with error check-correction function permitting reduced read-out time | |
| US20220138441A1 (en) | Multiply and accumulate calculation device, neuromorphic device, and multiply and accumulate calculation method | |
| JPH0310195B2 (ko) | ||
| KR100348295B1 (ko) | 인공신경망을 이용한 오차수정 방법 | |
| JPH0652340A (ja) | プログラムの可能な多層神経回路網 | |
| JPH04216160A (ja) | ニュ−ラルネットワ−ク回路 | |
| TWI732572B (zh) | 記憶體裝置及其操作方法 | |
| KR910018925A (ko) | 데이터 처리장치의 학습방법 | |
| JPH0561843A (ja) | ニユーラルネツトワーク装置 | |
| JP3303253B2 (ja) | パターンマッチング方法および装置 | |
| US11487990B2 (en) | Resistive crossbar arrays with reduced numbers of elements | |
| JPS6132758B2 (ko) | ||
| JP2831076B2 (ja) | ニューロコンピュータ | |
| CN116866547A (zh) | 数据的处理方法和装置、摄像头模组的运行方法和装置 | |
| JPH04112362A (ja) | 累積回路 | |
| JP3126762B2 (ja) | ニューラルネットワーク | |
| JPH03176733A (ja) | 加減算器のオーバーフロー検出回路 | |
| EP0394515A1 (en) | Acoustic recognition system | |
| JPH0318967A (ja) | ニューラルネットにおける学習方法 | |
| JPH0599987A (ja) | テスト回路 | |
| JPH0243665A (ja) | ニューラルネットワーク装置 | |
| Lee et al. | Alternative VLSI Neural Chips | |
| JP2002032994A (ja) | 半導体記憶回路装置及びそのクロストーク干渉抑制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050621 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |