KR100344835B1 - Semiconductor Device and Method for the Same - Google Patents
Semiconductor Device and Method for the Same Download PDFInfo
- Publication number
- KR100344835B1 KR100344835B1 KR1020000041647A KR20000041647A KR100344835B1 KR 100344835 B1 KR100344835 B1 KR 100344835B1 KR 1020000041647 A KR1020000041647 A KR 1020000041647A KR 20000041647 A KR20000041647 A KR 20000041647A KR 100344835 B1 KR100344835 B1 KR 100344835B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- semiconductor substrate
- void
- word line
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000011800 void material Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 7
- 238000003860 storage Methods 0.000 abstract description 28
- 238000004519 manufacturing process Methods 0.000 abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 스토리지 노드 콘택간의 숏트를 방지하는데 적당한 반도체 소자 및 그의 제조방법에 관한 것으로서, 반도체 기판상에 일방향으로 형성되는 복수개의 워드라인과, 상기 반도체 기판의 전면에 형성되고 상기 워드라인과 워드라인 사이에서 워드라인과 나란한 방향으로 발생되는 보이드를 포함하는 제 1 절연막과, 상기 보이드가 지나는 부분의 상기 제 1 절연막에 선택적으로 형성되는 콘택홀들 및 그들을 매립하고 형성되는 복수개의 콘택 플러그와, 서로 이웃하는 상기 콘택 플러그들 사이에 보이드의 진행 방향에 수직한 방향으로 형성되는 트랜치와, 상기 트랜치들을 매립하고 형성되어 서로 이웃하는 콘택 플러그들 사이의 보이드가 어느 한 부분에서 막히도록 형성되는 제 2 절연막을 포함하고 구성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device suitable for preventing a short circuit between storage node contacts and a method of manufacturing the same. The present invention relates to a plurality of word lines formed in one direction on a semiconductor substrate, and formed on a front surface of the semiconductor substrate. A first insulating film including a void generated in a direction parallel to a word line therebetween, contact holes selectively formed in the first insulating film in a portion through which the void passes, and a plurality of contact plugs formed by filling them; A second insulating layer formed between the neighboring contact plugs in a direction perpendicular to a direction in which the voids travel, and a second insulating layer formed by filling the trenches so that voids between adjacent contact plugs are blocked at one portion It includes and is configured.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 스토리지 노드 콘택(Storage Node Contact)간의 숏트(Short)를 방지하는데 적당한 반도체 소자 및 그의 제조방법에 관한 것이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly, to a semiconductor device suitable for preventing short between storage node contacts and a method of manufacturing the same.
일반적으로 DRAM 장치의 직접도가 증가되면서, 칩 사이즈 및 디자인 룰(Design Rule)이 작아짐으로 인하여 워드라인간의 공간이 작아져서 보이드(Void)가 발생된다.In general, as the directivity of a DRAM device increases, a space between word lines decreases due to a decrease in chip size and a design rule, thereby causing voids.
이후, 스토리지 노드 콘택을 형성하기 위하여 도전성 물질을 증착할 때, 상기 보이드 내부에도 상기 도전성 물질이 형성됨에 따라서 이웃하는 스토리지 노드 콘택간에 숏트(Short) 현상이 발생되어 반도체 소자의 생산 수율(yield)을 저하시키는 원인이 되고 있다.Subsequently, when the conductive material is deposited to form a storage node contact, as the conductive material is formed inside the void, a short phenomenon occurs between neighboring storage node contacts, thereby increasing the yield of a semiconductor device. It is the cause of deterioration.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자 및 그의 제조방법을 설명하면 다음과 같다.Hereinafter, a conventional semiconductor device and a method of manufacturing the same will be described with reference to the accompanying drawings.
도 1은 종래 제 1 실시예에 따른 반도체 소자의 평면도이고, 도 2a 내지 도 2b는 상기 도 1의 A-A방향에 따른 반도체 소자의 제조 공정 단면도이고, 도 3a 내지 도 3b는 상기 도 1의 B-B 방향에 따른 반도체 소자의 제조 공정 단면도이고, 도 4a 내지 도 4c는 종래 제 2 실시예에 따른 반도체 소자의 제조공정 단면도이다.1 is a plan view of a semiconductor device according to a first exemplary embodiment, FIGS. 2A to 2B are cross-sectional views illustrating a manufacturing process of a semiconductor device along the AA direction of FIG. 1, and FIGS. 3A to 3B are BB directions of FIG. 1. 4A to 4C are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.
먼저, 종래 제 1 실시예에 따른 반도체 소자는 도 1에 도시된 바와 같이, 활성영역(11) 및 필드영역(11a)이 정의된 반도체 기판(16)과, 상기 반도체 기판(16)상에 일방향으로 형성되는 복수개의 워드라인(12)과, 상기 워드라인(12)의 양측면에 형성되는 절연막 측벽(13)과, 상기 워드라인(12) 사이의 공간이 채워지도록 상기 워드라인(12)을 포함한 반도체 기판(16)의 전면에 형성되는 갭필(gap fill)막(18)과, 상기 갭필막(18)을 뚫고 상기 활성영역(11)의 반도체 기판(16)에 접속되는 스토리지 노드 콘택(15) 및 비트 라인 콘택(15a)을 포함하여 구성된다.First, as shown in FIG. 1, the semiconductor device according to the first exemplary embodiment includes a semiconductor substrate 16 in which an active region 11 and a field region 11a are defined, and one direction on the semiconductor substrate 16. A plurality of word lines 12 formed on the sidewalls, an insulating film sidewall 13 formed on both sides of the word line 12, and the word lines 12 to fill a space between the word lines 12. A gap fill film 18 formed on the entire surface of the semiconductor substrate 16, and a storage node contact 15 penetrating the gap fill film 18 and connected to the semiconductor substrate 16 of the active region 11. And a bit line contact 15a.
여기에서 상기 워드라인(12) 사이에 형성되는 갭필막(18)에는 상기 워드라인(12)과 동일한 방향으로 보이드(14)가 형성된다.Here, the voids 14 are formed in the gap fill layer 18 formed between the word lines 12 in the same direction as the word lines 12.
상기와 같이 구성되는 종래 제 1 실시예에 따른 반도체 소자의 제조방법은 도 2a 및 3a에 도시된 바와 같이 STI(Shallow Trench Isolation) 공정 또는 LOCOS(Local Oxidation of Silicon) 공정을 통하여 반도체 기판(16)에 필드 산화막(17)을 형성하여 활성영역(11) 및 필드영역(11a)을 정의한다.The method of manufacturing a semiconductor device according to the first exemplary embodiment configured as described above may include a semiconductor substrate 16 through a shallow trench isolation (STI) process or a local oxide of silicon (LOCOS) process, as illustrated in FIGS. 2A and 3A. A field oxide film 17 is formed in the active region 11 and the field region 11a.
그리고, 상기 반도체 기판(16)의 전면에 게이트 산화막(도면에는 도시하지 않았음)을 형성하고 상기 게이트 산화막상에 일방향으로 정렬되는 복수개의 워드라인(12)을 형성한다.A gate oxide film (not shown) is formed on the entire surface of the semiconductor substrate 16, and a plurality of word lines 12 aligned in one direction are formed on the gate oxide film.
이어, 상기 워드라인(12)을 포함한 반도체 기판(16)의 전면에 절연막을 증착하고 상기 워드라인(12)의 양측면에 남도록 상기 절연막을 에치백(Each-back)하여 절연막 측벽(13)을 형성한다.Subsequently, an insulating film is deposited on the entire surface of the semiconductor substrate 16 including the word line 12, and the insulating film is etched back to remain on both sides of the word line 12 to form an insulating film sidewall 13. do.
이어, 상기 워드라인(12)을 포함한 반도체 기판(16)의 전면에 산화막을 증착하여 갭필막(18)을 형성한다.Subsequently, an oxide film is deposited on the entire surface of the semiconductor substrate 16 including the word line 12 to form a gap fill film 18.
이때, 고집적 소자의 워드라인(12) 사이의 공간이 매우 좁음으로 인하여 상기 워드라인(12) 사이에 형성되는 상기 갭필막(18)에는 상기 워드라인(12)과 나란한 방향으로 보이드(14)가 발생된다.At this time, since the space between the word lines 12 of the highly integrated device is very narrow, the gap 14 formed between the word lines 12 may have voids 14 in a direction parallel to the word lines 12. Is generated.
그리고, 도 2b 및 도 3b에 도시된 바와 같이, 포토 및 식각 공정으로 상기 워드라인(12) 사이의 상기 활성영역(11)의 반도체 기판(16)이 소정부분 노출되도록 상기 갭필막(18)을 선택적으로 제거하여 복수개의 콘택홀을 형성한다.As shown in FIGS. 2B and 3B, the gap fill layer 18 is exposed to expose a predetermined portion of the semiconductor substrate 16 of the active region 11 between the word lines 12 by photo and etching processes. It is selectively removed to form a plurality of contact holes.
여기에서 이웃하는 상기 콘택홀은 그 사이의 갭필막(18) 내부에 형성된 보이드(14)에 의하여 서로 연결된다.Here, the adjacent contact holes are connected to each other by the voids 14 formed in the gap fill film 18 therebetween.
이어, 상기 콘택홀을 포함한 반도체 기판(16)의 전면에 폴리 실리콘을 증착한다,Subsequently, polysilicon is deposited on the entire surface of the semiconductor substrate 16 including the contact hole.
이때, 상기 폴리 실리콘은 콘택홀 내부 뿐만아니라, 이에 연결된 보이드(14)의 내부에까지 증착된다.In this case, the polysilicon is deposited not only inside the contact hole but also inside the void 14 connected thereto.
이어, 상기 콘택홀 내부에만 남도록 상기 폴리 실리콘을 에치백(Each-back)하여 스토리지 노드 콘택(15a) 및 비트 라인 콘택(15a)을 형성한다.Subsequently, the polysilicon is etched back to remain only in the contact hole to form a storage node contact 15a and a bit line contact 15a.
상기와 같은 방법으로 형성되는 종래 제 1 실시예에 따른 반도체 소자는 상기 폴리 실리콘이 이웃하는 스토리지 노드 콘택(15) 사이의 보이드(14) 내부를 채우도록 형성되면 상기 이웃하는 스토리지 노드 콘택(15)은 상기 보이드(14)에 형성된 폴리 실리콘에 의하여 전기적으로 연결되게 된다.The semiconductor device according to the first exemplary embodiment, which is formed in the above-described manner, is formed when the polysilicon is formed to fill the void 14 between the neighboring storage node contacts 15, the neighboring storage node contacts 15. Is electrically connected by polysilicon formed in the voids 14.
그리고, 종래 제 2 실시예에서는 상기 종래 제 1 실시예에서 발생되는 스토리지 노드 콘택간의 숏트를 방지하기 위하여 스토리지 노드 콘택의 측면에 제 2 절연막 측벽(46)을 구성하였다.In the second exemplary embodiment, the second insulating layer sidewall 46 is formed on the side of the storage node contact to prevent a short between the storage node contacts generated in the first exemplary embodiment.
상기한 종래 제 2 실시예에 따른 반도체 소자의 제조방법은 도 4a에 도시된 바와 같이, STI 공정 내지 LOCOS 공정을 통하여 반도체 기판(41)에 선택적으로 필드 산화막(42)을 형성한다.In the method of manufacturing the semiconductor device according to the second embodiment of the present invention, as shown in FIG. 4A, the field oxide film 42 is selectively formed on the semiconductor substrate 41 through the STI process or the LOCOS process.
그리고, 도면에는 도시하지 않았지만, 상기 필드 산화막(42) 및 반도체 기판(41)상에 복수개의 워드라인을 형성하고, 상기 워드라인 양측면에 제 1 절연막 측벽을 형성한다.Although not illustrated, a plurality of word lines are formed on the field oxide film 42 and the semiconductor substrate 41, and sidewalls of the first insulating layer are formed on both sides of the word lines.
이후, 상기 워드라인 사이의 공간이 채워지도록 워드라인을 포함한 반도체 기판(41)의 전면에 산화막을 증착하여 갭필막(43)을 형성한다.Thereafter, an oxide film is deposited on the entire surface of the semiconductor substrate 41 including the word line to fill the space between the word lines to form a gap fill layer 43.
이때, 상기 워드라인 사이의 갭필막(43)에는 상기 워드라인과 나란한 방향으로 보이드(44)가 발생된다.At this time, the voids 44 are generated in the gap fill layer 43 between the word lines in a direction parallel to the word lines.
그리고, 도 4b에 도시된 바와 같이 포토 및 식각 공정으로 활성영역의 상기 반도체 기판(41)이 소정부분 노출되도록 상기 갭필막(43)을 선택적으로 제거하여 콘택홀(45)을 형성한다.As shown in FIG. 4B, the gap fill layer 43 is selectively removed to expose a predetermined portion of the semiconductor substrate 41 in the active region by a photo and etching process to form a contact hole 45.
이어, 상기 콘택홀(45)을 포함한 반도체 기판(41)의 전면에 나이트라이드막을 증착한 후, 상기 콘택홀(45) 내부의 상기 갭필막(43)의 측면에만 남도록 상기 나이트라이드(Nitride)막을 선택적으로 제거하여 제 2 절연막 측벽(46)을 형성한다.Subsequently, after the nitride film is deposited on the entire surface of the semiconductor substrate 41 including the contact hole 45, the nitride film is formed so as to remain only at the side surface of the gap fill layer 43 inside the contact hole 45. It is selectively removed to form the second insulating film sidewall 46.
그리고, 도 4c에 도시된 바와 같이 상기 콘택홀(45)을 포함한 반도체기판(41)의 전면에 폴리 실리콘을 증착하고 상기 콘택홀(45) 내부에만 남도록 상기 폴리 실리콘을 에치백(etch-back)하여 스토리지 노드 콘택(47)및 비트 라인 콘택을 형성하여 종래 제 2 실시예에 따른 반도체 소자를 완성한다.As illustrated in FIG. 4C, polysilicon is deposited on the entire surface of the semiconductor substrate 41 including the contact hole 45, and the polysilicon is etched back so as to remain only inside the contact hole 45. The semiconductor device according to the second embodiment of the present invention is completed by forming the storage node contact 47 and the bit line contact.
상기 종래 제 2 실시예는 상기 스토리지 노드 콘택(47) 측면에 제 2 절연막 측벽(46)을 형성하여 이웃하는 스토리지 노드 콘택(47) 간의 숏트 현상을 방지할 수는 있었으나, 상기 스토리지 노드 콘택(47)의 측면에 형성되는 제 2 절연막 측벽(46)으로 인하여 상기 스토리지 노드 콘택(47) 하부면의 임계치수(Critical Dimension)가 줄어들게 되었다.According to the second embodiment of the present invention, the second insulating film sidewall 46 may be formed on the side of the storage node contact 47 to prevent shorting between neighboring storage node contacts 47, but the storage node contact 47 may be prevented. The critical dimension of the lower surface of the storage node contact 47 is reduced due to the sidewall 46 of the second insulating layer formed on the side surface of the substrate.
그러나, 상기와 같은 종래의 반도체 소자 및 그의 제조방법은 다음과 같은 문제점이 있다.However, the above conventional semiconductor device and its manufacturing method have the following problems.
첫째, 이웃하는 스토리지 노드 콘택간에 숏트가 발생되어 불량 셀이 증가되므로 반도체 소자의 수율을 크게 저하된다.First, short circuits are generated between neighboring storage node contacts, thereby increasing the number of defective cells, thereby greatly reducing the yield of semiconductor devices.
둘째, 스토리지 노드 콘택의 양측면에 절연막으로 형성하므로써 상기 스토리지 노드 콘택 하부면의 임계치수가 줄어들어 스토리지 노드 콘택의 면저항이 증가되므로 반도체 소자의 특성이 크게 열화된다.Second, since the critical dimension of the lower surface of the storage node contact is reduced by forming insulating layers on both sides of the storage node contact, the sheet resistance of the storage node contact is increased, thereby greatly deteriorating the characteristics of the semiconductor device.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 보이드로 인한 스토리지 노드 콘택간의 숏트를 방지하므로써 반도체 소자의 수율을 향상시킬 수 있는 반도체 소자 및 그의 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a semiconductor device and a method of manufacturing the same that can improve the yield of the semiconductor device by preventing a short between the storage node contacts due to the void to be made to solve the above problems.
도 1은 종래 제 1 실시예에 따른 반도체 소자의 평면도1 is a plan view of a semiconductor device according to a first embodiment of the present invention
도 2a 내지 도 2b는 도 1의 A-A 방향에 따른 반도체 소자의 제조공정 단면도2A through 2B are cross-sectional views illustrating a process of manufacturing a semiconductor device along the direction A-A of FIG. 1.
도 3a 내지 도 3b는 도 1의 B-B 방향에 따른 반도체 소자의 제조공정 단면도3A through 3B are cross-sectional views illustrating a process of manufacturing a semiconductor device along the B-B direction of FIG. 1.
도 4a 내지 도 4c는 종래 제 2 실시예에 따른 반도체 소자의 제조공정 단면도4A to 4C are cross-sectional views illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 반도체 소자의 평면도5 is a plan view of a semiconductor device according to an embodiment of the present invention.
도 6a 내지 도 6e는 본 발명의 실시예에 따른 반도체 소자의 제조공정 단면도6A through 6E are cross-sectional views illustrating a manufacturing process of a semiconductor device in accordance with an embodiment of the present invention.
도면의 주요 부분에 대한 부호설명Explanation of Signs of Major Parts of Drawings
51 : 활성영역 51a : 필드영역51: active area 51a: field area
52 : 워드라인 53 : 절연막 측벽52 word line 53 insulating film sidewall
54 : 보이드 55 : 스토리지 노드 콘택54: Void 55: Storage Node Contact
55a : 비트 라인 콘택 56 : 반도체 기판55a: bit line contact 56: semiconductor substrate
57 : 필드 산화막 58 : 갭필(gap fill)막57: field oxide film 58: gap fill film
59 : 트랜치 60 : 보이드 차단막59: trench 60: void barrier
61 : 콘택홀61: contact hole
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자는 반도체 기판상에 일방향으로 형성되는 복수개의 워드라인과, 상기 반도체 기판의 전면에 형성되고, 상기 워드라인과 워드라인 사이에서 워드라인과 나란한 방향으로 발생되는 보이드를 포함하는 제 1 절연막과, 상기 보이드가 지나는 부분의 상기 제 1 절연막에 선택적으로 형성되는 콘택홀들 및 그들을 매립하고 형성되는 복수개의 콘택 플러그와, 서로 이웃하는 상기 콘택 플러그들 사이에 보이드의 진행 방향에 수직한 방향으로 형성되는 트랜치와, 상기 트랜치들을 매립하고 형성되어 서로 이웃하는 콘택 플러그들 사이의 보이드가 어느 한 부분에서 막히도록 형성되는 제 2 절연막을 포함하고 구성됨을 특징으로 한다.The semiconductor device of the present invention for achieving the above object is a plurality of word lines formed in one direction on the semiconductor substrate, and formed on the front surface of the semiconductor substrate, the direction parallel to the word line between the word line and the word line A first insulating film including a void generated by the first insulating film, contact holes selectively formed in the first insulating film at a portion through which the void passes, a plurality of contact plugs formed by filling them, and the adjacent contact plugs. A trench formed in a direction perpendicular to a direction in which the void is formed, and a second insulating film formed by filling the trenches so that voids between adjacent contact plugs are blocked at one portion. do.
상기와 같이 구성되는 본 발명의 반도체 소자의 제조방법은 반도체 기판상에 일방향으로 복수개의 워드라인을 형성하는 단계와, 상기 반도체 기판의 전면에 상기 워드라인과 워드라인 사이에서 워드라인과 나란한 방향의 보이드를 포함하는 제 1 절연막을 형성하는 단계와, 상기 제 1 절연막을 선택적으로 식각하여 상기 보이드를 수직 방향으로 가로질러 차단하는 트랜치들을 형성하는 단계와, 상기 트랜치들을 매립하는 제 2 절연막을 형성하는 단계와, 상기 제 2 절연막이 매립된 트랜치들 사이의 상기 제 1 절연막을 선택적으로 식각하여 콘택홀들을 형성하는 단계와, 상기 콘택홀을 매립하여 하부의 반도체 기판에 연결되는 콘택 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention configured as described above comprises the steps of forming a plurality of word lines on a semiconductor substrate in one direction, and parallel to the word lines between the word lines and the word lines on the front surface of the semiconductor substrate. Forming a first insulating film including a void, selectively etching the first insulating film to form trenches that cross the void in a vertical direction, and forming a second insulating film to fill the trenches; Selectively etching the first insulating film between the trenches in which the second insulating film is buried to form contact holes, and filling the contact hole to form a contact plug connected to a lower semiconductor substrate. It characterized in that it comprises a.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자 및 그의 제조방법을 설명하면 다음과 같다.Hereinafter, a semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 5는 본 발명의 실시예에 따른 반도체 소자의 평면도이고, 도 6a 내지 도 6e는 도 5의 C-C 방향에 따른 반도체 소자의 제조공정 단면도이다.5 is a plan view of a semiconductor device according to an exemplary embodiment of the present invention, and FIGS. 6A to 6E are cross-sectional views illustrating a process of manufacturing a semiconductor device along the C-C direction of FIG. 5.
먼저, 본 발명의 실시예에 따른 반도체 소자는 도 5에 도시된 바와 같이, 활성영역(51)과 필드영역(51a)이 정의된 반도체 기판(56)상에 일방향으로 형성되는 복수개의 워드라인(52)과, 상기 워드라인(52) 양측면에 형성되는 절연막 측벽(53), 상기 워드라인(52)을 포함한 반도체 기판(56)의 전면에 형성되는 갭필막(58)과, 상기 워드라인(52) 사이에 형성된 상기 갭필막(58)에 상기 워드라인(52)과 나란한 방향으로 발생되는 보이드(54)와, 상기 워드라인(52) 및 상기 보이드(54)를 절단하도록 상기 갭필막(58)을 뚫고 그 하부의 필드 산화막(57)에까지 형성되는 보이드 차단막(60)과, 상기 워드라인(52) 사이의 갭필막(58)을 관통하여 그 하부의 활성영역(51)의 반도체 기판(56)에 연결되는 복수개의 스토리지 노드 콘택(55)및 비트 라인 콘택(55a)으로 구성된다.First, as illustrated in FIG. 5, a semiconductor device according to an exemplary embodiment of the present invention may include a plurality of word lines formed in one direction on a semiconductor substrate 56 in which an active region 51 and a field region 51a are defined. 52, a gap insulation layer 58 formed on both sides of the word line 52, a gap fill layer 58 formed on an entire surface of the semiconductor substrate 56 including the word line 52, and the word line 52. Void formed in the direction parallel to the word line 52 and the gap fill film 58 to cut the word line 52 and the void 54 in the gap fill film 58 formed between The semiconductor substrate 56 of the active region 51 under the void blocking layer 60 formed through the hole oxide layer 57 and the gap fill layer 58 between the word line 52 and the lower portion of the active layer 51. And a plurality of storage node contacts 55 and bit line contacts 55a connected to the plurality of storage node contacts 55.
여기에서 상기 보이드 차단막(60)은 이웃하는 상기 스토리지 노드 콘택(55) 사이에 형성된 보이드(54)를 절단하도록 형성되어 상기 보이드(54)에 의하여 서로 통하는 이웃하는 상기 스토리지 노드 콘택(55)간을 절연시킨다.Here, the void blocking layer 60 is formed to cut the void 54 formed between the neighboring storage node contacts 55, and thus the neighboring storage node contacts 55 communicated with each other by the void 54. Insulate.
상기와 같은 본 발명의 실시예에 따른 반도체 소자의 제조방법은 도 6a에 도시된 바와 같이, STI 공정 내지 LOCOS 공정을 이용하여 상기 반도체 기판(56)의 소정 영역에 필드 산화막(57)을 형성하여 활성 영역(51)과 필드영역(51a)을 정의한다.In the method of manufacturing a semiconductor device according to the embodiment of the present invention as described above, as shown in FIG. 6A, the field oxide film 57 is formed in a predetermined region of the semiconductor substrate 56 using the STI process or the LOCOS process. The active area 51 and the field area 51a are defined.
그리고, 도면에는 도시하지 않았지만 상기 반도체 기판(56)상에 게이트 산화막 및 폴리 실리콘을 차례로 형성한 후, 포토 및 식각 공정으로 상기 폴리 실리콘과 게이트 산화막을 선택적으로 제거하여 상기 반도체 기판(56)상에 일방향으로 정렬되는 복수개의 워드라인(52)을 형성한다.Although not shown in the drawings, a gate oxide film and a polysilicon are sequentially formed on the semiconductor substrate 56, and then the polysilicon and the gate oxide film are selectively removed by a photolithography and etching process. A plurality of word lines 52 aligned in one direction are formed.
이어, 상기 워드라인(52)을 포함한 반도체 기판(56)의 전면에 질화막을 증착하고 상기 워드라인(52)의 양측면에 남도록 상기 절연막을 에치백하여 절연막 측벽(53)을 형성한다.Next, a nitride film is deposited on the entire surface of the semiconductor substrate 56 including the word line 52, and the insulating film is etched back so as to remain on both sides of the word line 52 to form an insulating film sidewall 53.
이어, 상기 워드라인(52)을 포함한 반도체 기판(56)의 전면에 산화막을 증착하여 갭필막(58)을 형성한다.Subsequently, an oxide film is deposited on the entire surface of the semiconductor substrate 56 including the word line 52 to form a gap fill layer 58.
이때, 상기 워드라인(52)간의 공간이 매우 좁음으로 인하여 워드라인(52) 사이에 형성되는 갭필막(58)에 상기 워드라인과 동일한 방향으로 보이드(54)가 발생된다.At this time, since the space between the word lines 52 is very narrow, the voids 54 are generated in the gap fill layer 58 formed between the word lines 52 in the same direction as the word lines.
그리고, 도 6b에 도시된 바와 같이 포토 및 식각 공정으로 상기 필드 산화막(57)의 소정부분이 노출되도록 상기 갭필막(58)을 선택적으로 제거하여 상기 보이드(54)를 절단하는 슬릿(Slot) 형태의 복수개의 트랜치(59)를 형성한다.6B, a slit shape for cutting the voids 54 by selectively removing the gap fill layer 58 so as to expose a predetermined portion of the field oxide layer 57 by photo and etching processes. A plurality of trenches 59 are formed.
즉, 상기 트랜치(59)는 필드영역(51a)의 반도체 기판(56) 다시 말해서 필드 산화막(57)이 소정부분 노출되도록 상기 갭필막(58) 및 그 내부의 보이드(54)를 절단하도록 형성되는 것이다.That is, the trench 59 is formed to cut the gap fill film 58 and the void 54 therein so that the semiconductor substrate 56 of the field region 51a, that is, the field oxide film 57 is exposed to a predetermined portion. will be.
그리고, 도 6c에 도시된 바와 같이 상기 트랜치(59)를 포함한 반도체 기판(56)의 전면에 나이트라이드막을 증착하고 상기 트랜치(59) 내부에만 남도록 상기 나이트라이드막을 에치백(Each-Back)하여 보이드 차단막(60)을 형성한다.6C, a nitride film is deposited on the entire surface of the semiconductor substrate 56 including the trench 59, and the nitride film is etched back so that only the inside of the trench 59 remains. The blocking film 60 is formed.
여기에서 상기 보이드 차단막(60)은 나이트라이드막으로 구성되므로 산화막으로 구성된 상기 갭필막(58)과는 상이한 식각비를 갖는다.Since the void blocking layer 60 is formed of a nitride layer, the void blocking layer 60 has an etching ratio different from that of the gap fill layer 58 formed of an oxide layer.
이어, 도 6d에 도시된 바와 같이 포토 및 식각 공정으로 상기 워드라인(52) 사이의 상기 활성영역(51)의 반도체 기판(56)이 소정부분 노출되도록 상기 갭필막(58)을 선택적으로 제거하여 콘택홀(61)을 형성한다.Next, as shown in FIG. 6D, the gap fill layer 58 may be selectively removed to expose a predetermined portion of the semiconductor substrate 56 of the active region 51 between the word lines 52 by photo and etching processes. The contact hole 61 is formed.
그리고, 도 6e에 도시된 바와 같이 상기 콘택홀(61)을 포함한 반도체 기판(56)의 전면에 폴리 실리콘을 증착하고, 상기 콘택홀(61) 내부에만 남도록 상기 폴리 실리콘을 에치백하여 스토리지 노드 콘택(55) 및 비트 라인 콘택(55a)을 형성하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.As illustrated in FIG. 6E, polysilicon is deposited on the entire surface of the semiconductor substrate 56 including the contact hole 61, and the polysilicon is etched back so as to remain only inside the contact hole 61. A 55 and a bit line contact 55a are formed to complete the semiconductor device according to the embodiment of the present invention.
상기와 같은 본 발명의 반도체 소자 및 그의 제조방법은 다음과 같은 효과가 있다.The semiconductor device of the present invention as described above and a manufacturing method thereof have the following effects.
첫째, 상기 폴리 실리콘이 상기 보이드 내부에까지 형성되더라도 보이드가 절연막으로 절단되어 있어서 이웃하는 스토리지 노드 콘택간에 숏트되는 불량을 방지되어 반도체 소자의 수율을 향상시킬 수 있다.First, even when the polysilicon is formed inside the voids, voids are cut by an insulating layer to prevent short circuits between neighboring storage node contacts, thereby improving yield of a semiconductor device.
둘째, 질화막을 스토리지 노드 콘택의 측면에 형성하지 않고 산화에 형성하므로써 스토리지 노드 콘택의 하부면의 임계치수가 증가되어 스토리지 노드 콘택의 면저항을 효과적으로 감소시킬 수 있으므로 반도체 소자의 특성을 향상시킬 수 있다.Second, since the nitride film is formed on the oxide rather than on the side of the storage node contact, the critical dimension of the lower surface of the storage node contact is increased, thereby effectively reducing the sheet resistance of the storage node contact, thereby improving the characteristics of the semiconductor device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041647A KR100344835B1 (en) | 2000-07-20 | 2000-07-20 | Semiconductor Device and Method for the Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000041647A KR100344835B1 (en) | 2000-07-20 | 2000-07-20 | Semiconductor Device and Method for the Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020008469A KR20020008469A (en) | 2002-01-31 |
| KR100344835B1 true KR100344835B1 (en) | 2002-07-20 |
Family
ID=19678975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000041647A KR100344835B1 (en) | 2000-07-20 | 2000-07-20 | Semiconductor Device and Method for the Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100344835B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039089A (en) * | 2017-04-14 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | Defect inspection method, durability test method and the manufacture method of flash memory |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100745063B1 (en) * | 2001-06-30 | 2007-08-01 | 주식회사 하이닉스반도체 | Method for fabricating a landing plug of semiconductor device |
| KR100756807B1 (en) * | 2006-05-08 | 2007-09-07 | 주식회사 하이닉스반도체 | Method for manufacturing semiconductor device |
| KR100764409B1 (en) | 2006-05-30 | 2007-10-05 | 주식회사 하이닉스반도체 | Semiconductor device and method for manufacturing of the same |
| US11538862B2 (en) | 2020-06-18 | 2022-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional memory device and manufacturing method thereof |
-
2000
- 2000-07-20 KR KR1020000041647A patent/KR100344835B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039089A (en) * | 2017-04-14 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | Defect inspection method, durability test method and the manufacture method of flash memory |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020008469A (en) | 2002-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093125B2 (en) | Manufacturing method of capacitor in semiconductor device | |
| US8975173B2 (en) | Semiconductor device with buried gate and method for fabricating the same | |
| US6548394B1 (en) | Method of forming contact plugs | |
| KR100557994B1 (en) | A Semiconductor Device Having A Buried And Enlarged Contact Hole And Fabrication Method Thereof | |
| US7411240B2 (en) | Integrated circuits including spacers that extend beneath a conductive line | |
| JP2004015053A (en) | Integrated circuit and its manufacturing method | |
| KR20040000018A (en) | Method for fabricating semiconductor devices by forming damascene interconnections | |
| US20150214234A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20000015464A (en) | Method for forming a self-aligned contact of a semiconductor device | |
| KR20000003872A (en) | Method for forming a contact hole of semiconductor devices | |
| KR101406225B1 (en) | Method of fabricating a semiconductor device | |
| KR100344835B1 (en) | Semiconductor Device and Method for the Same | |
| US6903022B2 (en) | Method of forming contact hole | |
| KR100285698B1 (en) | Manufacturing method of semiconductor device | |
| KR100905830B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR20130022957A (en) | Bit line in semiconductor device and method for fabricating the same | |
| CN212085005U (en) | Semiconductor device with a plurality of semiconductor chips | |
| KR20080000269A (en) | Method of forming a contact plug in a semiconductor device | |
| KR100379507B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR20010054870A (en) | Method of forming self-aligned contact structure in semiconductor device | |
| KR100293715B1 (en) | Manufacturing method of highly integrated semiconductor memory device | |
| KR100583099B1 (en) | A method for forming a metal line of a semiconductor device | |
| KR100349345B1 (en) | Bit line in a semiconductor device and fabricating method thereof | |
| KR20220116927A (en) | Semiconductor devices | |
| KR20020049373A (en) | Method for Fabricating of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |