KR100339490B1 - 반도체 장치의 와이어 본딩방법 - Google Patents

반도체 장치의 와이어 본딩방법 Download PDF

Info

Publication number
KR100339490B1
KR100339490B1 KR10-1998-0054999A KR19980054999A KR100339490B1 KR 100339490 B1 KR100339490 B1 KR 100339490B1 KR 19980054999 A KR19980054999 A KR 19980054999A KR 100339490 B1 KR100339490 B1 KR 100339490B1
Authority
KR
South Korea
Prior art keywords
bonding
wire
ball
state
bonded
Prior art date
Application number
KR10-1998-0054999A
Other languages
English (en)
Other versions
KR20000039609A (ko
Inventor
김송학
문명수
이승호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-1998-0054999A priority Critical patent/KR100339490B1/ko
Publication of KR20000039609A publication Critical patent/KR20000039609A/ko
Application granted granted Critical
Publication of KR100339490B1 publication Critical patent/KR100339490B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치의 와이어 본딩방법에 관한 것으로써, 와이어의 끝단에 전기방전봉으로 전기적인 방전을 시켜 볼을 형성한 후, 퍼스트 본딩을 한 다음에, 세컨드 본딩될 위치의 와이어 중간부분에 전기방전봉으로 미리 볼을 형성하고, 이 상태에서 와이어 루프를 형성하면서 세컨드 본딩될 위치로 이동시켜서 상기 와이어 중간부분에 형성된 볼을 세컨드 본딩하도록 된 것이다.

Description

반도체 장치의 와이어 본딩방법
본 발명은 반도체 장치의 와이어 본딩방법에 관한 것으로써, 더욱 상세하게는 퍼스트 본딩은 와이어의 끝단을 방전시켜 볼을 형성한 상태에서 하고, 세컨드 본딩은 와이어의 중간부분을 방전시켜 와이어의 중간에 미리 볼을 형성한 상태로 본딩을 함으로서, 퍼스트 본딩과 세컨드 본딩 모두 볼 본딩이 되도록 한 것이다.
일반적으로 반도체 장치는 여러 단계의 공정(원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 몰딩공정, 마킹공정 등)을 거쳐 반도체 장치의 제품으로 완성된다.
상기에 있어서, 와이어 본딩공정은 전자회로가 집적되어 있는 반도체칩에서 신호를 인출하기 위하여 상기 반도체칩의 패드와 자재(리드프레임, 인쇄회로기판, 회로가 형성되어 있는 써킷테이프 등)를 와이어로 연결하는 공정이다.
이러한 와이어 본딩공정은 도 1a 내지 도 1m에 도시된 바와 같은 순서에 의해서 행해지는 것으로, 도면에 의해 설명하면 다음과 같다.
도 1a는 와이어 본딩시 제일 먼저 시작되는 동작으로서, 와이어(1)의 끝단에 전기방전봉(2)으로 약 2-5KV의 전기적인 방전을 하여 볼(11)을 형성시킨다. 이때, 볼(11)은 캐피러리(3) 팁(Tip)에서 볼(11) 한 개 크기만큼 캐피러리 팁으로부터 떨어져 있는 상태이며, 캐피러리(3)는 초기 상태이다.
도 1b와 도 1c는 캐피러리(3)가 본딩될 위치로 이동하는 상태이고, 이때 와이어 클램프(4)에 의해 만들어진 볼(11)은 캐피러리 팁의 챔퍼(Chamfer) 부분에 밀착된 상태이다.
도 1d는 캐피러리 챔퍼에 밀착된 볼(11)이 본딩위치에 밀착됨과 동시에, 캐피러리(3)로 본딩 에너지(US Power, Bond Force, Bond Time)가 전달되어 지고, 그것에 의해 본딩 위치에 퍼스트 본딩(1st bond)되는 상태이다. 즉, 반도체칩의 패드에 볼 본딩되는 것으로 볼 수 있다.
도 1e는 퍼스트 본딩이 완료된 후, 와이어의 루핑(Looping)이 시작되는 것으로서, 이때 와이어 클램프(4)가 열리고, 캐피러리(3)가 킹크 하이트(kink height) 까지 움직인 상태이다.
도 1f와 도 1g는 와이어의 루프를 형성하는 상태를 나타낸 것으로, 와이어루프의 길이 만큼 와이어(1)를 피드(feed)시키고, 이 피드된 와이어(1)에 역시 루핑에 관한 파라미터(parameter)에 따라 와이어가 변형(deformation)되면서 와이어 루프를 형성하는 상태이다.
도 1h는 와이어의 루프를 형성시키기 위해 변형된 와이어(1)를 캐피러리(3)가 끌고서 세컨드 본딩(2nd bond)이 될 위치로 이동한 상태이다.
도 1i는 세컨드 본딩될 위치로 이동한 상태에서 상기 캐피러리(3)가 하강되어 세컨드 본딩 위치로 밀착된 상태이다.
도 1j는 세컨드 본딩 위치로 밀착된 상태에서 캐피러리(3)에 세컨드 본딩 파라미터(parameter)에 의해 세컨드 본딩이 실시되는 상태이다.
도 1k는 세컨드 본딩 후에 와이어 클램프가 열린상태에서 다음 본딩을 위하여 적당량의 테일(Tail)을 뽑아준 상태를 나타낸 도면이다. 또한, 이 상태에서 열려진 클램프(4)는 닫히고, 스태치 본드(stitch bond)로부터 테일을 분리할 준비를 한다.
도 1l는 클램프가 닫힌 상태에서 와이어를 끊어준 상태이고, 캐피러리는 다음 리셋 위치로 이동한다.
도 1m은 다음 퍼스트 본딩(1st bond)을 위하여 전기방전봉(2)으로 2-5KV의 전압을 방전시켜 볼(11)을 형성하는 상태를 나타낸 도면이다. 이와 같이 볼(11)을 형성하면 도 1a의 상태가 된다.
상기와 같은 본딩방법에 의해 형성된 본딩상태는 도 2a와 도2b에 도시된 바와 같이 형성된다. 즉, 도 2a는 퍼스트 본딩되는 상태를 도시한 것이고, 도 2b는세컨드 본딩된 상태를 도시한 것이다.
또한, 전술한 바와 같은 순서에 의해 진행되는 와이어 본딩은, 반도체칩의 패드와 자재를 와이어로 연결하기 위한 와이어 본딩 방법의 순서이다. 즉, 와이어 본딩시에 있어서, 반도체칩의 패드에 본딩되는 퍼스트 본딩시에는 볼 본딩을 하고, 자재에 본딩되는 세컨드 본딩시에는 스태치 본딩하는 것으로, 상기 스태치 본딩이 많은 문제점이 있다. 즉, 상기 스테치 본딩은 본딩시에 가해지는 하중에 의해 자재에 손상을 입힐 수 있음은 물론, 본딩력이 떨어지고, 인접된 곳에는 본딩을 할 수 없는 단점이 있다.
즉, 최근에는 반도체 장치의 크기가 점점 소형화됨에 따라 와이어 본딩되는 인접된 리드와 리드의 사이가 점차적으로 좁아지게 되고, 따라서 이와 같이 리드의 간격이 좁아지면 스태치 본딩은 할 수 없음은 당연하다.
또한, 와이어 본딩공정으로서, 반도체칩과 자재를 연결하기 위하여 와이어로 본딩하는 것 이외에도, 반도체칩과 반도체칩을 와이어로 연결하는 경우도 있다. 이러한 경우에는 퍼스트 본딩도 반도체칩의 패드에 하여야 되고, 세컨드 본딩도 반도체칩의 패드에 하여야 된다.
따라서, 세컨드 본딩시에 스태치 본딩을 하는 것은 거의 불가능하다. 즉, 상기 반도체칩의 패드위에 스태치 본딩을 하게 되면, 반도체칩의 패드가 손상을 입게되어 불량으로 처리됨으로서, 세컨드 본딩시에도 볼 본딩을 하여야 된다.
이와 같이 세컨드 본딩시에도 볼 본딩을 하기 위하여 사용되어지는 와이어 본딩 방법은, 먼저 세컨드 본딩될 반도체칩 패드위에 볼을 형성한 다음 와이어를끊어주고, 이 상태에서 퍼스트 본딩을 할 반도체칩의 패드로 이동하여 볼 본딩에 의한 퍼스트 본딩을 하고 난 다음에, 상기 볼이 형성된 반도체칩의 패드로 와이어 루프를 형성하면서 이동되어 먼저 형성된 볼 위에 그대로 본딩을 함으로서 세컨드 본딩을 한다.
그러나, 이러한 본딩방법은 세컨드 본딩 위치에 미리 볼 공정이 추가되고, 즉 먼저 두 번째 본딩될 위치에 볼을 형성시켜서 끊어 놓음으로써, 공정이 추가되는 문제점이 있다. 또한, 상기 볼 위에 다시 볼을 형성하여 본딩함으로서 본딩력이 약하되는 단점도 있다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 반도체 장치의 와이어 본딩시에 퍼스트 본딩이 완료된 상태에서 와이어의 중간부분에 전기방전봉으로 미리 볼을 형성하여 세컨드 본딩을 함으로서, 세컨드 본딩시에도 볼 본딩을 할 수 있어 본딩력을 향상시키고, 작업성을 증대시킬 수 있는 반도체 장치의 와이어 본딩방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명의 와이어 본딩방법은, 와이어의 끝단에 전기방전봉으로 전기적인 방전을 시켜 볼을 형성한 후, 퍼스트 본딩을 한 다음에, 세컨드 본딩될 위치의 와이어 중간부분에 전기방전봉으로 미리 볼을 형성하고, 이 상태에서 와이어 루프를 형성하면서 세컨드 본딩될 위치로 이동시켜서 상기 와이어 중간부분에 형성된 볼을 세컨드 본딩하도록 된 것이다.
도 1a 내지 도 1m은 종래의 와이어 본딩방법을 나타낸 순서도
도 2a와 도 2b는 종래의 와이어 본딩방법에 의해 형성된 볼의 상태를 설명하는 도면
도 3a 내지 도 3o는 본 발명에 따른 와이어 본딩방법을 나타낸 순서도
도 4a 내지 도 4b는 본 발명에 따른 와이어 본딩방법에 의해 형성된 볼의 상태를 설명하는 도면
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3o는 본 발명에 따른 와이어 본딩방법을 나타낸 순서도이다. 도시된 바와 같이 도 3a는 와이어 본딩시 제일 먼저 시작되는 동작으로서, 와이어(1)의 끝단에 전기방전봉(2)으로 약 2-5KV의 전기적인 방전을 하여 볼(11)을 형성시킨다. 이때, 볼(11)은 캐피러리(3) 팁(Tip)에서 볼(11) 한 개 크기만큼 캐피러리 팁으로부터 떨어져 있는 상태이며, 캐피러리(3)는 초기 상태이다.
도 3b와 도 3c는 캐피러리(3)가 본딩될 위치로 이동하는 상태이고, 이때 와이어 클램프(4)에 의해 만들어진 볼(11)은 캐피러리 팁의 챔퍼(Chamfer) 부분에 밀착된다.
도 3d는 캐피러리 챔퍼에 밀착된 볼(11)이 본딩위치에 밀착됨과 동시에, 캐피러리(3)로 본딩 에너지(US Power, Bond Force, Bond Time)가 전달되어 지고, 그것에 의해 본딩 위치에 퍼스트 본딩(1st bond)된다. 즉, 반도체칩의 패드에 볼 본딩되는 것으로 볼 수 있다.
도 3e는 퍼스트 본딩이 완료된 후, 와이어의 루핑(Looping)이 시작되는 것으로서, 이때 와이어 클램프(4)가 열리고, 캐피러리(3)가 킹크 하이트(kink height) 까지 움직인 상태를 알 수 있다.
도 3f와 도 3g는 와이어의 루프를 형성하는 상태를 나타낸 것으로, 와이어 루프의 길이 만큼 와이어(1)를 피드(feed)시키는 상태를 나타낸 도면이다.
도 3h는 본 발명의 핵심인 와이어의 중간부분에 전기방전봉(2)으로 전기적인 방전을 시키는 상태를 나타낸 것이고, 도 3i는 와이어의 중간부분에 볼(12)이 형성된 상태를 나타낸 도면이다. 이때, 전기방전봉(2)에 의해 와이어의 중간부분에 형성되는 볼(12)의 위치는 세컨드 본딩될 위치에 형성됨을 알 수 있다.
도 3j는 와이어의 중간부분에 볼(12)이 형성된 상태에서 와이어의 루프를 형성시키면서 와이어(1)를 캐피러리(3)가 끌고서 세컨드 본딩(2nd bond)이 될 위치로 이동한 상태를 나타낸 도면이다.
도 3k는 세컨드 본딩될 위치로 이동한 상태에서 상기 캐피러리(3)가 하강되어 세컨드 본딩 위치로 밀착되는 상태를 나타낸 도면이다.
도 3l은 세컨드 본딩 위치로 밀착된 상태에서 캐피러리(3)기 일측으로 약간 이동되고, 이 상태로 세컨드 본딩 파라미터(parameter)에 의해 세컨드 본딩이 실시되는 상태이다.
도 3m은 세컨드 본딩 후에 적당량의 테일(Tail)을 뽑아준 상태를 나타낸 도면이다. 또한, 이 상태에서 테일을 분리할 준비를 한다.
도 3n은 클램프가 닫힌 상태에서 와이어를 끊어준 상태이고, 캐피러리는 다음 리셋 위치로 이동한다.
도 3o는 다음 퍼스트 본딩(1st bond)을 위하여 전기방전봉(2)으로 2-5KV의 전압을 방전시켜 볼(11)을 형성한다. 이와 같이 볼(11)을 형성하면 도 3a의 상태가 된다.
상기와 같은 본딩방법에 의해 형성된 본딩상태는 도 4a 내지 도 4c에 도시된 바와 같이 형성된다. 즉, 도 4a는 퍼스트 본딩후에 와이어의 중간부분에 전기방전봉(2)으로 전기적인 방전을 일으키는 상태를 나타낸 것이고, 도 4b는 와이어의 중간부분에 전기적인 방적을 하여 볼(12)을 형성시킨 상태를 나타낸 도면이다. 그리고, 도 4c는 와이어의 중간부분에 볼을 형성하고, 이러한 볼을 세컨드 본딩한 상태를 나타낸 도면으로서, 볼 본딩이 되어 있음을 알 수 있다.
또한, 전술한 바와 같은 순서에 의해 진행되는 와이어 본딩은, 와이어 본딩시에 있어서, 반도체칩의 패드에 본딩되는 퍼스트 본딩시에는 볼 본딩을 하고, 자재에 본딩되는 세컨드 본딩시에도 볼 본딩하는 것이다.
이와 같이 볼 본딩에 의한 세컨드 본딩을 하기 위해서는 와이어(1)의 중간부분에 볼을 형성하는 것이 가장 중요한 핵심이고, 이와 같이 와이어의 중간부분에 볼을 형성하여 세컨드 본딩시에도 볼 본딩을 함으로서, 자재에 손상을 입힐 염려가 없음으로 자재를 보호할 수 있음은 물론, 본딩력을 향상시킬 수 있다.
또한, 최근의 추세에 따라 소형된 반도체 장치에 용이하게 와이어 본딩을 할 수 있다. 즉, 반도체 장치의 소형화에 따른 와이어 본딩시에 인접된 리드와 리드의 사이가 좁아지더라도, 용이하게 본딩을 할 수 있는 이점이 있다.
이상의 설명에서와 같이 본 발명에 의한 반도체 장치의 와이어 본딩방법에 의하면, 반도체 장치의 와이어 본딩시에 퍼스트 본딩이 완료된 상태에서 와이어의 중간부분에 미리 볼을 형성하여 세컨드 본딩을 함으로서, 세컨드 본딩시에도 볼 본딩을 할 수 있어 본딩력을 향상시키고, 작업성을 증대시킬 수 있는 효과가 있다.

Claims (1)

  1. 와이어의 끝단에 전기방전봉으로 전기적인 방전을 시켜 볼을 형성한 후, 퍼스트 본딩을 한 다음에, 세컨드 본딩될 위치의 와이어 중간부분에 전기방전봉으로 미리 볼을 형성하고, 이 상태에서 와이어 루프를 형성하면서 세컨드 본딩될 위치로 이동시켜서 상기 와이어 중간부분에 형성된 볼을 세컨드 본딩하도록 된 것을 특징으로 하는 반도체 장치의 와이어 본딩방법.
KR10-1998-0054999A 1998-12-15 1998-12-15 반도체 장치의 와이어 본딩방법 KR100339490B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0054999A KR100339490B1 (ko) 1998-12-15 1998-12-15 반도체 장치의 와이어 본딩방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0054999A KR100339490B1 (ko) 1998-12-15 1998-12-15 반도체 장치의 와이어 본딩방법

Publications (2)

Publication Number Publication Date
KR20000039609A KR20000039609A (ko) 2000-07-05
KR100339490B1 true KR100339490B1 (ko) 2003-07-16

Family

ID=19562833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0054999A KR100339490B1 (ko) 1998-12-15 1998-12-15 반도체 장치의 와이어 본딩방법

Country Status (1)

Country Link
KR (1) KR100339490B1 (ko)

Also Published As

Publication number Publication date
KR20000039609A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
US6687988B1 (en) Method for forming pin-form wires and the like
US5574311A (en) Device having pins formed of hardened mixture of conductive metal particle and resin
US6581283B2 (en) Method for forming pin-form wires and the like
US5891745A (en) Test and tear-away bond pad design
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
US20070029367A1 (en) Semiconductor device
US6215174B1 (en) Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame
US6544814B1 (en) Method of manufacturing a packaged semiconductor device, and a semiconductor device manufactured thereby
JP3741184B2 (ja) 半導体装置
KR100214165B1 (ko) 피복 와이어의 와이어 본딩장치 및 그 방법
JP3297387B2 (ja) 半導体装置の製造方法
JP2001345342A (ja) 半導体素子接続用金線
KR100339490B1 (ko) 반도체 장치의 와이어 본딩방법
US5776786A (en) Method for wire-bonding a covered wire
KR930010084B1 (ko) 반도체장치
US5723364A (en) Method for wire-bonding a covered wire
JPH02310955A (ja) リードフレーム及びこれを用いた半導体装置
KR100610943B1 (ko) 반도체 장치의 와이어 본딩방법
KR200185996Y1 (ko) 반도체 패키지 제조용 와이어 본딩 장비의 전기방전봉
KR19980057886A (ko) 인덱스 핑거를 갖는 리드 성형 장치
CN116936491A (zh) 包括键合覆盖物的半导体器件
KR100621990B1 (ko) 반도체 패키지 및 그 제조 방법
JP3306221B2 (ja) 半導体装置の製造方法
JP2894344B1 (ja) ワイヤボンディング方法
JP2954561B2 (ja) リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140515

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160512

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170511

Year of fee payment: 16

EXPY Expiration of term