KR100339421B1 - 반도체 메모리소자의 셀 어레이 - Google Patents
반도체 메모리소자의 셀 어레이 Download PDFInfo
- Publication number
- KR100339421B1 KR100339421B1 KR1019990054155A KR19990054155A KR100339421B1 KR 100339421 B1 KR100339421 B1 KR 100339421B1 KR 1019990054155 A KR1019990054155 A KR 1019990054155A KR 19990054155 A KR19990054155 A KR 19990054155A KR 100339421 B1 KR100339421 B1 KR 100339421B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor memory
- memory device
- memory devices
- cell array
- devices arranged
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
Abstract
반도체 메모리소자를 집적화 시킬 수 있으며, 번지 접속을 별도로 하여 동작 속도를 증가시킬 수 있는 반도체 메모리소자의 셀 어레이를 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 반도체 메모리소자의 셀 어레이는 매트릭스 형태로 배열된 복수개의 반도체 메모리소자들, 일방향을 갖도록 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 게이트에 연결된 복수개의 워드라인들, 상기 워드라인과 직교하는 방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 드레인에 연결된 복수개의 비트라인들, 상기 워드라인과 상기 비트라인에 사선방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 소오스에 연결된 복수개의 제어라인들을 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 반도체 메모리소자에 대한 것으로, 특히 반도체 메모리소자를 집적화 시킬 수 있으며, 번지 접속을 별도로 하여 동작 속도를 증가시킬 수 있는 반도체 메모리소자의 셀 어레이에 관한 것이다.
첨부 도면을 참조하여 종래 반도체 메모리소자의 셀 어레이에 대하여 설명하면 다음과 같다.
도 1은 종래에 따른 플래쉬 메모리소자의 셀 어레이도이고, 도 2는 종래에 따른 비휘발성 강유전체 메모리소자의 셀 어레이도이며, 도 3은 종래에 따른EEPROM(Electrically Erasable Programmable ROM)의 셀 어레이도이다.
종래 플래쉬 메모리소자의 셀 어레이도는 도 1에 도시한 바와 같이 플로팅게이트와 컨트롤게이트와 소오스,드레인이 단위 플래쉬 메모리소자(이하, 플래쉬 메모리소자라 지칭함)를 이루며, 복수개의 플래쉬 메모리소자들은 매트릭스 모양으로 정렬되어 있다.
그리고 일방향을 이루도록 복수개의 라인으로 정렬된 복수개의 플래쉬 메모리소자의 컨트롤게이트에는 각각 워드라인(W/L1∼W/Ln)이 연결되어 있고 복수개의 워드라인을 제어하는 워드라인 디코더가 있다.
그리고 상기 워드라인과 직교하는 방향으로 복수개의 라인으로 정렬된 플래쉬 메모리소자의 드레인에는 비트라인과 센스앰프가 연결되어 있다.
그리고 상기 매트릭스 모양으로 정렬된 복수개의 각 플래쉬 메모리소자의 각 소오스들은 제어회로에 공통으로 연결되어 있다.
상기와 같은 플래쉬 메모리소자의 어레이는 각 플래쉬 메모리소자의 소오스가 공통으로 연결되어 있으므로 읽기/쓰기 동작을 개별적으로 행할 수 없고, 소오스가 공통 연결되어 있는 블록단위로 플래쉬 메모리소자를 한꺼번에 지운후에 읽기/쓰기 동작을 하여야 한다.
다음에 종래 비휘발성 강유전체 메모리소자의 셀어레이도는 도 2에 도시한 바와 같이 단위 메모리소자가 플래쉬 메모리소자에서 비휘발성 강유전체 메모리소자로 바뀐 것으로써, 각 게이트에 워드라인이 연결되고 드레인에 비트라인이 연결되며, 강유전체 커패시터의 플레이트노드가 도 1의 소오스와 같이 하나의 제어회로의 제어를 받도록 공통 연결되어 있다.
다음에 종래에 따른 EEPROM(Electrically Erasable Programmable ROM)의 셀 어레이도는 도 3에 도시한 바와 같이 단위 메모리소자의 구성이 플로팅게이트와 컨트롤게이트와 소오스/드레인과 선택게이트로 구성되며, 각 단위 메모리소자의 컨트롤게이트는 각각의 워드라인에 연결되어 있고, 소오스는 공통 접지되어 있고, 드레인은 선택게이트의 소오스에 연결되어 있으며, 선택게이트의 드레인은 각 비트라인에 연결되어 있다.
상기와 같은 종래 반도체 메모리소자의 셀 어레이는 다음과 같은 문제가 있다.
첫째, 플래쉬 메모리소자의 셀어레이도는 메모리소자를 개별적으로 지우고 쓸수 없고, 또한 블록단위로 한꺼번에 지운후에 쓰기동작을 해야하므로 동작속도가 떨어진다.
둘째, EEPROM의 셀어레이도는 각 메모리소자를 선택하기 위한 선택게이트를 각각 더 구비해야 하므로 집적도가 떨어진다.
셋째, 비휘발성 강유전체 메모리소자의 셀어레이도에서 읽고/쓰기 동작을 할 때 커패시터의 플레이트노드의 전압이 모든 블록 또는 같은 워드라인에 이어진 커패시터 전부에 공통으로 걸리기 때문에 기생 커패시턴스가 커져서 커패시터의 동작속도가 늦어지고 또한 자발 분극 크기가 시간에 따라 줄어들게 되는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 반도체메모리소자를 집적화 시킬 수 있으며, 번지 접속을 별도로 하여 동작 속도를 증가시킬 수 있는 반도체 메모리소자의 셀 어레이를 제공하는데 그 목적이 있다.
도 1은 종래에 따른 플래쉬 메모리소자의 셀 어레이도
도 2는 종래에 따른 비휘발성 강유전체 메모리소자의 셀 어레이도
도 3은 종래에 따른 EEPROM(Electrically Erasable Programmable ROM)의 셀 어레이도
도 4는 본 발명의 실시예에 따른 반도체 메모리소자의 셀 어레이도
상기와 같은 목적을 달성하기 위한 본 발명 반도체 메모리소자의 셀 어레이는 매트릭스 형태로 배열된 복수개의 반도체 메모리소자들, 일방향을 갖도록 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 게이트에 연결된 복수개의 워드라인들, 상기 워드라인과 직교하는 방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 드레인에 연결된 복수개의 비트라인들, 상기 워드라인과 상기 비트라인에 사선방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 소오스에 연결된 복수개의 제어라인들을 포함하여 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 메모리소자의 셀 어레이에 대하여 설명하면 다음과 같다.
도 4는 본 발명의 실시예에 따른 반도체 메모리소자의 셀 어레이도이다.
본 발명 반도체 메모리소자의 셀 어레이는 도 4에 도시한 바와 같이 매트릭스 형태로 배열된 복수개의 반도체 메모리소자들(C11∼C1n, C21∼C2n,…,Cn1∼Cnn)이 있고, 일방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 게이트단에 연결된 복수개의 워드라인들(W/L1∼W/Ln)이 있고, 상기 워드라인들과 직교하는 방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 드레인에 연결된 복수개의 비트라인들(B/L1∼B/Ln)이 있고, 상기 각 워드라인 및 비트라인에 사선방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 소오스에 연결된 복수개의 제어라인들(C1∼Cn)로 구성되었다.
상기에서 각 반도체 메모리소자는 플로팅게이트와 컨트롤게이트로 구성된 EEPROM(Electrically Erasable Programmable ROM), 플래쉬 메모리소자, MFMIS(Metal Ferroelectric Metal Insulator Silicon)형의 전계효과트랜지스터 메모리소자와 같은 모스 트랜지스터형의 메모리소자나, 강유전체 커패시터로 구성된 비휘발성 강유전체 메모리소자 중 어느 것으로도 구성할 수 있다.
상기와 같은 구성을 갖는 각 반도체 메모리소자는 워드라인과 비트라인과 제어라인에 각각 게이트와 드레인과 소오스(커패시터의 플레이트전극)가 연결되어 있으므로 이 세 라인(워드라인,비트라인,제어라인)에 인가하는 전압만을 바꾸어서 읽기동작과 쓰기동작을 개별적으로 진행한다.
상기와 같은 본 발명 반도체 메모리소자의 셀 어레이는 다음과 같은 효과가 있다.
첫째, 워드라인과 비트라인에 사선방향으로 정렬된 제어라인을 구성하고, 이 세 개의 라인에 걸리는 전압을 제어하여서 번지접속을 별도로 할 수 있으므로 읽기와 쓰기 동작을 개별적으로 행할 수 있다. 이에 따라서 동작속도를 향상시킬 수 있다.
둘째, 반도체 메모리소자를 EEPROM으로 구성할 경우에 별도의 선택게이트가 필요하지 않으므로 집적도를 향상시킬 수 있다.
Claims (2)
- 매트릭스 형태로 배열된 복수개의 반도체 메모리소자들,일방향을 갖도록 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 게이트에 연결된 복수개의 워드라인들,상기 워드라인과 직교하는 방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 드레인에 연결된 복수개의 비트라인들,상기 워드라인과 상기 비트라인에 사선방향으로 복수개 정렬된 상기 복수개의 반도체 메모리소자들의 각 소오스에 연결된 복수개의 제어라인들을 포함하여 구성됨을 특징으로 하는 반도체 메모리소자의 셀 어레이.
- 제 1 항에 있어서, 상기 반도체 메모리소자는 EEPROM(Electrically Erasable Programmable ROM), 플래쉬 메모리소자, MFMIS(Metal Ferroelectric Metal Insulator Silicon)형 전계효과트랜지스터 메모리소자, 비휘발성 강유전체 메모리소자중 어느 하나로 구성할 수 있음을 특징으로 하는 반도체 메모리소자의 셀 어레이.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054155A KR100339421B1 (ko) | 1999-12-01 | 1999-12-01 | 반도체 메모리소자의 셀 어레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054155A KR100339421B1 (ko) | 1999-12-01 | 1999-12-01 | 반도체 메모리소자의 셀 어레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010053688A KR20010053688A (ko) | 2001-07-02 |
| KR100339421B1 true KR100339421B1 (ko) | 2002-05-31 |
Family
ID=19622950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054155A KR100339421B1 (ko) | 1999-12-01 | 1999-12-01 | 반도체 메모리소자의 셀 어레이 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100339421B1 (ko) |
-
1999
- 1999-12-01 KR KR1019990054155A patent/KR100339421B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010053688A (ko) | 2001-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6122531B1 (ja) | バイト消去動作を実行することができるメモリアレイ | |
| US5097152A (en) | Buffer circuit used in a semiconductor device operating by different supply potentials and method of operating the same | |
| KR100331563B1 (ko) | 낸드형 플래쉬 메모리소자 및 그 구동방법 | |
| US6108240A (en) | Implementation of EEPROM using intermediate gate voltage to avoid disturb conditions | |
| US5663917A (en) | Semiconductor circuit having MOS circuit for use in strong electric field | |
| US6781867B2 (en) | Embedded ROM device using substrate leakage | |
| US5121353A (en) | Ferroelectric capacitor memory circuit MOS setting and transmission transistor | |
| US4543647A (en) | Electrically programmable non-volatile semiconductor memory device | |
| US20090316466A1 (en) | Method, apparatus and system, providing a one-time programmable memory device | |
| KR100520016B1 (ko) | 강유전체 반도체 메모리 | |
| US5406516A (en) | Semiconductor memory device | |
| US5576993A (en) | Flash memory array with self-limiting erase | |
| US7218547B2 (en) | ROM embedded DRAM with anti-fuse programming | |
| US4597064A (en) | Electrically programmable memory matrix | |
| US5777925A (en) | Semiconductor non-volatile memory device | |
| US6512694B2 (en) | NAND stack EEPROM with random programming capability | |
| US4782466A (en) | Programmable semiconductor read only memory device | |
| KR20030009294A (ko) | Ｅｅｐｒｏｍ 응용을 위한 1-트랜지스터 셀 | |
| US5978263A (en) | Negative voltage switch architecture for a nonvolatile memory | |
| US5623440A (en) | Multiple-bit random access memory cell | |
| US4751678A (en) | Erase circuit for CMOS EEPROM | |
| KR100339421B1 (ko) | 반도체 메모리소자의 셀 어레이 | |
| US6859391B1 (en) | EEPROM architecture and programming protocol | |
| KR20040068225A (ko) | 반밀도 롬 내장형 디램 | |
| WO1997022971A9 (en) | A negative voltage switch architecture for a nonvolatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |