KR100338937B1 - Manufacturing method for isolation in semiconductor device - Google Patents
Manufacturing method for isolation in semiconductor device Download PDFInfo
- Publication number
- KR100338937B1 KR100338937B1 KR1019990049656A KR19990049656A KR100338937B1 KR 100338937 B1 KR100338937 B1 KR 100338937B1 KR 1019990049656 A KR1019990049656 A KR 1019990049656A KR 19990049656 A KR19990049656 A KR 19990049656A KR 100338937 B1 KR100338937 B1 KR 100338937B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- forming
- polysilicon
- nitride film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000002955 isolation Methods 0.000 title claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000000926 separation method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000005498 polishing Methods 0.000 claims abstract description 14
- 239000000126 substance Substances 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000005530 etching Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Abstract
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 종래 반도체 장치의 분리구조 제조방법은 분리구조의 상부면을 평탄하게 형성하기 위해 상대적으로 넓은 면적을 갖는 트랜치의 상부에 위치하는 산화막의 상부에 그 산화막이 과도식각되는 것을 방지하는 질화막 패턴을 형성함으로써, 그 질화막 패턴의 형성을 위한 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부에 패드산화막, 질화막이 적층된 하드마스크를 이용하여 트랜치를 형성하는 트랜치형성단계와; 상기 하드마스크와 트랜치의 상부전면에 산화막과 다결정실리콘을 순차적으로 증착하는 분리구조 물질증착단계와; 산화막에 대한 다결정실리콘의 선택비가 높은 고선택비의 연마제를 이용하는 화학적 기계적 연마법으로 상기 다결정실리콘을 평탄화함과 아울러 상기 산화막의 일부를 평탄화하여 상기 트랜치에 위치하는 분리구조를 형성하는 제1평탄화단계와; 터치 연마를 통해 상기 산화막 중 제거되지 않은 산화막을 제거함과 아울러 상기 트랜치 내에 위치하는 분리구조의 상부를 평탄화하는 제2평탄화단계로 구성되어 마스크 사용의 증가없이 상부면이 평탄한 분리구조를 형성하여 제조비용을 절감하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a separation structure of a semiconductor device, and a method of manufacturing a separation structure of a conventional semiconductor device is provided on an upper portion of an oxide film located on an upper portion of a trench having a relatively large area so as to form an upper surface of the isolation structure. By forming a nitride film pattern which prevents the oxide film from being excessively etched, there is a problem that the manufacturing cost for forming the nitride film pattern is increased. In view of the above problems, the present invention includes a trench forming step of forming a trench using a hard mask in which a pad oxide film and a nitride film are stacked on the substrate; A deposition material deposition step of sequentially depositing an oxide film and polysilicon on the upper surface of the hard mask and the trench; A first planarization step of planarizing the polysilicon and forming a separation structure located in the trench by planarizing the polysilicon by a chemical mechanical polishing method using a high selectivity abrasive having a high selectivity of polysilicon to an oxide film Wow; It is composed of a second planarization step of removing the oxide film not removed from the oxide film through the touch polishing and flattening the upper part of the isolation structure located in the trench, thereby forming a separation structure with a flat top surface without increasing the use of a mask. It is effective to reduce the cost.
Description
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 특히 얕은 트랜치형 분리구조의 제조에서 사용하는 화학적 기계적 연마방법이 그 트랜치의 간격 및 크기에 따라 상이한 평탄성을 갖는 것을 방지하여 모든 종류의 밀도를 갖는 트랜치에 분리구조를 형성할때에 그 분리구조의 평탄성을 우수하게 할 수 있는 반도체 장치의 분리구조 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a separation structure of a semiconductor device. In particular, the chemical mechanical polishing method used in the manufacture of a shallow trench type separation structure is prevented from having different flatness according to the gap spacing and size of the trench, thereby reducing all kinds of density. The present invention relates to a method for manufacturing a separation structure of a semiconductor device that can provide excellent flatness of the isolation structure when forming the isolation structure in a trench having the same.
도1a 내지 도1d는 종래 반도체 장치의 분리구조 제조공정을 보인 일실시 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)과 패드산화막(2)의 일부를 식각하여 기판(1)의일부를 노출시킨 후, 그 노출된 기판(1)에 트랜치를 형성하는 단계(도1a)와; 상기 구조의 상부전면에 산화막(4)을 증착하는 단계(도1b)와; 상기 증착된 산화막(4)의 일부를 사진식각공정으로 식각하여 상기 트랜치가 형성된 영역에만 산화막(4)을 잔존시키는 단계(도1c)와; 상기 잔존하는 산화막(4) 패턴을 평탄화하여 상기 트랜치 내에 위치하는 분리구조를 형성하는 단계(도1d)로 구성된다.1A to 1D are cross-sectional views illustrating a process of fabricating a separation structure of a conventional semiconductor device. As illustrated therein, a pad oxide film 2 and a nitride film 3 are sequentially deposited on an upper portion of a substrate 1. Etching a portion of the nitride film 3 and the pad oxide film 2 to expose a portion of the substrate 1, and then forming a trench in the exposed substrate 1 (FIG. 1A); Depositing an oxide film (4) on the upper surface of the structure (FIG. 1B); Etching a part of the deposited oxide film 4 by a photolithography process to leave the oxide film 4 only in a region where the trench is formed (Fig. 1C); Planarizing the remaining oxide film 4 pattern to form a separation structure located in the trench (FIG. 1D).
이하, 상기와 같은 종래 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a separation structure of a conventional semiconductor device as described above will be described in more detail.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(도면미도시)를 도포하고 노광 및 현상하여 상기 질화막(3)의 일부를 노출시킨는 패턴을 형성한다.First, as shown in FIG. 1A, the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, and a photoresist (not shown) is applied on the nitride film 3. Exposure and development are performed to form a pattern that exposes a portion of the nitride film 3.
그 다음, 상기 패턴이 형성된 포토레지스트를 식각마스크로 상기 질화막(3)과 그 하부의 패드산화막(2)을 식각하여 기판(1)의 일부를 노출시킨다.Subsequently, the nitride film 3 and the pad oxide film 2 below the substrate are etched using the photoresist having the pattern as an etch mask to expose a portion of the substrate 1.
그 다음, 상기 포토레지스트 패턴을 제거하고, 잔존하는 질화막(3) 패턴을 식각마스크로 사용하는 건식식각공정으로 상기 노출된 기판(1)을 건식식각하여 트랜치를 형성한다. 이때 트랜치의 형태는 각 소자형성영역의 모양에 따라 그 크기를 달리하며, 비교적 좁은 트랜치와 넓은 트랜치등 다양한 형태의 트랜치가 형성된다.Then, the photoresist pattern is removed, and the exposed substrate 1 is dry-etched by a dry etching process using the remaining nitride film 3 pattern as an etching mask to form a trench. At this time, the shape of the trench varies in size depending on the shape of each device formation region, and various types of trenches, such as a relatively narrow trench and a wide trench, are formed.
그 다음, 도1b에 도시한 바와 같이 상기 구조의 상부전면에 상기 형성한 트랜치가 모두 채워질정도로 두꺼운 산화막(4)을 증착한다.Then, as shown in FIG. 1B, an oxide film 4 thick enough to fill all the formed trenches is deposited on the upper surface of the structure.
그 다음, 도1c에 도시한 바와 같이 상기 산화막(4)의 상부에 포토레지스트(도면 미도시)를 도포하고 노광 및 현상하여 상기 산화막(4)의 일부를 노출시키는 패턴을 형성한다. 이때 사용하는 마스크는 상기 질화막(3) 패턴을 형성하기 위한 마스크와는 반대되는 것을 사용한다.Then, as shown in FIG. 1C, a photoresist (not shown) is applied on the oxide film 4, and the photoresist is exposed and developed to form a pattern for exposing a portion of the oxide film 4. In this case, the mask used is opposite to the mask for forming the nitride film 3 pattern.
그 다음, 상기 포토레지스트 패턴을 식각마스크로 상기 산화막(4)을 식각하여 그 산화막(4)의 하부에 위치하는 질화막(3)을 노출시킨다. 즉, 상기 트랜치의 상부측에만 산화막(4)을 잔존시킨다.Next, the oxide film 4 is etched using the photoresist pattern as an etch mask to expose the nitride film 3 positioned below the oxide film 4. That is, the oxide film 4 remains only on the upper side of the trench.
그 다음, 도1c에 도시한 바와 같이 상기 잔존하는 산화막(4)을 화학적 기계적 연마공정을 통해 평탄화하여 상기 트랜치 내에 위치하는 분리구조를 형성한다.Then, as shown in Fig. 1C, the remaining oxide film 4 is planarized through a chemical mechanical polishing process to form a separation structure located in the trench.
이때, 상기 트랜치의 형태는 트랜치가 조밀하게 형성된 지역과 넓은 영역에트랜치 하나만이 형성된 형태 등 트랜치의 크기 및 그 위치상의 밀도의 영향으로 그 크기가 넓은 트랜치에 위치하는 산화막(4)은 조밀한 트랜치에 잔존하는 산화막(4)에 비해 과도식각되어 평탄성이 열화되며, 이러한 이유로 상기 평탄화공정이 완료되고 노출된 질화막(3)과 패드산화막(2)을 제거하는 공정에서 상기 과도식각된 산화막(4)이 더 식각되어 상기 트랜치의 측면 기판상부영역을 노출시키는 결과를 야기한다.At this time, the trench is formed in a dense trench in which the oxide film 4 located in the wide trench is affected by the size of the trench and the density of its position, such as a region in which the trench is densely formed and only one trench is formed in a wide region. The over-etched oxide film is degraded compared to the oxide film 4 remaining therein, and thus the planarization process is completed, and thus the over-etched oxide film 4 is removed in the process of removing the exposed nitride film 3 and the pad oxide film 2. This is further etched, resulting in exposing a region over the side substrate of the trench.
이와 같은 문제점을 해결하기 위해 질화막 패턴을 산화막(4)의 상부에 형성하여 상대적으로 넓은 트랜치에 위치하는 산화막(4)이 과도식각되는 것을 방지하는 기술이 사용되고 있으며, 이와 같은 종래 반도체 장치의 분리구조 제조방법의 다른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In order to solve such a problem, a technique of forming a nitride film pattern on the oxide film 4 to prevent excessive etching of the oxide film 4 located in a relatively wide trench is used. Another embodiment of the manufacturing method will be described in detail with reference to the accompanying drawings.
도2a 내지 도2d는 종래 반도체 장치의 분리구조 제조방법의 다른 실시 단면도로서, 이에 도시한 바와 같이 기판(1)의 상부일부에 패드산화막(2)과 질화막(3)이 적층된 패턴을 위치시키고, 그 상부전면에 산화막(4)을 증착하는 단계(도2a)와; 상기 산화막(4)의 상부에 질화막(5)을 증착하는 단계(도2b)와; 상기 질화막(5)을 패터닝하여 상태적으로 큰 면적을 갖는 트랜치의 상부측 산화막(4) 상에 질화막(5) 패턴을 잔존시키는 단계(도2c)와; 상기 산화막(4)을 평탄화하여 상기 트랜치 내에 분리구조를 형성하는 단계(도2d)로 구성된다.2A to 2D are cross-sectional views illustrating another method for manufacturing a separation structure of a conventional semiconductor device. As shown therein, a pattern in which a pad oxide film 2 and a nitride film 3 are stacked is disposed on an upper portion of a substrate 1. Depositing an oxide film 4 on its upper surface (FIG. 2A); Depositing a nitride film (5) on top of the oxide film (4); Patterning the nitride film (5) to leave a nitride film (5) pattern on the upper oxide film (4) of the trench having a state large area (FIG. 2C); Planarizing the oxide film 4 to form an isolation structure in the trench (FIG. 2D).
이하, 상기와 같은 종래 반도체 장치의 분리구조 제조방법의 다른 실시예를 좀 더 상세히 설명한다.Hereinafter, another embodiment of the method for manufacturing a separation structure of a conventional semiconductor device as described above will be described in more detail.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(도면미도시)를 도포하고 노광 및 현상하여 상기 질화막(3)의 일부를 노출시킨는 패턴을 형성한다.First, as shown in FIG. 2A, the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, and a photoresist (not shown) is applied on the nitride film 3. Exposure and development are performed to form a pattern that exposes a portion of the nitride film 3.
그 다음, 상기 패턴이 형성된 포토레지스트를 식각마스크로 상기 질화막(3)과 그 하부의 패드산화막(2)을 식각하여 기판(1)의 일부를 노출시킨다.Subsequently, the nitride film 3 and the pad oxide film 2 below the substrate are etched using the photoresist having the pattern as an etch mask to expose a portion of the substrate 1.
그 다음, 상기 포토레지스트 패턴을 제거하고, 잔존하는 질화막(3) 패턴을 식각마스크로 사용하는 건식식각공정으로 상기 노출된 기판(1)을 건식식각하여 트랜치를 형성한다. 이때 트랜치의 형태는 각 소자형성영역의 모양에 따라 그 크기를 달리하며, 비교적 좁은 트랜치와 넓은 트랜치등 다양한 형태의 트랜치가 형성된다.Then, the photoresist pattern is removed, and the exposed substrate 1 is dry-etched by a dry etching process using the remaining nitride film 3 pattern as an etching mask to form a trench. At this time, the shape of the trench varies in size depending on the shape of each device formation region, and various types of trenches, such as a relatively narrow trench and a wide trench, are formed.
그 다음, 상기 구조의 상부전면에 상기 형성한 트랜치가 모두 채워질정도로 두꺼운 산화막(4)을 증착한다.Then, a thick oxide film 4 is deposited on the upper surface of the structure such that the formed trenches are all filled.
그 다음, 도2b에 도시한 바와 같이 상기 증착된 산화막(4)의 상부에 질화막(5)을 증착한다.Next, as shown in FIG. 2B, a nitride film 5 is deposited on top of the deposited oxide film 4.
그 다음, 도2c에 도시한 바와 같이 상기 질화막(5)의 상부에 포토레지스트(도면 미도시)를 도포하고 노광 및 현상하여 상기 질화막(5)의 일부를 노출시키는 패턴을 형성하고, 그 패턴이 형성된 포토레지스트를 식각마스크로 사용하는 식각공정으로 상기 노출된 질화막(5)을 식각하여 상기 형성된 트랜치중 상대적으로 그 면적이 넓은 트랜치에 위치하는 산화막(4)의 상부에 질화막(5) 패턴을 형성한다.Then, as shown in FIG. 2C, a photoresist (not shown) is applied on the nitride film 5, and exposed and developed to form a pattern for exposing a part of the nitride film 5, and the pattern is In the etching process using the formed photoresist as an etching mask, the exposed nitride film 5 is etched to form a nitride film 5 pattern on the oxide film 4 located in a trench having a relatively large area among the formed trenches. do.
그 다음, 도2d에 도시한 바와 같이 상기 산화막(4)을 평탄화하여 상기 트랜치 내에 위치하는 분리구조를 형성하게 된다.Next, as shown in FIG. 2D, the oxide film 4 is planarized to form a separation structure located in the trench.
상기 질화막(5) 패턴은 상기 상대적으로 넓은 면적을 갖는 트랜치에 위치하는 산화막(4) 패턴이 과도식각되는 것을 방지하여 트랜치의 밀도에 관계없이 평탄한 분리구조를 형성하게 된다.The nitride film 5 pattern prevents overetching of the oxide film 4 pattern located in the trench having a relatively large area, thereby forming a flat separation structure regardless of the trench density.
그러나, 상기와 같은 종래 분리구조 제조방법은 트랜치의 밀도에 관계없이 평탄한 분리구조를 형성하기 위해서 다른 트랜치에 비해 상대적으로 넓은 면적을 갖는 분리구조의 상부측에 질화막 패턴을 위치시킴으로써, 마스크의 사용량이 많아져 제조비용이 증가하는 문제점이 있었다.However, the conventional separation structure manufacturing method as described above places the nitride film pattern on the upper side of the separation structure having a relatively larger area than the other trenches so as to form a flat separation structure regardless of the density of the trench. There was a problem that the manufacturing cost increases.
이와 같은 문제점을 감안한 본 발명은 마스크를 사용하는 사진식각공정을 증가시키지 않으면서 평탄성이 우수한 분리구조를 제조할 수 있는 반도체 장치의 분리구조 제조방법을 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a method of manufacturing a separation structure of a semiconductor device capable of manufacturing a separation structure having excellent flatness without increasing a photolithography process using a mask.
도1a 내지 도1d는 종래 반도체 장치의 분리구조 제조공정 수순단면도.1A to 1D are cross-sectional views of a process for manufacturing a separate structure of a conventional semiconductor device.
도2a 내지 도2d는 종래 반도체 장치의 분리구조의 다른 실시 단면도.2A to 2D are cross-sectional views of another embodiment of a separation structure of a conventional semiconductor device.
도3a 내지 도3d는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도.3A to 3D are cross-sectional views of a process for manufacturing an isolation structure of a semiconductor device of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
1:기판 2:패드산화막1: Substrate 2: Pad oxide film
3:질화막 4:산화막3: nitride film 4: oxide film
6:다결정실리콘6: polycrystalline silicon
상기와 같은 목적은 기판의 상부에 패드산화막, 질화막이 적층된 하드마스크를 이용하여 트랜치를 형성하는 트랜치형성단계와; 상기 하드마스크와 트랜치의 상부전면에 산화막과 다결정실리콘을 순차적으로 증착하는 분리구조 물질증착단계와; 산화막에 대한 다결정실리콘의 선택비가 높은 고선택비의 연마제를 이용하는 화학적 기계적 연마법으로 상기 다결정실리콘을 평탄화함과 아울러 상기 산화막의 일부를 평탄화하여 상기 트랜치에 위치하는 분리구조를 형성하는 제1평탄화단계와; 터치 연마를 통해 상기 산화막 중 제거되지 않은 산화막을 제거함과 아울러 상기 트랜치 내에 위치하는 분리구조의 상부를 평탄화하는 제2평탄화단계로 구성함으로써달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a trench forming step of forming a trench using a hard mask in which a pad oxide film and a nitride film are stacked on the substrate; A deposition material deposition step of sequentially depositing an oxide film and polysilicon on the upper surface of the hard mask and the trench; A first planarization step of planarizing the polysilicon and forming a separation structure located in the trench by planarizing the polysilicon by a chemical mechanical polishing method using a high selectivity abrasive having a high selectivity of polysilicon to an oxide film Wow; It is achieved by the second planarization step of flattening the upper part of the isolation structure located in the trench while removing the oxide film that is not removed from the oxide film by touch polishing. The present invention will be described in detail with reference to the accompanying drawings. The explanation is as follows.
도3a 내지 도3d는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부일부에 패드산화막(2)과 질화막(3)이 적층된 패턴을 위치시키고, 그 상부전면에 산화막(4)을 증착하는 단계(도3a)와; 상기 산화막(4)의 상부에 다결정실리콘(6)을 증착하는 단계(도3b)와; 상기 다결정실리콘(6)을 평탄화하는 단계(도3c)와; 상기 다결정실리콘(6)평탄화 후 잔존하는 산화막(4)을 평탄화하여 상기 트랜치 내에 상부면이 평탄한 산화막(4)을 잔존시켜 분리구조를 형성하는 단계(도3d)로 구성된다.3A to 3D are cross-sectional views of a process for manufacturing a separate structure of the semiconductor device according to the present invention. As shown in FIG. 3A to 3D, a pattern in which a pad oxide film 2 and a nitride film 3 are stacked is disposed on an upper portion of the substrate 1. Depositing an oxide film 4 on its upper surface (FIG. 3A); Depositing polycrystalline silicon (6) on top of the oxide film (4); Planarizing the polysilicon 6 (Fig. 3c); And planarizing the oxide film 4 remaining after the polysilicon 6 is planarized to form an isolation structure by leaving an oxide film 4 with a flat top surface in the trench (FIG. 3D).
이하, 상기와 같이 구성된 본 발명 반도체 장치의 분리구조 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a separate structure of the semiconductor device of the present invention configured as described above will be described in more detail.
먼저, 도3a에 도시한 바와 같이 기판(1)의 상부에 패드산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 포토레지스트(도면미도시)를 도포하고 노광 및 현상하여 상기 질화막(3)의 일부를 노출시킨는 패턴을 형성한다.First, as shown in FIG. 3A, the pad oxide film 2 and the nitride film 3 are sequentially deposited on the substrate 1, and a photoresist (not shown) is applied on the nitride film 3. Exposure and development are performed to form a pattern that exposes a portion of the nitride film 3.
그 다음, 상기 패턴이 형성된 포토레지스트를 식각마스크로 상기 질화막(3)과 그 하부의 패드산화막(2)을 식각하여 기판(1)의 일부를 노출시킨다.Subsequently, the nitride film 3 and the pad oxide film 2 below the substrate are etched using the photoresist having the pattern as an etch mask to expose a portion of the substrate 1.
그 다음, 상기 포토레지스트 패턴을 제거하고, 잔존하는 질화막(3) 패턴을 식각마스크로 사용하는 건식식각공정으로 상기 노출된 기판(1)을 건식식각하여 트랜치를 형성한다. 이때 트랜치의 형태는 각 소자형성영역의 모양에 따라 그 크기를달리하며, 비교적 좁은 트랜치와 넓은 트랜치등 다양한 형태의 트랜치가 형성된다.Then, the photoresist pattern is removed, and the exposed substrate 1 is dry-etched by a dry etching process using the remaining nitride film 3 pattern as an etching mask to form a trench. At this time, the shape of the trench varies in size depending on the shape of each device formation region, and various types of trenches such as relatively narrow trenches and wide trenches are formed.
그 다음, 상기 구조의 상부전면에 상기 형성한 트랜치가 모두 채워질정도로 두꺼운 산화막(4)을 증착한다.Then, a thick oxide film 4 is deposited on the upper surface of the structure such that the formed trenches are all filled.
그 다음, 도3b에 도시한 바와 같이 상기 산화막(4)의 상부에 그 두께가 1000 내지 10000Å이 되도록 다결정실리콘(6)을 증착한다.Next, as shown in Fig. 3B, polycrystalline silicon 6 is deposited on the oxide film 4 so as to have a thickness of 1000 to 10000 GPa.
그 다음, 도3c에 도시한 바와 같이 상기 증착된 다결정실리콘(6)을 화학적 기계적 연마 방법으로 평탄화한다. 이때 사용하는 연마제는 1내지 10%의 SiO2와 다결정실리콘 혼합물과, SiO2, SiN의 비를 각각 30:5:1로 하여 사용한다.Then, as shown in Fig. 3C, the deposited polysilicon 6 is planarized by a chemical mechanical polishing method. At this time, the abrasive used is 1 to 10% of SiO 2 , a polysilicon mixture, and a ratio of SiO 2 and SiN to 30: 5: 1, respectively.
이와 같이 다결정실리콘과 산화막을 선택적으로 연마할 수 있는 고선택비의 연마제를 사용할 경우 트랜치가 조밀하게 형성된 영역과 다른 트랜치에 비해 넓은 면적을 갖는 트랜치의 상부측에 위치하는 산화막(4)은 평탄화되고, 넓은 면적을 갖는 소자형성영역의 상부에 위치하는 산화막(4)은 평탄화되지 않게 된다.In the case of using a high selectivity abrasive which can selectively polish the polysilicon and the oxide film as described above, the oxide film 4 located on the upper side of the trench having a larger area than the other trenches and the trench is densely formed is planarized. The oxide film 4 located above the element formation region having a large area is not planarized.
그 다음, 도3d에 도시한 바와 같이 상기 잔존하는 산화막(4)을 SiO2연마제를 사용하는 터치 연마(TOUCH POLISHING)로 평탄화함으로써 잔존하는 산화막(4)을 제거함과 아울러 트랜치내에 위치하는 산화막(4)의 평탄성을 향상시킨다.Next, as shown in FIG. 3D, the remaining oxide film 4 is flattened by TOUCH POLISHING using SiO 2 abrasive to remove the remaining oxide film 4 and to place the oxide film 4 in the trench. ) Improves the flatness.
상기한 바와 같이 본 발명은 분리구조 형성을 위한 산화막의 상부에 다결정실리콘을 증착하고, 그 다결정실리콘과 산화막의 연마시 고선택비를 갖는 연마제를 사용하는 화학적 기계적 연마법을 이용하여 트랜치 내에 분리구조를 형성하고, 산화실리콘을 사용하는 터치 연마법으로 상기 분리구조의 상부면의 평탄성을 향상시키고 소자형성영역상에 잔존하는 산화막을 제거함으로써, 마스크 사용의 증가없이 상부면이 평탄한 분리구조를 형성하여 제조비용을 절감하는 효과가 있다.As described above, the present invention deposits polycrystalline silicon on top of an oxide film for forming a separation structure, and uses a chemical mechanical polishing method using a chemical mechanical polishing method using a polishing agent having a high selectivity when polishing the polysilicon and the oxide film. To improve the flatness of the upper surface of the isolation structure and to remove the oxide film remaining on the element formation region by using a touch polishing method using silicon oxide to form a separation structure having a flat upper surface without increasing the use of a mask. It is effective to reduce manufacturing costs.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049656A KR100338937B1 (en) | 1999-11-10 | 1999-11-10 | Manufacturing method for isolation in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049656A KR100338937B1 (en) | 1999-11-10 | 1999-11-10 | Manufacturing method for isolation in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010046059A KR20010046059A (en) | 2001-06-05 |
| KR100338937B1 true KR100338937B1 (en) | 2002-05-31 |
Family
ID=19619356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049656A KR100338937B1 (en) | 1999-11-10 | 1999-11-10 | Manufacturing method for isolation in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338937B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465398A (en) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | FinFET preparation method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
| JPH0669332A (en) * | 1991-03-28 | 1994-03-11 | Sony Corp | Method of flattening surface of filling in trench leveling method for filling trench |
| JPH0951034A (en) * | 1995-05-29 | 1997-02-18 | Fujitsu Ltd | Production of semiconductor device |
| KR970053458A (en) * | 1995-12-29 | 1997-07-31 | 김주용 | Semiconductor Device Separation Method |
| US5930646A (en) * | 1998-10-09 | 1999-07-27 | Chartered Semiconductor Manufacturing, Ltd. | Method of shallow trench isolation |
-
1999
- 1999-11-10 KR KR1019990049656A patent/KR100338937B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173439A (en) * | 1989-10-25 | 1992-12-22 | International Business Machines Corporation | Forming wide dielectric-filled isolation trenches in semi-conductors |
| JPH0669332A (en) * | 1991-03-28 | 1994-03-11 | Sony Corp | Method of flattening surface of filling in trench leveling method for filling trench |
| JPH0951034A (en) * | 1995-05-29 | 1997-02-18 | Fujitsu Ltd | Production of semiconductor device |
| KR970053458A (en) * | 1995-12-29 | 1997-07-31 | 김주용 | Semiconductor Device Separation Method |
| US5930646A (en) * | 1998-10-09 | 1999-07-27 | Chartered Semiconductor Manufacturing, Ltd. | Method of shallow trench isolation |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465398A (en) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | FinFET preparation method |
| CN104465398B (en) * | 2014-11-28 | 2018-04-03 | 上海华力微电子有限公司 | A kind of FinFET preparation methods |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010046059A (en) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165889A (en) | Process for forming trenches and contacts during the formation of a semiconductor memory device | |
| US5923993A (en) | Method for fabricating dishing free shallow isolation trenches | |
| US7855148B2 (en) | Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features | |
| JP2874486B2 (en) | Method for forming trench isolation with polishing step and method for manufacturing semiconductor device | |
| CN111640656B (en) | Semiconductor device and method of forming the same | |
| JPH0779129B2 (en) | Method for forming dielectric filled isolation trench | |
| US7030019B2 (en) | Semiconductor device fabrication method | |
| US6171896B1 (en) | Method of forming shallow trench isolation by HDPCVD oxide | |
| KR100338937B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100390838B1 (en) | Method for forming landing plug contact in semiconductor device | |
| JPH0951034A (en) | Production of semiconductor device | |
| KR100608343B1 (en) | Method for forming isolation region of semiconductor device | |
| KR100338948B1 (en) | Manufacturing method for isolation in semiconductor device | |
| KR100712983B1 (en) | method for passvation of semiconductor device | |
| KR100829375B1 (en) | Formation method of trench in semiconductor device | |
| KR100911675B1 (en) | Method for fabricating capacitor of semiconductor device | |
| GB2352874A (en) | Shallow trench isolation in integrated circuits by performing lift-off operation | |
| KR19990039741A (en) | Planarization method in semiconductor device | |
| CN111952170A (en) | Semiconductor device and method of forming the same | |
| KR20010084524A (en) | Method for forming isolation region of semiconductor device | |
| KR20060002182A (en) | A method for forming a semiconductor device | |
| KR20010029875A (en) | An integrated circuit and a process for manufacturing the integrated circuit | |
| JP2003318166A (en) | Hard mask removing method, trench forming method, and contact forming method | |
| KR20040056857A (en) | Formation method of trench in semiconductor device | |
| KR19990031660A (en) | Method of forming isolation structure of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100423 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |