KR100338931B1 - Cathod ray tube controller - Google Patents
Cathod ray tube controller Download PDFInfo
- Publication number
- KR100338931B1 KR100338931B1 KR1019990045765A KR19990045765A KR100338931B1 KR 100338931 B1 KR100338931 B1 KR 100338931B1 KR 1019990045765 A KR1019990045765 A KR 1019990045765A KR 19990045765 A KR19990045765 A KR 19990045765A KR 100338931 B1 KR100338931 B1 KR 100338931B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- algibi
- frame buffer
- format
- signal
- Prior art date
Links
- 102100037631 Centrin-2 Human genes 0.000 abstract 1
- 101000880516 Homo sapiens Centrin-2 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0666—Adjustment of display parameters for control of colour parameters, e.g. colour temperature
Abstract
본 발명은 씨알티 제어기에 관한 것으로, 종래 씨알티 제어기내 프레임 버퍼에 저장되는 알지비 데이터의 포맷은 알지비 프로세서에서 요구되는 데이터 포맷 형태로 고정됨에 따라 다른 데이터 포맷을 갖는 알지비 데이터가 상기 프레임 버퍼에 저장되는 경우, 즉, 트루 컬러 데이터 구조를 처리할 수 있는 구조인 알지비 제어기에 하이 칼러이하의 데이터 구조를 갖는 알지비 데이터가 상기 프레임 버퍼에 저장되는 경우, 디바이스 구동기와 같은 소프트 웨어를 통해 상기 하이 칼라이하의 데이터 구조를 갖는 알지비 데이터를 트루 칼라 데이터 포맷으로 변환한 후 상기 프레임 버퍼에 저장함으로써, 디스플레이 처리 속도가 저하되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 프레임 버퍼에 저장된 알지비 데이터의 포맷형태를 알지비 프로세서에서 요구되는 데이터 포맷형태로 변환하는 포맷 변환수단을 구비하여 상기 프레임 버퍼내의 알지비 데이터 구조의 유연성을 높임과 동시에 소프트 웨어의 부담을 줄임으로써, 디스플레이 처리 속도를 향상시킴과 아울러 상기 프레임 버퍼내에서 불필요한 가상 비트들을 제거하여 프레임 버퍼의 크기를 최소화시키는 효과가 있다.The present invention relates to a CALTI controller, wherein a format of AlgiBi data stored in a frame buffer in a CALT controller is fixed to a data format required by an AlGiB processor. When the Algivy data having a data structure of less than or equal to high color is stored in the frame buffer in the Algibi controller, which is a structure capable of processing a true color data structure, software such as a device driver may be used. By converting the Al-GiB data having a data structure of less than the high color to the true color data format and storing it in the frame buffer, there is a problem that the display processing speed is reduced. Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and includes a format converting means for converting a format form of AlgiBi data stored in a frame buffer into a data format form required by an AlgiBi processor. By increasing the flexibility of the AlgiBi data structure in the buffer and reducing the burden on the software, the display processing speed is improved, and the size of the frame buffer is minimized by removing unnecessary virtual bits in the frame buffer.
Description
본 발명은 씨알티 제어기에 관한 것으로, 특히 알지비(RGB) 데이터를 처리하는 씨알티 제어기에 있어서 프레임 버퍼내의 알지비 데이터 구조의 유연성을 높여 소프트 웨어의 부담을 줄임으로써 디스플레이 처리 속도를 향상시킴과 아울러 상기 프레임 버퍼내에서 불필요한 가상 비트들(Dummy Bits)을 제거하여 프레임 버퍼의 크기를 최소화시킨 씨알티 제어기에 관한 것이다.The present invention relates to a CALTI controller, and in particular to a CALTI controller for processing RGB data, to improve the display processing speed by reducing the burden of software by increasing the flexibility of the RGBI data structure in a frame buffer. In addition, the present invention relates to a SALTI controller which minimizes the size of the frame buffer by removing unnecessary dummy bits in the frame buffer.
도 1은 종래 씨알티 제어기의 구성을 보인 블록도로서, 이에 도시된 바와 같이 어드레스 신호(ADD)에 의해 고정된 포맷을 가진 알지비 데이터를 저장하는 프레임 버퍼(10)와; 상기 프레임 버퍼(10)로부터 출력되는 알지비 데이터를 순차적으로 입력받아 순차적으로 출력하는 선입선출 메모리(20)와; 상기 선입선출 메모리(20)의 동작을 제어하는 선입선출 제어기(30)와; 동기 신호(Vsync)(Hsync)(Blank)를 발생하는 동기신호 발생기(40)와; 상기 선입선출 메모리(20)로부터 입력되는 알지비 데이터를 상기 동기 신호 발생기(40)의 동기 신호(Vsync)(Hsync)(Blank)에 동기를 맞춰 씨알티(미도시)에 도시하기 위한 각각 8비트의 알지비 신호(R)(G)(B)를 출력하는 알지비 프로세서(50)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도 2를 참조하여 설명한다.FIG. 1 is a block diagram showing a configuration of a conventional CALTI controller, and as shown therein, a frame buffer 10 for storing AlgiBee data having a fixed format by an address signal ADD; A first-in, first-out memory (20) for sequentially receiving algibi data output from the frame buffer (10); A first-in, first-out controller (30) for controlling the operation of the first-in, first-out memory (20); A synchronization signal generator 40 for generating a synchronization signal Vsync (Hsync) (Blank); 8 bits each for showing the AlgiBi data input from the first-in-first-out memory 20 to the SITI (not shown) in synchronization with the synchronization signals Vsync (Hsync) (Blank) of the synchronization signal generator 40. It is composed of an Algibi processor 50 for outputting the Algibi signal (R) (G) (B), will be described with reference to Figure 2 attached to the operation process according to the prior art configured as described above.
우선, 프레임 버퍼(10)내에 저장되어져야 할 알지비 데이터는 알지비 프로세서(50)가 지원해 줄수 있는 데이터 포맷이여야 하므로, 씨알티 제어기가 지정하는 일정한 포맷을 갖게 된다.First, since the ALGBI data to be stored in the frame buffer 10 should be a data format that the ALGBI processor 50 can support, it has a predetermined format designated by the STI controller.
예를 들면, 상기 씨알티 제어기가 지정해 주는 알지비 데이터 포맷이 알지비 8:8:8인 트루 칼라 데이터이고, 디스플레이할 알지비 데이터가 알지비 5:6:5인 하이 칼라 데이터라면, 디바이스 구동기와 같은 소프트 웨어를 통해 상기 하이 칼라 알지비 데이터를 트루 칼라 데이터 포맷으로 변환하여 상기 프레임 버퍼(10)에 저장하게 된다.For example, if the AltiBi data format designated by the CALTI controller is true color data of Algibi 8: 8: 8, and the Algibi data to be displayed is high color data of Algibi 5: 6: 5, the device driver Through the software, such as the high color Algibi data is converted into a true color data format and stored in the frame buffer 10.
즉, 씨알티 제어기가 알지비 8:8:8인 트루 칼라 데이터를 처리하도록 설계되어 있는 경우, 알지비 5:5:5 또는 알지비 5:6:5인 하이 칼라 데이터를 모니터상에 디스플레이하려면, 도 2에 도시된 바와 같이 입력되는 하이 칼라 데이터를 디바이스 구동기등과 같은 소프트 웨어를 이용하여 트루 칼라 데이터와 동일하도록 알지비 각각의 하위 비트들에 가상 비트들(Dummy Bits)인 0을 삽입하여 알지비 8:8:8인 데이터 포맷으로 변환시켜 상기 프레임 버퍼(10)상에 저장하게 된다.That is, if the CALTI controller is designed to process true color data with Algibi 8: 8: 8, and you want to display high color data with Algibi 5: 5: 5 or Algibi 5: 6: 5 on the monitor, As shown in FIG. 2, 0, which is virtual bits, is inserted into the lower bits of each ALB so that the input high color data is the same as the true color data using software such as a device driver. The data is converted into a data format of Algi ratio 8: 8: 8 and stored on the frame buffer 10.
따라서, 일정한 알지비 데이터 포맷으로 저장된 알지비 데이터를 저장한 프레임 버퍼(10)는 상기 알지비 데이터를 선입선출 메모리(20)로 출력하게 되고, 상기 선입선출 메모리(20)는 선입선출 제어기(30)의 제어를 받아 알지비 프로세서(50)로 상기 입력되는 알지비 데이터를 순차적으로 출력하게 된다.Accordingly, the frame buffer 10 storing the ALGBI data stored in a predetermined ALGBI data format outputs the ALGBI data to the first-in-first-out memory 20, and the first-in-first-out controller 20 performs the first-in-first-out controller 30. Under the control of the) to the algibi processor 50 to output the input Algibi data sequentially.
따라서, 상기 선입선출 메모리(20)로 부터 알지비 데이터를 입력받은 상기 알지비 프로세서(50)는 동기 신호 발생기(40)의 동기 신호(Vsync)(Hsync)(Blank)에 동기를 맞춰 각각 8비트의 알지비 신호(R)(G)(B)를 출력하여 씨알티(미도시)에 디스플레이하게 된다.Accordingly, the Algivy processor 50 which receives the Algivy data from the first-in-first-out memory 20 synchronizes with the synchronization signal Vsync (Hsync) (Blank) of the synchronization signal generator 40, respectively. The RG signals of R (G) and (B) are output and displayed on the CALTI (not shown).
상기와 같이 종래 씨알티 제어기내 프레임 버퍼에 저장되는 알지비 데이터의 포맷은 알지비 프로세서에서 요구되는 데이터 포맷 형태로 고정됨에 따라 다른 데이터 포맷을 갖는 알지비 데이터가 상기 프레임 버퍼에 저장되는 경우, 즉, 트루 컬러 데이터 구조를 처리할 수 있는 구조인 알지비 제어기에 하이 칼러이하의 데이터 구조를 갖는 알지비 데이터가 상기 프레임 버퍼에 저장되는 경우, 디바이스 구동기와 같은 소프트 웨어를 통해 상기 하이 칼라이하의 데이터 구조를 갖는 알지비 데이터를 트루 칼라 데이터 포맷으로 변환한 후 상기 프레임 버퍼에 저장함으로써, 디스플레이 처리 속도가 저하되는 문제점이 있었다.As described above, the format of the AlgiBi data stored in the frame buffer in the conventional ALTI controller is fixed to the data format required by the AlgiBi processor, so that the RB data having a different data format is stored in the frame buffer. When the Algivy data having a data structure of high color or less is stored in the frame buffer in the Algibi controller, which is a structure capable of processing a true color data structure, the data of the high color or less data through software such as a device driver. There is a problem in that the display processing speed is lowered by converting the AlgiBee data having the structure into a true color data format and storing it in the frame buffer.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 프레임 버퍼에 저장된 알지비 데이터의 포맷형태를 알지비 프로세서에서 요구되는 데이터 포맷형태로 변환하는 포맷 변환부를 구비하여 상기 프레임 버퍼내의 알지비 데이터 구조의 유연성을 높임과 동시에 소프트 웨어의 부담을 줄임으로써 디스플레이 처리 속도를 향상시킴과 아울러 상기 프레임 버퍼내에서 불필요한 가상 비트들을 제거하여 프레임 버퍼의 크기를 최소화시킨 씨알티 제어기를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and includes a format conversion unit for converting a format format of AlgiBi data stored in a frame buffer into a data format form required by an AlgiBi processor. In addition to improving the flexibility of the Algibi data structure within the software and reducing the burden on the software, the speed of the display processing is improved, and a virtual controller that minimizes the size of the frame buffer by eliminating unnecessary virtual bits in the frame buffer is provided. The purpose is.
도 1은 종래 씨알티 제어기의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional CALTI controller.
도 2는 도 1에서 알지비 데이터 포맷 처리 과정을 보인 개념도.FIG. 2 is a conceptual diagram illustrating an ALGBI data format processing process in FIG. 1; FIG.
도 3은 본 발명 씨알티 제어기의 구성을 보인 블록도.Figure 3 is a block diagram showing the configuration of the present invention CALTI controller.
도 4는 도 3에서 알지비 데이터 포맷 처리 과정을 보인 개념도.FIG. 4 is a conceptual diagram illustrating an ALGBI data format processing process in FIG. 3; FIG.
도 5는 도 3에서 데이터 포맷 모드 신호를 보인 도.FIG. 5 shows a data format mode signal in FIG. 3; FIG.
도 6 내지 도 8은 도 3에서 각기 다른 알지비 데이터 포맷 처리 과정을 보인 순서도.6 to 8 are flow charts showing different AlgiBee data format processing in FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
100 : 프레임 버퍼 110 : 선입선출 메모리100: frame buffer 110: first-in first-out memory
120 : 선입선출 제어기 130 : 알지비 분리기120: first-in, first-out controller 130: Algibi separator
140 : 알지비 변환기 150 : 동기신호 발생기140: Algibi converter 150: synchronization signal generator
160 : 알지비 프로세서160: Algibi processor
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 어드레스 신호에 의해 알지비 데이터를 저장하는 프레임 버퍼와; 상기 프레임 버퍼로부터 출력되는 알지비 데이터를 순차적으로 입력받아 순차적으로 출력하는 선입선출 메모리와; 상기 선입선출 메모리의 동작을 제어하는 선입선출 제어기와; 동기 신호를 발생하는 동기신호 발생기와; 레지스터에 저장된 상기 프레임 버퍼내의 디스플레이되어야 할 알지비 데이터의 알지비 포맷에 대한 정보인 데이터 포맷 모드 신호에 의해 상기 선입선출 메모리에서 출력되는 알지비 데이터를 각각 알, 지, 비로 분리하는 알지비 분리기와; 상기 데이터 포맷 모드 신호에 의해 상기 알지비 분리기에서 출력되는 출력신호의 알지비 포맷을 일정한 알지비 포맷으로 변환하는 알지비 변환기와; 상기 알지비 변환기에서 출력되는 알지비 데이터를 상기 동기 신호 발생기의 동기 신호에 동기를 맞춰 씨알티에 도시하는 알지비 프로세서로 구성하여 된 것을 특징으로 한다.A configuration of the present invention for achieving the above object comprises a frame buffer for storing the ALGBI data by the address signal; A first-in, first-out memory that sequentially receives the ALGBI data output from the frame buffer and sequentially outputs the data; A first-in, first-out controller that controls the operation of the first-in, first-out memory; A synchronization signal generator for generating a synchronization signal; An algibi separator which separates the algibi data output from the first-in-first-out memory into an al, agi and a ratio, respectively, by a data format mode signal which is information on an alzibi format of algibi data to be displayed in the frame buffer stored in a register. ; An algibi converter for converting an algibi format of an output signal outputted from the algibi separator by the data format mode signal into a predetermined algibi format; It is characterized in that it is configured by the Algivy processor shown in Cititi in synchronization with the synchronizing signal of the synchronizing signal generator to output the Algibi data output from the Algibi converter.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, the operation and effect of an embodiment of the present invention will be described in detail.
도 3은 본 발명 씨알티 제어기의 구성을 보인 블록도로서, 이에 도시한 바와 같이 어드레스 신호(ADD)에 의해 알지비 데이터를 저장하는 프레임 버퍼(100)와; 상기 프레임 버퍼(100)로부터 출력되는 알지비 데이터를 순차적으로 입력받아 순차적으로 출력하는 선입선출 메모리(110)와; 상기 선입선출 메모리(110)의 동작을 제어하는 선입선출 제어기(120)와; 동기 신호(Vsync)(Hsync)(Blank)를 발생하는 동기신호 발생기(150)와; 데이터 포맷 모드 신호(DFM)에 의해 상기 선입선출 메모리(110)에서 출력되는 알지비 데이터를 각각 알, 지, 비로 분리하는 알지비 분리기(130)와; 상기 데이터 포맷 모드 신호(DFM)에 의해 상기 알지비 분리기(130)에서 출력되는 각각의 알지비 신호의 하위비트에 고착 비트를 삽입하여 일정한 알지비 포맷으로 변환하는 알지비 변환기(140)와; 상기 알지비 변환기(140)에서 출력되는 알지비 데이터를 상기 동기 신호 발생기(150)의 동기 신호(Vsync)(Hsync)(Blank)에 동기를 맞춰 씨알티(미도시)에 도시하는 알지비 프로세서(160)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 4 내지 도 8을 참조하여 상세히 설명한다.FIG. 3 is a block diagram showing the configuration of the present invention, which is a frame buffer 100 for storing ALGBI data by an address signal ADD; A first-in, first-out memory (110) which sequentially receives the ALGBI data output from the frame buffer (100) and sequentially outputs the data; A first-in, first-out controller (120) for controlling the operation of the first-in, first-out memory (110); A synchronization signal generator 150 for generating a synchronization signal Vsync (Hsync) (Blank); An ALGBI separator 130 for separating ALGBI data output from the first-in, first-out memory 110 into AL, G, and R ratios by a data format mode signal (DFM); An AlgiBee converter (140) for inserting a fixed bit into a lower bit of each AlBiB signal output from the AlBiB separator 130 by the data format mode signal (DFM) and converting it into a predetermined AlBiB format; An Algibi processor (not shown) which synchronizes the Algibi data output from the Algibi converter 140 with a synchronization signal (Vsync) (Hsync) (Blank) of the synchronization signal generator 150 (not shown). 160 will be described in detail with reference to FIGS. 4 to 8 attached to the operation process according to the present invention configured as described above.
우선, 프레임 버퍼(100)는 도 4와 같이 알지비 데이터 구조에 상관없이 입력되는 어드레스(ADD)에 의해 알지비 8:8:8인 트루 칼라 데이터와 알지비 5:5:5 또는 5:6:5 인 하이 칼라 데이터를 저장한다.First, as shown in FIG. 4, the frame buffer 100 is based on the true color data of Algi ratio 8: 8: 8 and Algibi 5: 5: 5 or 5: 6 by an address ADD input regardless of the Algibi data structure. : Store high color data of 5.
이때, 사용자는 상기 프레임 버퍼(100)에 저장되어 있는 알지비 화상 데이터가 하이 칼라 알지비 5:5:5, 알지비 5:6:5 인지 트루칼라 알지비 8:8:8 인지를 도 5에 도시한 바와 같이 씨알티 제어기의 레지스터에 프로그램한다.In this case, the user may determine whether the algibi image data stored in the frame buffer 100 is a high color algi ratio 5: 5: 5, an algi ratio 5: 6: 5 or a true color algi ratio 8: 8: 8. Program it to the register of the CL controller.
그리고, 선입선출 제어기(120)의 제어를 받는 선입선출 메모리(110)를 통해 상기 프레임 버퍼(100)에 저장된 알지비 화상 데이터를 입력받은 알지비 분리기(130)는 데이터 포맷 모드 신호(DFM)에 의해 이를 각각 레드 신호(R), 그린 신호(G), 블루 신호(B)로 분리한다.In addition, the ALGBI separator 130 that receives the ALGBI image data stored in the frame buffer 100 through the first-in first-out memory 110 under the control of the first-in first-out controller 120 may transmit a data format mode signal DFM. This is divided into a red signal (R), a green signal (G), and a blue signal (B), respectively.
그리고, 상기 알지비 분리기(130)에서 분리된 알지비 신호를 입력받은 알지비 변환기(140)는 알지비 프로세서(160)에서 요구되는 일정한 알지비 포맷으로 변환하여 출력한다.In addition, the ALGBI converter 140 that receives the ALGBI signal separated by the ALGBI separator 130 converts the signal into a predetermined ALGBI format required by the AlGBI processor 160 and outputs it.
이때, 상기 알지비 변환기(140)는 프로그래머가 상기 씨알티 제어기의 레지스터에 저장된 상기 프레임 버퍼(100)내의 디스플레이되어야 할 알지비 데이터의 알지비 포맷에 대한 정보를 이용하여 이를 변환한다.At this time, the Algivy converter 140 converts the programmer using information on an Algivy format of the Algivy data to be displayed in the frame buffer 100 stored in the register of the CALTI controller.
여기서, 도 6과 같이 하이칼라 알지비 5:5:5 포맷인 화상 데이터가 상기 프레임 버퍼(100)에 저장되어 있는 경우, 이를 선입선출 메모리(110)를 통해 입력받은 알지비 분리기(130)는 데이터 포맷 모드 신호(DFM)에 의해 각각 레드 신호(R), 그린 신호(G), 블루 신호(B)로 분리한다.Here, when the image data having a high color Algi ratio 5: 5: 5 format is stored in the frame buffer 100 as shown in FIG. 6, the Algibee separator 130 received through the first-in first-out memory 110 may be used. The data format mode signal DFM is separated into a red signal R, a green signal G, and a blue signal B, respectively.
그리고, 상기 알지비 분리기(130)에서 분리된 레드 신호(R), 그린 신호(G), 블루 신호(B)를 입력받은 알지비 변환기(140)는 데이터 포맷 모드 신호(DFM)에 의해 각각 레드 신호(R), 그린 신호(G), 블루 신호(B)의 하위비트에 고착 비트를 삽입하여 알지비 프로세서(160)에서 원하는 일정한 데이터 포맷인 알지비 8:8:8로 변환하여 출력하고, 이를 입력받은 알지비 프로세서(160)는 동기신호 발생부(150)에서 생성된 동기신호(Vsync)(Hsync)(Blank)에 주기를 맞춰 씨알티(미도시)에 디스플레이한다.In addition, the Arjibi converter 140, which has received the red signal R, the green signal G, and the blue signal B separated by the algibi separator 130, is red by the data format mode signal DDF. By inserting a fixed bit into the lower bits of the signal (R), the green signal (G), and the blue signal (B), the Algivy processor 160 converts and outputs the desired data format to Algibi 8: 8: 8, The RGBI processor 160 receiving the input is displayed on the CALTI (not shown) in synchronization with a sync signal Vsync (Hsync) (Blank) generated by the sync signal generator 150.
그리고, 도 7과 같이 상기 프레임 버퍼(100)에 저장된 알지비 데이터의 포맷이 알지비 5:6:5인 경우, 이를 선입선출 메모리(110)를 통해 입력받은 알지비 분리기(130)는 데이터 포맷 모드 신호(DFM)에 의해 이를 레드 신호(R), 그린 신호(G), 블루 신호(B)로 분리한다.In addition, when the format of the Algivy data stored in the frame buffer 100 is Algibi 5: 6: 5, as shown in Figure 7, the Algibi separator 130 received through the first-in first-out memory 110 is a data format The mode signal DFM is divided into a red signal R, a green signal G, and a blue signal B.
그리고, 상기 알지비 분리기(130)에서 분리된 신호(R)(G)(B)를 입력받은 알지비 변환기(140)에서 데이터 포맷 모드 신호(DFM)에 의해 각각의 신호(R)(G)(B)의 하위비트에 고착 비트를 삽입하여 일정한 원하는 데이터 포맷인 알지비 8:8:8로 변환하여 출력하고, 상기 알지비 변환기(140)의 알지비 데이터를 입력받은 알지비 프로세서(160)는 이를 동기신호(Vsync)(Hsync)(Blank)에 맞춰 씨알티에 디스플레이한다.In addition, each signal R (G) is received by the data format mode signal DFM from the RGBI converter 140 that receives the signals R (G) (B) separated by the ALGBI separator 130. Inserting a fixed bit into the lower bit of (B) to convert to a predetermined desired data format, Algibi 8: 8: 8, and outputs, the Algibi processor 160 receiving the Algibi data of the Algibi converter 140 Displays it in synchronization with the synchronization signal Vsync (Hsync) (Blank).
그리고, 상기 프레임 버퍼(100)에 저장된 알지비 데이터가 도 8과 같이 알지비 8:8:8인 경우, 이를 선입선출 메모리(110)를 통해 입력받은 알지비 분리기(130)는 이를 레드 신호(R), 그린 신호(G), 블루 신호(B)로 분리하고, 이를 입력받은 알지비 변환기(140)는 데이터 포맷 모드 신호(DFM)에 의해 이를 바이패스(Bypass)시키고, 알지비 프로세서(160)는 상기 레드 신호(R), 그린 신호(G), 블루 신호(B)를 입력받아 동기신호(Vsync)(Hsync)(Blank)에 맞춰 씨알티에 디스플레이한다.In addition, when the Algivy data stored in the frame buffer 100 is Algibi 8: 8: 8 as shown in Fig. 8, the Algibi separator 130 received through the first-in first-out memory 110 is a red signal ( R, green signal (G) and blue signal (B) are separated, and the inputted Algivy converter 140 bypasses it by the data format mode signal (DFM) and the Algibi processor 160 ) Receives the red signal (R), the green signal (G), and the blue signal (B) to be displayed on the CTI according to the synchronization signal (Vsync) (Hsync) (Blank).
상기에서 상세히 설명한 바와 같이, 본 발명은 프레임 버퍼에 저장된 알지비 데이터의 포맷형태를 알지비 프로세서에서 요구되는 데이터 포맷형태로 변환하는 포맷 변환 수단을 구비하여 상기 프레임 버퍼내의 알지비 데이터 구조의 유연성을 높임과 동시에 소프트 웨어의 부담을 줄임으로써, 디스플레이 처리 속도를 향상시킴과 아울러 상기 프레임 버퍼내에서 불필요한 가상 비트들을 제거하여 프레임 버퍼의 크기를 최소화시키는 효과가 있다.As described in detail above, the present invention includes a format converting means for converting a format form of AlgiBi data stored in a frame buffer into a data format form required by an AlgiBi processor, thereby improving flexibility of the AlgiBi data structure in the frame buffer. At the same time, by reducing the burden on the software, it is possible to improve the display processing speed and to minimize the size of the frame buffer by removing unnecessary virtual bits in the frame buffer.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045765A KR100338931B1 (en) | 1999-10-21 | 1999-10-21 | Cathod ray tube controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990045765A KR100338931B1 (en) | 1999-10-21 | 1999-10-21 | Cathod ray tube controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010037978A KR20010037978A (en) | 2001-05-15 |
| KR100338931B1 true KR100338931B1 (en) | 2002-05-30 |
Family
ID=19616283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990045765A KR100338931B1 (en) | 1999-10-21 | 1999-10-21 | Cathod ray tube controller |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100338931B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05134640A (en) * | 1991-11-14 | 1993-05-28 | Nec Corp | Frame buffer for multi-media |
-
1999
- 1999-10-21 KR KR1019990045765A patent/KR100338931B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05134640A (en) * | 1991-11-14 | 1993-05-28 | Nec Corp | Frame buffer for multi-media |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010037978A (en) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5642498A (en) | System for simultaneous display of multiple video windows on a display device | |
| EP0665527B1 (en) | Flat panel display interface for a high resolution computer graphics system | |
| US5943064A (en) | Apparatus for processing multiple types of graphics data for display | |
| US5805173A (en) | System and method for capturing and transferring selected portions of a video stream in a computer system | |
| EP0752695B1 (en) | Method and apparatus for simultaneously displaying graphics and video data on a computer display | |
| US20020011996A1 (en) | Image display system | |
| JPH087567B2 (en) | Image display device | |
| JPS63282790A (en) | Display controller | |
| US6175387B1 (en) | Device for converting video received in digital TV | |
| US5585864A (en) | Apparatus for effecting high speed transfer of video data into a video memory using direct memory access | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| KR20010011958A (en) | Apparatus and method for interfacing video information of computer system | |
| US6948022B2 (en) | Digital image transfer controller | |
| KR100338931B1 (en) | Cathod ray tube controller | |
| JP2003177730A (en) | Multi-display system and method thereof | |
| JP4183556B2 (en) | Display device and multi-display system | |
| JP4446527B2 (en) | Scan converter and parameter setting method thereof | |
| JP3474104B2 (en) | Scan converter | |
| KR100382956B1 (en) | Image Processor and Image Display | |
| JP3914454B2 (en) | Display control device | |
| JPH03289700A (en) | Graphic display device | |
| JP2002341846A (en) | Digital video signal processor | |
| JP2000047647A (en) | Wide screen display method and display device | |
| JP2002175065A (en) | Method and device for packet display signal control | |
| WO1993022759A1 (en) | Computer display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |