KR100336746B1 - Anlog to digital converter - Google Patents
Anlog to digital converter Download PDFInfo
- Publication number
- KR100336746B1 KR100336746B1 KR1019990009684A KR19990009684A KR100336746B1 KR 100336746 B1 KR100336746 B1 KR 100336746B1 KR 1019990009684 A KR1019990009684 A KR 1019990009684A KR 19990009684 A KR19990009684 A KR 19990009684A KR 100336746 B1 KR100336746 B1 KR 100336746B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- value
- converter
- shift
- reference voltage
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 101150110971 CIN7 gene Proteins 0.000 claims description 3
- 101150110298 INV1 gene Proteins 0.000 claims description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
Abstract
본 발명은 에이디 컨버터에 관한 것으로, 종래의 에이디 컨버터에 있어서는 낮은 아날로그 전압이 입력될 때 오프셋 전압 때문에 분해능이 떨어지게 되는 문제점이 있었다. 따라서, 본 발명은 아날로그 입력신호(ANALOG INPUT)와 디에이 컨버터에서 출력되는 기준전압(Varef)을 입력받아 두 신호의 크기를 비교하여 출력하는 비교기와; 상기 비교기에서 출력된 값을 저장하는 근사 레지스터(SAR)와; 상기 근사 레지스터에 저장된 값에 의해 새로운 기준전압(Varef)을 만들어 출력하는 디에이 컨버터로 구성된 에이디 컨버터에 있어서, 전원전압(VCC)을 1/2, 1/4 … 1/16 등으로 분압하여 출력하는 전원 분압부와; 상기 전원 분압부에서 출력되는 전압과 아날로그 입력전압의 크기를 비교하는 비교부와; 상기 비교부의 비교 결과에 따라 디에이 컨버터에 인가되는 기준전압(Varef)을 선택 출력할 수 있도록 하는 스위칭부와; 상기 디에이 컨버터에 인가된 기준전압에 따라서 근사 레지스터의 최종 출력값을 시프트 시켜 정확한 값을 출력시키는 시프트 출력부를 더 포함하여 높은 전압 또는 낮은 전압의 아날로그 입력신호를 디지탈로 변환할 때 그에 따라 상기 아날로그 신호와 비교되는 기준전압을 가변할 수 있도록 하여 분해능을 향상시킬 수 있는 효과가 있다.The present invention relates to an AD converter, and in the conventional AD converter, when a low analog voltage is input, the resolution decreases due to the offset voltage. Accordingly, the present invention includes: a comparator for receiving an analog input signal (ANALOG INPUT) and a reference voltage Varef output from the die converter and comparing the magnitudes of the two signals; An approximation register (SAR) for storing a value output from the comparator; In an AD converter composed of a DC converter that generates and outputs a new reference voltage Varef based on a value stored in the approximation register, the power supply voltage VCC is changed to 1/2, 1/4... A power dividing unit for dividing the power into 1/16 and the like; A comparator for comparing the magnitude of the voltage output from the power divider and an analog input voltage; A switching unit configured to selectively output a reference voltage Varef applied to a die converter according to a comparison result of the comparison unit; And a shift output unit for shifting the final output value of the approximate register and outputting an accurate value according to the reference voltage applied to the die converter, and converting the analog input signal of high voltage or low voltage into digital accordingly. The resolution can be improved by allowing the reference voltage to be compared to be varied.
Description
본 발명은 에이디 컨버터에 관한 것으로, 특히 낮은 전압의 아날로그 입력신호를 디지탈로 변환할 때, 상기 아날로그 신호와 비교되는 기준전압을 가변할 수 있도록 하여 분해능을 향상시킬 수 있도록 하는 에이디 컨버터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an AD converter, and more particularly, to an AD converter capable of varying a reference voltage compared with the analog signal when the analog input signal having a low voltage is converted to digital, thereby improving the resolution.
도1은 종래 에이디 컨버터의 개략적인 구성을 보인 블록도로서, 이에 도시된 바와 같이 아날로그 입력신호(ANALOG INPUT)와 디에이 컨버터(3)에서 출력되는 기준전압(Varef)을 입력받아 두 신호의 크기를 비교하여 출력하는 비교기(1)와; 상기 비교기(1)에서 출력된 값을 저장하는 근사 레지스터(SAR : Successive Approximation Register, 2)와; 상기 근사 레지스터(2)에 저장된 값에 의해 새로운 기준전압(Varef)을 만들어 출력하는 디에이 컨버터(3)로 구성된 것으로, 이와 같이 구성된 종래 에이디 컨버터의 동작 및 작용을 설명하면 다음과 같다.1 is a block diagram illustrating a conventional AD converter. As shown in FIG. 1, an analog input signal (ANALOG INPUT) and a reference voltage Varef output from the DA converter 3 are inputted, and the magnitudes of the two signals are determined. A comparator 1 for comparing and outputting; An approximate register (SAR) 2 for storing a value output from the comparator 1; The ADC converter 3 is configured to generate and output a new reference voltage Varef based on the value stored in the approximation register 2. The operation and operation of the conventional AD converter configured as described above will be described below.
일단, 근사 레지스터(2)의 값을 0으로 초기화 하고, 디에이 컨버터(3)의 기준전압(Varef)을 전원전압(VDD)의 1/2로 만든 다음 비교기(1)의 아날로그 입력단(+)에 변환하고자 하는 아날로그 신호(ANALOG INPUT)를 입력한다.First, the value of the approximation register 2 is initialized to 0, the reference voltage Varef of the die converter 3 is made 1/2 of the power supply voltage VDD, and then the analog input terminal (+) of the comparator 1 is applied. Input analog signal (ANALOG INPUT) to convert.
이에 따라 비교기(1)는 상기 아날로그 신호(ANALOG INPUT)와 기준전압(Varef)의 크기를 비교하여 아날로그 신호(ANALOG INPUT)가 기준전압(Varef)보다 크면 '하이'레벨을 출력하고, 아날로그 신호(ANALOG INPUT)가 기준전압(Varef)보다 작으면 '로우'레벨을 출력하여 근사 레지스터(2)의 최상위 비트(MSB)에 저장한다.Accordingly, the comparator 1 compares the magnitude of the analog signal ANALOG INPUT and the reference voltage Varef, and outputs a 'high' level when the analog signal ANALOG INPUT is larger than the reference voltage Varef, and outputs an analog signal ( If the analog input is less than the reference voltage Varef, the low level is output and stored in the most significant bit MSB of the approximation register 2.
다음, 디에이 컨버터(3)는 근사 레지스터(2)의 값을 읽어 새로운 기준전압(Varef)을 만들어 출력하게 된다.Next, the die converter 3 reads the value of the approximation register 2 to generate a new reference voltage Varef and outputs the new reference voltage Varef.
따라서, 비교기(1)는 다시 상기 아날로그 신호(ANALOG INPUT)와 새로 생성된 기준전압(Varef)과의 크기를 비교하여 상기에서 설명한 바와 마찬가지로 그 결과에 따라 '하이' 또는 '로우'를 출력하여 근사 레지스터(2)의 최상위의 다음 비트(MSB-1) 번째에 저장하고, 디에이 컨버터(3)는 다시 이를 이용하여 새로운 기준전압(Varef)을 생성한다.Accordingly, the comparator 1 compares the magnitude of the analog signal ANALOG INPUT and the newly generated reference voltage Varef and outputs a high or low value according to the result as described above. The next bit (MSB-1) of the uppermost part of the register (2) is stored, and the die converter 3 uses it again to generate a new reference voltage Varef.
이와 같은 과정을 근사 레지스터(2)의 최하위 비트(LSB)가 얻어질 때까지 반복하여 최종적으로 최하위 비트(LSB)까지 채워진 값이 상기 아날로그 신호(ANALOG INPUT)가 변환된 디지탈값이 된다.This process is repeated until the least significant bit (LSB) of the approximation register 2 is obtained, and the value finally filled up to the least significant bit (LSB) becomes a digital value obtained by converting the analog signal (ANALOG INPUT).
그러나, 상기 종래의 에이디 컨버터에 있어서는 낮은 아날로그 전압이 입력될 때는 비교기의 오프셋 전압 때문에 분해능이 떨어지게 되는 문제점이 있었다.However, in the conventional AD converter, when a low analog voltage is input, there is a problem in that the resolution decreases due to the offset voltage of the comparator.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 높은 전압 또는 낮은 전압의 아날로그 입력신호를 디지탈로 변환할 때, 상기 아날로그 신호와 비교되는 기준전압을 상기 아날로그 입력신호의 전압 레벨에 따라 가변 함으로써, 분해능을 좋게 할 수 있도록 하는 에이디 컨버터를 제공 하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and when converting a high voltage or low voltage analog input signal into digital, a reference voltage compared with the analog signal is converted into a voltage of the analog input signal. Its purpose is to provide an AD converter that can vary in level to improve resolution.
도1은 종래 에이디 컨버터의 개략적인 구성을 보인 블록도.1 is a block diagram showing a schematic configuration of a conventional AD converter.
도2는 본 발명에 의한 에이디 컨버터의 실시예의 회로도.2 is a circuit diagram of an embodiment of an AD converter according to the present invention;
도3은 도2에서 상기 시프트 출력부의 상세 회로도.3 is a detailed circuit diagram of the shift output unit in FIG. 2; FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 전원 분압부 20 : 비교부10: power divider 20: comparison unit
30 : 스위칭부 40 : 시프트 출력부30: switching unit 40: shift output unit
50 : 시프트 선택부 60 : 래치부50: shift selector 60: latch unit
60a∼60n : 래치 TG1∼TG5 : 전송게이트60a to 60n: Latch TG1 to TG5: Transfer gate
10a∼60n : 시프트부 NAND1 : 낸드게이트10a to 60n: shift portion NAND1: NAND gate
INV1∼INV5 : 인버터INV1 to INV5: Inverter
이와 같은 목적을 달성하기 위한 본 발명은, 아날로그 입력신호(ANALOG INPUT)와 디에이 컨버터에서 출력되는 기준전압(Varef)을 입력받아 두 신호의 크기를 비교하여 출력하는 비교기와; 상기 비교기에서 출력된 값을 저장하는 근사 레지스터(SAR : Successive Approximation Register)와; 상기 근사 레지스터에 저장된 값에 의해 새로운 기준전압(Varef)을 만들어 출력하는 디에이 컨버터로 구성된 에이디 컨버터에 있어서, 전원전압(VCC)을 1/2, 1/4 … 1/16 등으로 분압하여 출력하는 전원 분압부와; 상기 전원 분압부에서 출력되는 전압과 아날로그 입력전압의 크기를 비교하는 비교부와; 상기 비교부의 비교 결과에 따라 디에이 컨버터에 인가되는 기준전압(Varef)을 선택 출력할 수 있도록 하는 스위칭부와; 상기 디에이 컨버터에 인가된 기준전압에 따라서 근사 레지스터의 최종 출력값을 시프트 시켜 정확한 값을 출력시키는 시프트 출력부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.According to an aspect of the present invention, a comparator receives an analog input signal (ANALOG INPUT) and a reference voltage Varef output from a die converter and compares the magnitudes of the two signals; An approximate register (SAR) for storing a value output from the comparator; In an AD converter composed of a DC converter that generates and outputs a new reference voltage Varef based on a value stored in the approximation register, the power supply voltage VCC is changed to 1/2, 1/4... A power dividing unit for dividing the power into 1/16 and the like; A comparator for comparing the magnitude of the voltage output from the power divider and an analog input voltage; A switching unit configured to selectively output a reference voltage Varef applied to a die converter according to a comparison result of the comparison unit; It is achieved by further comprising a shift output unit for outputting an accurate value by shifting the final output value of the approximate register according to the reference voltage applied to the die converter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings. Is as follows.
도2는 본 발명에 의한 에이디 컨버터의 실시예의 회로도로서, 이에 도시한 바와 같이 아날로그 입력신호(ANALOG INPUT)와 디에이 컨버터(3)에서 출력되는 기준전압(Varef)을 입력받아 두 신호의 크기를 비교하여 출력하는 비교부(1)와; 상기 비교부(1)에서 출력된 값을 저장하는 근사 레지스터(2)와; 상기 근사 레지스터(2)에 저장된 값에 의해 새로운 기준전압(Varef)을 만들어 출력하는 디에이 컨버터(3)로 구성된 에이디 컨버터에 있어서, 전원전압(VCC)을 1/2, 1/4 … 1/16 등으로 분압하여 출력하는 전원 분압부(10)와; 상기 전원 분압부(10)에서 출력되는 전압과 아날로그 입력전압의 크기를 비교하는 비교부(20)와; 상기 비교부(20)의 비교 결과에 따라 디에이 컨버터(3)에 인가되는 기준전압(Varef)을 선택 출력할 수 있도록 하는 스위칭부(30)와; 상기 디에이 컨버터(3)에 인가된 기준전압에 따라서 근사 레지스터(2)의 최종 출력값을 시프트 시켜 정확한 값을 출력시키는 시프트 출력부(40)를 더 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.FIG. 2 is a circuit diagram of an embodiment of an AD converter according to the present invention. As shown therein, an analog input signal (ANALOG INPUT) and a reference voltage Varef output from the ADC converter 3 are input to compare the magnitudes of the two signals. A comparator 1 for outputting; An approximation register (2) for storing a value output from the comparison section (1); In an AD converter composed of a DA converter 3 which generates and outputs a new reference voltage Varef by a value stored in the approximation register 2, the power supply voltage VCC is changed to 1/2, 1/4... A power divider 10 for dividing and outputting the power by 1/16 and the like; A comparator 20 for comparing the magnitude of the voltage output from the power divider 10 with an analog input voltage; A switching unit 30 for selectively outputting a reference voltage Varef applied to the die converter 3 according to a comparison result of the comparison unit 20; And a shift output unit 40 which shifts the final output value of the approximation register 2 according to the reference voltage applied to the die converter 3 and outputs an accurate value. Explain the action.
일단, 아날로그 신호(ANALOG INPUT)가 인가되면 비교부(20)는 내부의 각 비교기(COMP1~COMP4)를 통해 전원 분압부(10)의 출력전압(VCC/2, VCC/4,… VCC/16)과 아날로그 신호를 각각 비교하게 된다.그리고, 상기 비교 결과에 따라 상기 아날로그 신호보다 높은 분압전압(VCC/2, VCC/4,… VCC/16)을 디에이 컨버터(3)의 기준전압으로 설정할 수 있도록 한다.Once the analog signal ANALOG INPUT is applied, the comparator 20 outputs the output voltages VCC / 2, VCC / 4, ... VCC / 16 of the power divider 10 through the respective comparators COMP1 to COMP4. ) And the analog signal, and the divided voltage (VCC / 2, VCC / 4, ... VCC / 16) higher than the analog signal can be set as the reference voltage of the die converter 3 according to the comparison result. Make sure
가령, 아날로그 신호가 VCC/2 보다 낮으면 비교기(COMP1)의 출력이 0이 되어, 스위칭부(30)의 최상위 스위치가 '0'으로 스위칭됨에 따라, VCC/2가 디에이 컨버터(3)에 출력되어, 디에이 컨버터(3)의 기준전압(Varef)은 VCC/2가 된다.또 다른 예로, 아날로그 신호가 VCC/4보다 낮으면 비교기(COMP2)의 출력이 0이 되어, 스위치를 턴온시킴에 따라 VCC/4가 디에이 컨버터(3)에 출력되어, 디에이 컨버터(3)의 기준전압(Varef)은 VCC/4가 되며, 마찬가지로 VCC/16보다 낮으면 기준전압(Varef)은 VCC/16가 된다.만약, 아날로그 신호가 VCC/2 보다 크면 비교기(COMP1)의 출력은 1이 되어, 스위칭부(30)의 최상위 스위치가 '1'로 스위칭됨에 따라, VCC 가 디에이 컨버터(3)에 출력되어, 기준전압(Varef)은 VCC 가 된다.즉, 아날로그 신호와 가장 근접한 상위 레벨의 분압전압을 디에이 컨버터(3)의 기준전압(Varef)으로 설정할 수 있도록 하는 것이다.이와 같이, 기준전압(Varef)을 낮게 할수록 에이디 컨버터의 분해능은 높아지게 된다.가령, 8비트 에이디 컨버터의 경우, 5V를 기준전압(Varef)으로 했을 때 분해능이 20mA 라면, 2.5V를 기준전압(Varef)으로 했을 때는 10mA가 되어, LSB값을 결정하기 위해 반올림을 할 때, 20mA 범위에서 반올림한 값보다 10mA 범위에서 반올림한 값이 그만큼 정밀해지므로 신뢰성이 향상되는 것이다.그리고, 디에이 컨버터(3)의 기준전압(Varef)이 VCC/4로 설정될 경우, 비교기(COMP1, COMP2)의 출력은 '0'이되고, 다른 비교기(COMP3, COMP4)의 출력은 '1'이 된다.상기와 같이 구성된 장치의 동작을 보다 구체적인 예를 들어 설명하면 다음과 같다.가령, 전원전압(VCC)이 5V이고, 아날로그 전압이 1.24V이고, 디에이 컨버터(3)의 기준전압(Varef)으로 VCC 인 5가 설정될 경우, 비교기(1)는 디에이 컨버터(3)의 5V와 아날로그 전압 1.24V를 비교한다.그 결과 비교기(1)는 '0'을 출력하고 근사 레지스터(2)의 최상위 비트(MSB)를 '0'으로 세팅하고, 그 근사 레지스터(2)의 값에 따라 디에이 컨버터(3)는 5V의 1/2 전압(2.5V)을 출력하고, 비교기(1)에서 아날로그 전압 1.24V와 비교하면, 다시 '0'을 출력하여 근사 레지스터(2)의 MSB-1을 '0'으로 세팅한다.마찬가지로, 상기 근사 레지스터(2)의 출력값(0,0,....)에 의해 디에이 컨버터(3)는 1.25V를 출력하고, 그 비교결과 근사 레지스터(2)의 MSB-2는 '0'이되고, 비로소 그 다음 전압인 0.62V와의 비교결과 '1'이 되어 근사 레지스터(2)의 MSB-3을 '1'로 세팅한다(0,0,0,1,...).상기 과정을 LSB를 세팅할 때 까지 반복 수행함으로써, 그 근사 레지스터(2)의 값이 최종 에이디 변환된 값이 되는 것이다.그러나, 본 발명에서는 상기 동작에서 기준 전압 설정을 가변할 수 있도록 한 것으로, 상기와 같은 조건으로 동작할 경우, 기준전압은 VCC/4 인 1.25V 가 디에이 컨버터(3)의 초기 기준전압으로 설정된다.이에 따라, 근사 레지스터는 MSB에 '0'이 되고, MSB-1부터 '1'이 세팅된다(0,1,....).즉, 기존의 방법에 비하여 좌로 2비트 시프트된 값이 최종 에이디 변환값으로 설정되는 것이다.대신, 분해능이 높아졌기 때문에 최하위 비트(LSB)의 선택 신뢰도가 높아졌다.따라서, 시프트 출력부(40)에는 'SHIFT1', 'SHIFT2'에 '0'이 인가되어, 상기 근사 레지스터(2)의 최종 출력값(0,1,...)을 2비트 우로 시프트한 값을 출력하게 되므로, 결과적으로 기준전압을 변경하지 않고 에이디 변환한 값과 변경하여 변환한 값이 동일하게 된다.따라서, 분해능이 높아진 만큼 종래에 비하여 LSB에 신뢰도가 높아지는 것이다.For example, when the analog signal is lower than VCC / 2, the output of the comparator COMP1 becomes 0, and as the highest switch of the switching unit 30 is switched to '0', VCC / 2 is output to the die converter 3. The reference voltage Varef of the die converter 3 becomes VCC / 2. In another example, when the analog signal is lower than VCC / 4, the output of the comparator COMP2 becomes 0, and the switch is turned on. VCC / 4 is outputted to the die converter 3, so that the reference voltage Varef of the die converter 3 becomes VCC / 4, and if the value is lower than VCC / 16, the reference voltage Varef becomes VCC / 16. If the analog signal is larger than VCC / 2, the output of the comparator COMP1 becomes 1, and as the uppermost switch of the switching unit 30 is switched to '1', the VCC is output to the die converter 3, so that the reference The voltage Varef becomes VCC. That is, the divided voltage of the upper level closest to the analog signal is converted to the reference voltage Var of the converter 3. In this way, the lower the reference voltage Varef, the higher the resolution of the AD converter.For example, in the case of an 8-bit AD converter, the resolution is 20mA when 5V is set as the reference voltage Varef. If you set 2.5V as the reference voltage (Varef), it becomes 10mA. When rounding to determine the LSB value, the value rounded up in the 10mA range becomes more precise than the value rounded up in the 20mA range. When the reference voltage Varef of the die converter 3 is set to VCC / 4, the outputs of the comparators COMP1 and COMP2 become '0', and the outputs of the other comparators COMP3 and COMP4 become '0'. The operation of the device configured as described above will be described in more detail as follows. For example, the power supply voltage VCC is 5V, the analog voltage is 1.24V, and the reference voltage of the die converter 3 is as follows. When VCC in 5 is set to (Varef) The comparator 1 compares 5 V of the die converter 3 with an analog voltage of 1.24 V. As a result, the comparator 1 outputs '0' and sets the most significant bit MSB of the approximation register 2 to '0'. The converter 3 outputs 1/2 voltage (2.5V) of 5V according to the value of the approximation register 2, and compares the analog voltage of 1.24V in the comparator 1, and then again returns '0'. Is outputted to set the MSB-1 of the approximation register 2 to '0'. Similarly, the output value of the approximation register 2 (0, 0,... V is outputted, and the comparison result shows that the MSB-2 of the approximation register 2 becomes' 0 ', and the result of comparison with the next voltage 0.62V becomes' 1' and the MSB-3 of the approximation register 2 becomes' It is set to 1 '(0,0,0,1, ...). By repeating the above process until the LSB is set, the value of the approximation register 2 becomes the final AD converted value. However, in the present invention, The reference voltage setting can be varied in operation, and when operating under the above conditions, the reference voltage is set to 1.25V of VCC / 4 as the initial reference voltage of the die converter 3. Accordingly, an approximate resistor Is set to '0' in the MSB, and '1' is set from MSB-1 (0,1, ...), i.e., the value shifted 2 bits to the left compared to the conventional method is set as the final AD conversion value. Instead, since the resolution is higher, the reliability of selecting the least significant bit (LSB) is increased. Thus, '0' is applied to the shift output unit 40 and 'SHIFT1' and 'SHIFT2', so that the approximation register 2 Since the final output value of (0,1, ...) is shifted by two bits to the right, the result is the AD converted value without changing the reference voltage and the converted value is the same. The higher the reliability, the higher the reliability of the LSB compared to the prior art.
한편, 상기 비교부(20)의 출력은 시프트 출력부(40)에도 인가되어 상기 근사 레지스터(2)의 최종 출력값을 시프트시켜 출력되도록 한다.On the other hand, the output of the comparison unit 20 is also applied to the shift output unit 40 to shift the final output value of the approximation register 2 to be output.
즉, 아날로그 입력신호가 VCC/2 보다 낮아서 기준전압(Varef)이 VCC/2가 되었다면, 최종 에이디 변환된 디지탈 데이터는 최상위 비트(MSB)가 '0'이 되어야 한다.That is, when the analog input signal is lower than VCC / 2 and the reference voltage Varef becomes VCC / 2, the most significant bit MSB of the final AD converted digital data should be '0'.
그러므로, 시프트 출력부(40)에 시프트신호(Shift1)를 인가하여 근사 레지스터(2)에서 최종적으로 출력된 에이디 변환된 데이터를 우로 1비트 시프트시켜 최상위 비트(MSB)를 '0'이 되게 한다.Therefore, the shift signal Shift1 is applied to the shift output unit 40 to shift the AD-converted data finally output from the approximation register 1 to one bit to make the most significant bit MSB '0'.
이와 마찬가지로 기준전압(Varef)이 VCC/4, VCC/8, VCC/16일 경우에는, 각각 Shift2, Shift3 …를 인가하여 우로 2비트, 3비트, 4비트씩 시프트 시켜 상위 2비트, 3비트, 4비트를 '0'으로 채워진 최종 에이디 변환된 디지탈 데이터를 출력하게 한다.도3은 상기 시프트 출력부(40)의 상세 회로도로서, 이에 도시한 바와 같이 근사 레지스터(2)에 저장되어 있는 에이디 변환된 값, 또는 시프트 신호(Shift1∼Shiftn)에 '0'을 출력하는 시프트 선택부(50)와; 상기 시프트 선택부(50)에서 출력된 값(근사 레지스터에서 출력된 값 또는 '0')을 저장하여 최종 디지탈값을 출력하는 래치부(60)로 구성된 것으로, 상기 시프트 선택부(50)는 시프트 신호(Shift1∼Shiftn)를 턴온신호로 이용하여 각 비트별로 근사 레지스터(2)에서 출력된 값 또는 접지레벨(0)을 래치(60a∼60n)에 입력하는 복수개의 전송게이트(TG1∼TG5)들로 구성된 시프트부(10a∼60n)와; 시프트 신호가 없을 경우 근사 레지스터(2)의 값을 그대로 에이디 변환값으로 이용하게 하기 위해 시프트 신호(Shift1∼Shiftn)를 낸딩하는 낸드게이트(NAND1)와; 상기 낸드게이트(NAND1)의 출력 및 시프트 신호(Shift1∼Shiftn)를 전송게이트(TG1∼TG5)의 턴온 신호로 이용하기 위한 복수개의 인버터(INV1∼INV5)로 구성된 것으로, 이에 대한 동작을 예를 들어 설명하면 다음과 같다.Similarly, when the reference voltage Varef is VCC / 4, VCC / 8 and VCC / 16, Shift2, Shift3... Is applied to shift the right 2 bits, 3 bits, and 4 bits to output the final AD-converted digital data filled with the upper 2 bits, 3 bits, and 4 bits with '0'. As a detailed circuit diagram, a shift selector 50 for outputting an AD-converted value stored in the approximation register 2 or '0' to the shift signals Shift1 to Shiftf as shown therein; The shift selector 50 comprises a latch unit 60 for storing a value output from an approximation register (or a value output from an approximation register or '0') and outputting a final digital value. The shift selector 50 includes a shift. A plurality of transfer gates TG1 to TG5 for inputting the value or ground level 0 output from the approximation register 2 to the latches 60a to 60n by using the signals Shift1 to Shiftn as the turn-on signal. Shift sections 10a to 60n constituted by A NAND gate NAND1 for navigating the shift signals Shift1 to Shiftf in order to use the value of the approximation register 2 as an AD conversion value when there is no shift signal; It is composed of a plurality of inverters INV1 to INV5 for using the output of the NAND gate NAND1 and the shift signals Shift1 to Shiftf as the turn-on signals of the transmission gates TG1 to TG5. The explanation is as follows.
만약, VCC/8를 기준전압(Varef)으로 사용하여 에이디 변환하였다고 하면 그에 따라 근사 레지스터(2)에 저장되어 있던 디지탈값과 비교부(20)에서 시프트신호(Shift3)가 출력되어 시프트 출력부(40)에 인가된다.If AD conversion is performed using VCC / 8 as the reference voltage Varef, the shift signal Shift3 is output from the digital value stored in the approximation register 2 and the comparator 20 so that the shift output unit ( 40).
이에 따라 상기 시프트신호(Shift3)를 턴온신호로 사용하는 시프트부(50)의 각 비트별로 구분(50a∼50n)된 전송게이트(TG4)가 턴온되어 최상위 비트(MSB)에서 다음 두 번째 비트(MSB-2)까지는 접지레벨 즉, '0'이 래치(60a∼60c)에 인가되고, 그 다음비트(MSB-3)부터 최상위 비트(MSB)의 신호가 차례로 입력됨으로써, 상기 각 래치(60a∼60n)의 출력결과는 근사 레지스터(2)의 값을 3번 시프트 시킨것과 같은 결과를 출력하게 되고, 이 값이 최종 에이디 변환된 값이 된다.또 다른 예로, 전원전압(VCC)이 5V 이고, 아날로그 전압이 2V 라고 가정할 때, 도2에서 VCC/2 분압전압과 아날로그 전압을 비교하는 비교기(COMP1)는 '0'을 출력하고, 다른 비교기(COMP2, COMP3, COMP4)는 '1'을 출력한다.이에 따라, 디에이 컨버터(3)의 기준전압(Varef)으로 VCC/2 (2.5V)가 설정됨과 아울러, 시프트 출력부(40)의 입력(SHIFT1 ~ SHIFT4)으로는 '0, 1, 1, 1'이 인가된다.따라서, 도3을 참조하면 '0'이 입력된 'SHIFT1'와 접속된 전송게이트(TG2)만이 턴온되어, 래치(60a ~ 60n)에 입력되는 값은 한단계씩 시프트된 값이 된다.즉, 최상위 비트(MSB)는 '0'이 되고, 그 다음 비트(MSB-1)는 'MSB'가 되고, 마찬가지로 그 다음 비트(MSB-2)는 'MSB-1'이 되는 것이다.Accordingly, the transfer gate TG4 divided (50a to 50n) for each bit of the shift unit 50 using the shift signal Shift3 as the turn-on signal is turned on, so that the next second bit MSB from the most significant bit MSB. Up to -2, the ground level, i.e., '0' is applied to the latches 60a to 60c, and the signals of the next most significant bit MSB-3 to the most significant bit MSB are sequentially input, whereby the respective latches 60a to 60n. ) Outputs the result of shifting the value of the approximation register 3 times, and this value is the final AD converted value. As another example, the power supply voltage VCC is 5V, and the analog Assuming that the voltage is 2V, the comparator COMP1 comparing the VCC / 2 divided voltage and the analog voltage in FIG. 2 outputs '0', and the other comparators COMP2, COMP3, and COMP4 output '1'. Accordingly, VCC / 2 (2.5V) is set as the reference voltage Varef of the die converter 3, and the shift output unit 40 '0, 1, 1, 1' is applied to the outputs SHIFT1 to SHIFT4. Accordingly, referring to FIG. 3, only the transmission gate TG2 connected to 'SHIFT1' to which '0' is input is turned on and latched. The value input to (60a to 60n) is the value shifted by one step, that is, the most significant bit (MSB) becomes '0', the next bit (MSB-1) becomes 'MSB', and then Bit MSB-2 becomes 'MSB-1'.
이상에서 설명한 바와 같이 본 발명 에이디 컨버터는 높은 전압 또는 낮은 전압의 아날로그 입력신호를 디지탈로 변환할 때 그에 따라 상기 아날로그 신호와 비교되는 기준전압을 가변할 수 있도록 하여 분해능을 향상시킬 수 있는 효과가 있다.As described above, the AD converter of the present invention has an effect of improving resolution by converting an analog input signal having a high voltage or a low voltage into digital accordingly to vary the reference voltage compared with the analog signal. .
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009684A KR100336746B1 (en) | 1999-03-22 | 1999-03-22 | Anlog to digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009684A KR100336746B1 (en) | 1999-03-22 | 1999-03-22 | Anlog to digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060979A KR20000060979A (en) | 2000-10-16 |
| KR100336746B1 true KR100336746B1 (en) | 2002-05-13 |
Family
ID=19577302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009684A KR100336746B1 (en) | 1999-03-22 | 1999-03-22 | Anlog to digital converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336746B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100714891B1 (en) * | 2002-12-23 | 2007-05-04 | 주식회사 애트랩 | Image signal processing system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321779A (en) * | 1995-02-24 | 1996-12-03 | Fujitsu Microelectron Ltd | Analog-digital converter |
-
1999
- 1999-03-22 KR KR1019990009684A patent/KR100336746B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321779A (en) * | 1995-02-24 | 1996-12-03 | Fujitsu Microelectron Ltd | Analog-digital converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000060979A (en) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7965218B2 (en) | Sar adc | |
| US7746262B2 (en) | Coding method for digital to analog converter of a SAR analog to digital converter | |
| US7199746B1 (en) | Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter | |
| US10135457B2 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
| US6163289A (en) | Differential voltage digital-to-analog converter | |
| TWI783072B (en) | Method and apparatus for offset correction in sar adc with reduced capacitor array dac | |
| GB2086161A (en) | Digital to analog convertor | |
| EP0298493B1 (en) | Successive approximation type A/D converter | |
| US5581255A (en) | Embedded subranging analog to digital converter | |
| US5739782A (en) | Resistance ladder, D/A converter and A/D converter | |
| US5682163A (en) | Semi-pipelined analog-to-digital converter | |
| US6441768B2 (en) | High speed encoder and method thereof | |
| KR100336746B1 (en) | Anlog to digital converter | |
| US6034631A (en) | Comparator error correction in flash analog-to-digital converter | |
| KR19990049556A (en) | Interleaved Sampling Analog / Digital Converters | |
| US6154165A (en) | Variable clock rate, variable bit-depth analog-to-digital converter | |
| US6927723B2 (en) | A/D converter and A/D conversion method | |
| KR20100084746A (en) | Successive approximation register analog to digital converter and successive approximation register analog to digital converting method | |
| US6154164A (en) | Variable clock rate analog-to-digital converter | |
| US6836237B2 (en) | Analog-to-digital converter | |
| EP0952672A2 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| CN113014264A (en) | Analog-digital converter with multi-mode selection | |
| JPH11145832A (en) | A/d converter | |
| KR100318446B1 (en) | An analog-digital converter using successive approximation register | |
| CN214675121U (en) | Analog-digital converter with multi-mode selection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |