KR100335062B1 - 유기 ｅｌ 패널의 휘도 조절 회로 - Google Patents

Abstract

유기 EL 패널의 휘도 조절 회로를 제공하기 위한 것으로서, 제 1 입력 전압을 제어하여 입력하는 스위칭 제어부와, 제 1 입력 전압과 소정의 기준 전압을 가지고 제 1 입력 전압과의 전위차 만큼 전하를 축적하는 충전부와, 스위칭 제어부로부터 제 1 입력 전압을 입력받고 외부로부터 제 2 입력 전압을 입력받아 전압들의 차를 출력하는 구동부와, 구동부에 의해 폭 및 높이가 동시에 조정된 차 전압에 따라 흐르는 전류에 의해 발광하는 유기 발광 소자와, 구동부에 전원을 공급하는 전원부로 구성되며, 유기 발광 소자를 구동시키기 위해 입력되는 전압이 진폭 변조와 동시에 펄스 폭 변조되어 짧은 시간에 높은 피크 값을 가지도록 조절이 가능하기 때문에, 저전류 구동시에 상기 유기 발광 소자의 구동 전류와 누설 전류 및 노이즈와의 구분을 가능케 하여 저휘도의 구현이 가능하고 노이즈에 의한 불안정성을 해결하는 효과가 있다.

Description

유기 ＥＬ 패널의 휘도 조절 회로{Brightness Control Circuit of Organic Electroluminescence panel}

본 발명은 유기 EL 패널의 엑티브 전류 구동 회로에 관한 것으로, 특히 유기 EL 패널의 휘도 조절 회로에 관한 것이다.

최근 기존의 브라운관을 대체하는 디스플레이 개념이 비약적으로 발전하고있으며, 크기와 효용성 면에서도 다양한 형태의 평판 디스플레이가 나오고 있다. 또한 집적화된 FET와의 조합으로 집적소자와 유사한 디스플레이도 개발되어 몸에 지닐 수 있는 HMD(Head Mount Display)와 같이 소형화된 화면도 구현되고 있다. 이러한 소형화와 더불어 천연색에 가까운 색을 제어할 수 있는 기술이 보다 요구되기 때문에 집적화와 더불어 그 분해능 또한 개발의 성공 여부를 가늠하는 관건으로 등장하였다. 소형화와 천연색에 대한 요구는 필연적으로 휘도 조절의 세분화를 필요로 하며, 진폭 제어인 경우 저전류 값의 제어가 필요하고 펄스폭 제어의 경우에는 휘도에 따른 펄스폭 변화를 필요로 한다.

OLED(Organic Light Emitting Device)의 경우, 단위 픽셀의 크기가 작아지면서 흘려주어야 할 전류는 ㎁ 정도에까지 이르며, 휘도를 제어하기 위해 진폭 제어인 경우 서브-㎁ 정도까지도 제어를 해 주어야 한다. 서브-㎁ 정도의 저전류는 FET의 누설 전류에도 근접하는 작은 값이므로 누설에 따른 불안성성 문제도 야기시키게 된다.

도 1a 는 기본적인 OLED 발광소자의 구동 회로도이다.

Q1은 게이트 입력용으로 쓰이는 MOS FET로서 Q2 MOS FET 게이트(G2)로의 전도 경로를 열었다 닫았다해서 입력을 조절한다. C1 커패시터는 Q1이 온되었을 때 충전된 전하가 Q1이 오프가 되었을 때에도 그대로 유지하게 한다. Q2는 P-MOS FET로서, 게이트(G2) 전압에 따라 소오스(S2)와 드레인(D2) 사이에 흐르는 전류를 제어되고, OLED와 Q2의 게이트(G2) 전압에 대한 드레인(D2)-소오스(S2) 전압 전달 함수에 따라 작동점에서 전류값이 결정되어 게이트 전압에 따른 전류가에서 Q2를통해 OLED로 흐르게 된다. 게이트(G2)와 소오스(S2)의 전위차가 양이 될 때에는 전류가 감소하고 음이 될 때에는 전류가 증가한다. N-타입 FET의 경우는 상기의 P-타입 FET와는 반대의 특성을 나타낸다.

도 1b 에 도시된 바와 같이, Q2의 게이트-소오스 간의 전압의 차이가 0.7V에 근접할수록 많은 전류가 흘러 OLED의 휘도가 높아지고, Q2의 게이트-소오스 간의 전압의 차이가 적을수록 적은 전류가 흘러 OLED의 휘도가 낮아진다.

그리고 도 1c에 도시된 바와 같이, Q2의 게이트 전압이 증가할수록 Q2의 드레인-소오스 간에 흐르는 전류의 양도 감소한다.

Q2의 온 및 오프 관점에서 생각을 해본다면, Q2가 온이 되었을 때에는 Q2의 드레인(D2)과 소오스(S2) 사이의 전압은 낮아지고 OLED에 걸리는 전압이 증가해서 전류가 증가한다. Q2가 오프가 되었을 때는 Q2의 드레인(D2)과 소오스(S2) 사이에 전압이 거의 대부분 걸리게 되어서 OLED에는 전압이 걸리지 않는 형태가 된다. Q2가 온시에 Q2의 소오스(S2)-게이트(G2) 전압에 따라 Q2로 흐르는 전류를 제어하게 된다. 이때 소오스(S2)-게이트(G2) 전압이 0.7V 정도면 Q2가 포화되기 때문에-0.7∼정도의 전압 영역에서 그레이 조정을 위해 전압이 제어되어야 한다.

0.7V를 256 그레이로 할 경우, 약 O.7을 256으로 나누면 3㎷ 정도의 간격을 두고 제어를 해야 한다. 그리고, 이를 전류로 환산해 본다면 25㎁가 흐를 때를 256 그레이로 최대 밝기를 가진다고 가정한다면 25n를 256으로 나누면 98㎀ 간격으로 전류 제어를 해야한다. 이와 같은 저전류는 100㎀ 에 달하는 FET의 누설전류를 감안해 볼 때 비슷한 값을 가지므로, 저휘도에서 원하는 휘도가 제대로 나오지 않음을 예상할 수 있으며 노이즈에 의한 불안정성까지도 예상이 된다.

이상에서 설명한 종래 기술에 따른 유기 EL 패널의 휘도 조절 회로는 FET의 게이트와 소오스 간에 0.7V가 걸려 포화되기 전까지의 전압 영역 범위내에서 상기 전압으로 FET에 흐르는 전류의 진폭만을 제어하여 유기 발광 소자의 휘도를 제어해야 하기 때문에, 상기 전류는 저전류인 FET의 누설전류와 비슷한 값을 가지므로 원하는 범위의 저휘도를 구현할 수 없고, 노이즈에 의한 불안정성의 문제점이 있다.

따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 제어 전압 영역을 확장시켜 누설과 노이즈가 나타나는 전압 범위의 영역보다 큰 범위에서 제어를 할 수 있는 유기 EL 패널의 휘도 조절 회로를 제공하는데 그 목적이 있다.

도 1a 내지 도 1c 는 기본적인 OLED의 구동 회로도 및 전류-전압 특성을 도시한 그래프

도 2a 내지 도 2d 는 본 발명에 의한 OLED의 엑티브 전류 구동에 의한 휘도 조절 회로도 및 그에 따른 휘도를 도시한 그래프

도 3 은 본 발명에 따른 OLED의 엑티브 전류 구동에 의한 휘도 조절 회로도

도 4a 내지 도 4d 는 본 발명에 따른 OLED의 엑티브 전류 구동에 의한 휘도 조절 회로도 및 그에 따른 휘도를 도시한 그래프

*도면의 주요부분에 대한 부호의 설명

1 : 전압 비교기 2 : 전류 미러

상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기 EL 패널의 휘도 조절 회로의 특징은 제 1 입력 전압을 제어하여 입력하는 스위칭 제어부와, 상기 입력된 제 1 입력 전압과 소정의 기준 전압을 가지고 상기 제 1 입력 전압과의 전위차 만큼 전하를 축적하는 충전부와, 상기 스위칭 제어부로부터 제 1 입력 전압을 입력받고 외부로부터 제 2 입력 전압을 입력받아 상기 전압들의 차를 출력하는 구동부와, 상기 구동부에 의해 폭 및 높이가 동시에 조정된 차 전압에 따라 흐르는 전류에 의해 발광하는 유기 발광 소자와, 상기 구동부에 전원을 공급하는 전원부를 포함하여 구성되는데 있다.

상기 구동부는 제 1 입력 전압 및 제 2 입력 전압을 입력받아 상기 두 전압 중 하나 이상의 전압 레벨을 조정하여 상기 전압들의 차를 출력하는 전압 비교기와, 상기 전압 비교기의 출력된 차 전압의 언발란스(unbalance)를 완충하는 전류 미러로 구성된다. 상기 전압 비교기는 p-CMOS FET로 구성되고 상기 전류 미러는 n-CMOS FET로 구성되거나, 상기 전압 비교기는 n-CMOS FET로 구성되고 상기 전류 미러는 p-CMOS FET로 구성된다.

그리고, 상기 유기 발광 소자는 상기 구동부의 전압 비교기와 전류 미러 사이에 배치되어 상기 전압 비교기의 출력 전압의 차로 인해 흐르는 전류에 의해 발광되고, 상기 구동부는 상기 전압 비교기에서 출력된 차 전압에 의해 외부에서 공급되는 전원을 인가하여 상기 유기 발광 소자를 발광시키는 CMOS FET를 더 포함하여 구성된다.

상기 제 1 입력 전압은 DC 전압 파형이고 제 2 입력 전압은 소정의 기울기를 가지고 반복되는 파형으로 이루어진다.

본 발명의 특징에 따른 작용은 두 개의 전압을 입력하여 차 전압을 출력하는 전압 비교기와 완충역할을 하는 전류 미러를 더 첨가하는 구성으로, 유기 발광 소자에 입력되는 전압의 진폭 변조 및 펄스 폭 변조하여 짧은 시간에 높은 피크 값을 가지도록 조절이 가능하기 때문에, 저전류 구동시에 상기 유기 발광 소자의 구동 전류와 누설 전류 및 노이즈와의 구분을 가능케 하여 저휘도의 구현이 가능하고 노이즈에 의한 불안정성을 해결할 수 있다.

본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의상세한 설명을 통해 명백해질 것이다.

본 발명에 따른 유기 EL 패널의 휘도 조절 회로의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.

도 1a 에 도시한 바와 같은 회로에서 진폭 변조는 MOS FET Q2의 게이트(G1)-소오스(S1)간의 전압의 변화에 따라 OLED가 발하는 빛의 세기를 조절하는 것이고, 펄스 폭 변조는 MOS FET Q2의 게이트(G1)-소오스(S1)간의 전압의 크기는 고정시키고, Q2의 게이트(G2)에 입력되는 전압의 시간의 폭을 제어하여 OLED가 발하는 빛의 세기를 조절하는 방식이다. 즉, 상기 진폭 변조는 입력 전압의 크기를 제어하여 출력 전압의 폭을 변화시키고, 펄스 폭 변조는 입력 전압의 시간 즉, 입력 전압의 펄스 폭을 제어하여 출력 전압의 폭을 변화시킨다.

상기와 같은 개념을 이용하여 도 2a 는 진폭 변조와 펄스 폭의 변조를 동시에 실현할 수 있는 회로를 구현한 것이다.

도 2a 는 본 발명에 의한 OLED의 엑티브 전류 구동에 의한 휘도 조절 회로를 나타낸 도면이다.

도 1a 의 Q1과 Q2사이에 p-MOS FET인 Q3 및 Q4로 구성되는 전압 비교기(1)와, n-MOS FET인 Q5 및 Q6로 구성되는 전류 미러(2)를 삽입한 회로를 나타낸다.

Q3 및 Q4는 게이트(G2)와 소오스(S2)의 전위차가 양이 될 때에는 전류가 감소하고 음이 될 때에는 전류가 증가한다. Q3 및 Q4의 게이트-소오스 간의 전압의 차이가 0.7V에 근접할수록 많은 전류가 흘러 OLED의 휘도가 높아지고, Q3 및 Q4의 게이트-소오스 간의 전압의 차이가 적을수록 적은 전류가 흘러 OLED의 휘도가 낮아진다.

Q4의 게이트(G4)에는 톱니파와 같은 전압의 폭과 높이가 달라지는 램프파를 입력한다. 전압 비교기(1)에 의해 제어 전압(Vi)과 램프 전압(Vr)차이에 의존하는 전류가 Q5와 Q6로 구성되는 전류 미러(2)를 흐르게 된다.

이때 Q6의 드레인(D6) 전압은 상기 Q3 및 Q4에 각각 입력되는 제어 전압(Vi)과 램프 전압(Vr)의 차이에 따라 결정이 되고 이는 전압 비교기(1)의 출력이된다. 그리고 전류 미러(2)는 전압 비교기(1)의 다른 출력값에 대해 완충기 역할을 하여 Q5와 Q6의 각각의 드레인-소오스 간에 흐르는 전류를 일정하게 한다. 상기 결정된 출력 전압이 Q2의 게이트(G2)에 입력이 되고, Q2는와 캐소드 전압 사이에서 OLED와의 전류-전압 동작점에서 전류가 단속이 된다.

이때 Q4의 게이트(G4) 단자로 톱니파 신호가 들어오면, Q2의 게이트(G2)에 걸리는 전압은 원래의 Q3의 게이트(G2)에 의해 입력된 제어 전압(Vi)에 램프 전압(Vr)인 톱니파 신호에 따라 옵셋이 생긴 형태가 된다. 이 옵셋을 조정하여 Q2의 게이트(G2)에 인가되는 전압의 진폭 변조와 동시에 펄스 폭 변조를 동시에 한다. 상기 옵셋은 램프 전압(Vr)과 제어 전압(Vi) 중 어느 레벨 값을 조정한 것이라도 상관이 없다.

제어 전압(Vi)의 레벨 값을 조절하는 경우, 옵셋의 레벨이 높으면 톱니파의 진폭이 줄어듬과 동시에 시간축의 폭도 감소하여 펄스 폭도 동시에 감소한다. 그리고, 옵셋의 레벨이 낮으면 톱니파의 진폭이 커짐과 동시에 시간축의 폭도 증가하여 펄스 폭도 동시에 증가한다.

도 2b, 2c, 2d 에 도시된 바와 같이 이를 경우에 따라 시간에 따른 타이밍도로 나타내었다.

도 2b 는 휘도가 밝은 경우를 보여 주는 것으로, 램프 신호가-0.7V쪽으로 치우쳐서 약간의 피크가∼-0.7V 윈도우에 들어온다.

상기 전압 비교기(1)의 출력인 Q6의 드레인(D6) 전압의 값인 동시에 Q2의 게이트(G2)의 전압과 Q2의 소오스(S2) 전압의 차이가 큰 경우, 즉 0.7V에 육박하는 경우 또는 0.7V 이상 차이가 나는 경우에는 Q2의 소오스(S2)와 드레인(D2) 간에 전류가 많이 흐른다. 따라서 전류가 많이 흐르므로 OLED 에 걸리는 전압이 증가여 OLED가 발하는 빛의 세기가 커지고, 0.7V 이상 차이가 나는 경우는 빛의 세기가 일정해 진다.

도 2b 에 도시된 바와 같이, 휘도는 Q2의 게이트(G2) 입력 전압인 (Vi-Vr) 파형에 있어서,-0.7V를 기준으로 약간 튀어나온 피크 부분의 변화하는 빛의 세기와-0.7V부분에서와 같이 포화된 부분에서 나오는 빛의 상관 관계에 의해 결정이 된다. 즉, (Vi-Vr) 파형이-0.7V보다 적은 경우에는-0.7V에 포화되어 일정한 휘도를 가지게 되고, (Vi-Vr) 파형이-0.7보다 큰 피크를 가지는 부분은 파형의 높이에 반비례하여 어두운 휘도를 가지게 된다.

도 2c 는 중간 정도의 휘도의 경우를 나타내며, 윈도우 안에 램프 신호가 완전히 들어옴으로써 옵셋 수준에 따라 휘도가 결정이 된다. 파형의 높이에 반비례하여 밝거나 어두운 휘도를 가지게 된다.

도 2d 는 휘도가 낮은 경우의 타이밍도를 보여주는데, Q2에 입력되는 램프 전압(Vr)이쪽으로 가까이 가는 경우이다.

도 2d 에 도시된 바와 같이, 이때 휘도는 Q2의 게이트(G2) 입력 전압인 (Vi-Vr) 파형에 있어서,를 기준으로 튀어나온 피크 부분에서 변화하는 빛의 세기와를 기준으로보다 낮은 레벨의 입력 전압에서 나오는 빛의 상관 관계에 의해 결정이 된다.

즉, (Vi-Vr) 파형이보다 큰 경우에는 Q2가 오프되어 휘도를 가지지 않고, (Vi-Vr) 파형이보다 작은 피크를 가지는 부분은 파형의 높이에 반비례하여 어두운 휘도를 가지게 된다.∼-0.7V 윈도우 안에 들어오는 피크 성분은 빛을 내게 되지만,를 초과하는 부분은 Q2를 완전히 오프시켜 전류를 흘리지 않게 되어 빛이 나오지 않는 영역이 된다.

따라서 윈도우 안에 들어오는 피크가 펄스 폭이라고 생각한다면 빛이 나오지 않는 시간이 많게 되기 때문에 피크의 높이는 높아도 된다. 즉, 입력 전압의 펄스 폭과 펄스 높이에 대한 관계에서 각각 단위시간당 출력되는 전력을 계산할 수 있게 되며, 이로부터 OLED에서 나오는 휘도를 조절할 수 있게 된다. 이때 제어 전압(Vi) 영역은 램프 전압(Vr) 파형의 높이를 VR(< 0.7V)이라 한다면, Q2의 게이트(G2)에 입력되는 전압의 범위는 종래 기술이 갖는 범위인 0.7V보다 높은 0.7+2*VR(V) 영역이 된다.

도 3 은 본 발명에 따른 OLED의 엑티브 전류 구동에 의한 휘도 조절 회로도이다.

OLED를 전압 비교기(1)와 전류 미러(2) 사이에 넣어서 바로 전류로 구동하게끔 만든 회로이다. 두 개의 p-CMOS FET로 구성된 전압 비교기(1)에서는 제어 전압(Vi)과 램프 전압(Vr)의 차이에 대한 전류값을 두 개의 n-CMOS FET인 Q3와 Q4로 구성된 전류 미러(2)로 보내 주고, 이때 OLED는 이 중간에 위치해 줌으로써 상기 전압 차이에 의존하는 전류로 구동하는 회로를 구성해 줄 수 있게 된다. 캐소드 전압은 OLED가 작동할 수 있도록 적당하게 적절한 크기의 음의 전압을 걸어 준다. 이후 OLED의 휘도 조절은 도 2a 내지 도 2d 에 대한 설명의 하단 부분과 동일하게 적용된다.

도 4a 는 본 발명에 의한 OLED의 엑티브 전류 구동에 의한 휘도 조절 회로도이다.

도 3 에 쓰였던 p-CMOS FET로 구성된 전압 비교기(1)를 n-CMOS FET로 구성된 전압 비교기(1)로 바꾸어 주고 p-CMOS FET로 구성된 전류 미러(2)를 사용하여 약간 변형을 준 회로도이다.

이때 신호 전압 입력단에서는 커패시터 C1은 캐소드 전압으로 바이어스를 바꾸어 연결해 준다. 이후, OLED의 휘도 조절은 도 2a 내지 도 2d 에 대한 설명의 하단 부분과 동일하게 적용된다. 도 4b 내지 도 4d 는 각각 OLED의 휘도가 밝은 경우와, 중간 정도의 경우와, 어두운 경우를 도시하였다.

이상에서 설명한 바와 같은 본 발명에 따른 유기 EL 패널의 휘도 조절 회로는 다음과 같은 효과가 있다.

유기 발광 소자를 구동시키기 위해 입력되는 전압 비교기의 출력 전압이 진폭 변조와 동시에 펄스 폭 변조되어 제어 전압 영역이 넓어지고 동시에 좁은 폭을 가질 수 있어서 짧은 시간에 높은 피크 값을 가지도록 조절이 가능하기 때문에, 저전류 구동에 의한 상기 유기 발광 소자의 구동 전류와 누설 전류 및 노이즈와의 구분을 가능케 하여 저휘도의 구현이 가능하고 노이즈에 의한 불안정성을 해결하는 효과가 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (7)

1. 제 1 입력 전압을 제어하여 입력하는 스위칭 제어부와,

   상기 입력된 제 1 입력 전압과 소정의 기준 전압을 가지고 상기 제 1 입력 전압과의 전위차 만큼 전하를 축적하는 충전부와,

   상기 스위칭 제어부로부터 제 1 입력 전압을 입력받고 외부로부터 제 2 입력 전압을 입력받아 상기 전압들의 차를 출력하는 구동부와,

   상기 구동부에 의해 폭 및 높이가 동시에 조정된 차 전압에 따라 흐르는 전류에 의해 발광하는 유기 발광 소자와,

   상기 구동부에 전원을 공급하는 전원부로 구성됨을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.
2. 제 1 항에 있어서, 상기 구동부는

   제 1 입력 전압 및 제 2 입력 전압을 입력받아 상기 두 전압 중 하나 이상의 전압 레벨을 조정하여 상기 전압들의 차를 출력하는 전압 비교기와,

   상기 전압 비교기의 출력된 차 전압의 언발란스(unbalance)를 완충하는 전류 미러로 구성됨을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.
3. 제 2 항에 있어서, 상기 유기 발광 소자는 상기 구동부의 전압 비교기와 전류 미러 사이에 배치되어 상기 전압 비교기의 출력 전압의 차로 인해 흐르는 전류에 의해 발광됨을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.
4. 제 3 항에 있어서, 상기 구동부는

   상기 전압 비교기에서 출력된 차 전압에 의해 외부에서 공급되는 전원을 인가하여 상기 유기 발광 소자를 발광시키는 CMOS FET를 더 포함하여 구성됨을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.
5. 제 2 항에 있어서, 상기 전압 비교기는 p-CMOS FET로 구성되고 상기 전류 미러는 n-CMOS FET로 구성됨을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.
6. 제 2 항에 있어서, 상기 전압 비교기는 n-CMOS FET로 구성되고 상기 전류 미러는 p-CMOS FET로 구성됨을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.
7. 제 1 항에 있어서, 상기 제 1 입력 전압은 DC 전압 파형이고 제 2 입력 전압은 소정의 기울기를 가지고 반복되는 파형임을 특징으로 하는 유기 EL 패널의 휘도 조절 회로.