KR100332960B1 - Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof - Google Patents

Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof Download PDF

Info

Publication number
KR100332960B1
KR100332960B1 KR1020000023563A KR20000023563A KR100332960B1 KR 100332960 B1 KR100332960 B1 KR 100332960B1 KR 1020000023563 A KR1020000023563 A KR 1020000023563A KR 20000023563 A KR20000023563 A KR 20000023563A KR 100332960 B1 KR100332960 B1 KR 100332960B1
Authority
KR
South Korea
Prior art keywords
data
network
conversion
aal1
information
Prior art date
Application number
KR1020000023563A
Other languages
Korean (ko)
Other versions
KR20010100469A (en
Inventor
이창수
Original Assignee
고동범
주식회사 글로트렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고동범, 주식회사 글로트렉스 filed Critical 고동범
Priority to KR1020000023563A priority Critical patent/KR100332960B1/en
Publication of KR20010100469A publication Critical patent/KR20010100469A/en
Application granted granted Critical
Publication of KR100332960B1 publication Critical patent/KR100332960B1/en

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode; ATM)망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치 및 연동 방법에 관한 것으로, 회로망으로 유입되거나 유출되는 데이터를 저장하는 수직 프레임 버퍼(Vertical Frame Buffer; VFB) 및 ATM망으로 유입되거나 유출되는 데이터를 저장하는 수평 셀 버퍼(Horizontal Cell Buffer; HCB) 사이에 데이터 포맷 변환부를 구성하고, 회로망 접속부에서 프레임 수신/송신시 발생시키는 인터럽트에 의해 동작하는 제어 유니트에 의해 데이터 포맷 변환부를 제어하여 회로망 데이터와 ATM망 데이터 간의 변환을 수행하며, 데이터 포맷 변환시 CAS(Channel Associate Signaling) 정보의 유무에 따라 제어 유니트의 동작을 차별화함으로써, CAS 정보의 삽입 및 추출 동작을 용이하게 수행할 수 있고, 다음번에 조립/분할하고자 하는 회로 에뮬레이션 구조의 형태를 예측하므로써 데이터 변환 속도를 향상시킬 수 있도록 한 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법이 제시된다.The present invention relates to an interworking device and an interworking method for mapping between network information and asynchronous transfer mode network information in an asynchronous transfer mode (ATM) network, and includes a vertical frame buffer for storing data flowing into or out of the network. A data format converter is configured between the Vertical Frame Buffer (VFB) and the Horizontal Cell Buffer (HCB) that stores data flowing into or out of the ATM network, and is interrupted by an interrupt generated during frame reception / transmission at the network connection. Insertion of CAS information by controlling the data format conversion unit by an operating control unit to convert between network data and ATM network data, and differentiate the operation of the control unit depending on the presence or absence of CAS (Channel Associate Signaling) information during data format conversion. And extraction operation can be easily performed, and then By in predicting the type of emulation circuit structure to a character asynchronous transfer to improve the data rate conversion mode network interworking method is presented for the mappings between the network information, and Asynchronous Transfer Mode network information.

Description

비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치 및 연동 방법{Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof}Working device for mapping a circuit network data and asynchronous transfer mode network data in a atm network and the method thereof}

본 발명은 비동기 전송 모드(Asynchronous Transfer Mode; 이하, 'ATM'이라 함)망에서의 회로 에뮬레이션 서비스(Circuit Emulation Service) 중 구조화 데이터 포맷 서비스(Structured Data Format Service)를 지원하기 위한 연동 장치 및 연동 방법에 관한 것으로, 보다 상세하게는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치 및 연동 방법에 관한 것이다.The present invention provides an interworking device and an interworking method for supporting a structured data format service among circuit emulation services in an asynchronous transfer mode network (hereinafter, referred to as an 'ATM') network. In more detail, the present invention relates to an interworking device and an interworking method for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network.

일반적으로, 회로망과 ATM망 간에 데이터를 송수신하고자 할 때에는 각 통신망에서 사용하는 규격에 맞게 데이터의 포맷을 변환시켜야 한다. ATM-FORUM 권고안 AF-VTOA-0078.000 회로 에뮬레이션 서비스 상호운용 규격(Circuit Emulation Service Interoperability) 버전 2.0에는 ATM망에서의 회로 에뮬레이션 서비스 중 N×64Kbps 구조화 데이터 포맷 서비스를 지원하기 위한 회로망과 ATM망 간의 연동을 위한 시스템 구조 및 알고리즘이 제시되어 있다. 종래에는 이러한 데이터 포맷 변환을 하드웨어적으로 처리하였는데, 이에 따라 비용이 증가하는 등의 문제점이 있다.In general, when data is to be transmitted and received between a network and an ATM network, the format of the data must be converted according to a standard used in each communication network. ATM-FORUM Recommendation AF-VTOA-0078.000 Circuit Emulation Service Interoperability Version 2.0 introduces the interworking between the ATM and the network for supporting N × 64 Kbps structured data format service among the circuit emulation services in ATM networks. System architecture and algorithms are shown. Conventionally, such a data format conversion has been processed in hardware, and thus there is a problem such as an increase in cost.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 회로망의 정보와 ATM망 정보간의 맵핑 기능을 수행하는 데 있어서 소프트웨어적으로 구현한 제어 유니트를 사용하므로써, 시스템 및 관련 동작 소자의 구현을 용이하게 하고 우수한 성능을 갖는 회로 에뮬레이션 서비스를 제공하는 것을 그 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and by using a control unit implemented in software in performing a mapping function between network information and ATM network information, it is easy to implement a system and related operating elements. The technical problem is to provide a circuit emulation service having excellent performance.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치는 회로망 접속부; 상기 회로망 접속부의 각 포트별로 구성되어 회로망 데이터를 저장하기 위한 수직 프레임 버퍼부; 비동기 전송 모드(ATM)망 데이터 형태인 비동기 전송 모드 적응계층 타입-1 프로토콜 데이터 유니트(AAL1 PDU)를 저장하기 위한 수평 셀 버퍼부; 상기 수평 셀 버퍼부에 저장된 상기 AAL1 PDU에 AAL1 헤더를 삽입하거나 AAL1 PDU를 읽어 상기 수직 프레임 버퍼에 저장하기 위한 AAL1 PDU 헤더 처리부; 상기 AAL1 PDU 헤더 처리부로부터 AAL1 PDU를 수신하여 ATM 셀 헤더를 삽입한 후 ATM망으로 전송하거나 ATM망으로부터 ATM 셀을 수신하여 AAL1 PDU를 추출한 후 상기 AAL1 PDU 헤더 처리부로 전달하기 위한 ATM 셀 처리부; 상기 수직 프레임 버퍼에 기록된 회로망 데이터를 변환하여 상기 수평 셀 버퍼로 전송하거나 상기 수평 셀 버퍼에 기록된 AAL1 PDU 정보를 변환하여 상기 수직 프레임 버퍼로 전송하기 위한 데이터 포맷 변환부; 전송되는 데이터에 관한 스케쥴 정보 및 타임 슬롯이 할당되어 있는 논리적인 연결에 대한 정보를 상기 제어 유니트에 제공하기 위한 참조 정보 테이블부; 및 상기 참조 정보 테이블부를 이용하여 상기 데이터 포맷 변환부의 동작을 제어하기 위한 제어 유니트를 포함하여 구성되는 것을 특징으로 한다.In accordance with an aspect of the present invention, there is provided an interlocking device for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network. A vertical frame buffer unit configured for each port of the network connection unit to store network data; A horizontal cell buffer unit for storing an asynchronous transmission mode adaptive layer type-1 protocol data unit AAL1 PDU in the form of an asynchronous transmission mode (ATM) network data; An AAL1 PDU header processing unit for inserting an AAL1 header into the AAL1 PDU stored in the horizontal cell buffer unit or reading an AAL1 PDU into the vertical frame buffer; An ATM cell processor for receiving an AAL1 PDU from the AAL1 PDU header processor and inserting an ATM cell header and transmitting the ATM cell header to an ATM network or receiving an ATM cell from an ATM network, extracting an AAL1 PDU, and delivering the AAL1 PDU to the AAL1 PDU header processor; A data format converter for converting network data recorded in the vertical frame buffer and transmitting the converted data to the horizontal cell buffer or converting AAL1 PDU information recorded in the horizontal cell buffer to the vertical frame buffer; A reference information table section for providing the control unit with schedule information about data to be transmitted and information about a logical connection to which a time slot is allocated; And a control unit for controlling the operation of the data format conversion unit by using the reference information table unit.

또한, 상기 기술적 과제를 달성하기 위한 본 발명에 따른 비동기 전송 모드 망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법은 회로망 데이터가 수신 또는 송신됨에 따라 회로망 접속부에서 제어 유니트에 발생시킨 인터럽트에 의해 각 타임 슬롯별로 스케쥴 비트를 체크하는 단계; 상기 스케쥴 비트를 체크한 결과 특정 타임 슬롯의 스케쥴 비트가 설정되어 있는 경우 해당 타임 슬롯이 할당된 논리적 연결의 식별자를 구하는 단계; 상기 식별자를 이용하여 기술자 테이블의 위치를 파악하고, 상기 기술자 테이블의 환경 필드를 검사하는 단계; 상기 환경 필드를 검사한 결과 베이직 모드인 경우에는 베이직 모드용 파라미터값 프로그래밍 과정을 수행하고 변환 초기 비트를 설정한 후 데이터 포맷 변환 과정을 수행하는 단계; 상기 변환을 수행한 후 수신측 또는 송신측의 수직 프레임 버퍼(VFB) 및 수평 셀 버퍼(HCB)의 변환 이후의 어드레스를 상기 기술자 테이블에 저장하는 단계; 상기 환경 필드를 검사한 결과 위드카스 모드인 경우에는 상기 수신측 또는 송신측 HCB 내에 새롭게 적혀야 할 데이터의 길이 및 구조 마지막까지 필요한 바이트 수를 구한 후, 상기 수신측 또는 송신측 HCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 작을 경우에는 상기 베이직 모드용 파라미터값 프로그래밍 과정으로 진행하는 단계; 및 상기 수신측 또는 송신측 HCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 큰 경우에는 위드카스 모드용 파라미터값 프로그래밍 과정을수행하고 카스 초기 비트를 설정한 후 상기 데이터 포맷 변환 과정으로 진행하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, the interlocking method for mapping between the network information and the asynchronous transmission mode network information in the asynchronous transmission mode network according to the present invention for achieving the above technical problem interrupts generated in the control unit in the network connection unit as the network data is received or transmitted Checking a schedule bit for each time slot by a; Obtaining an identifier of a logical connection to which a corresponding time slot is allocated when a schedule bit of a specific time slot is set as a result of checking the schedule bit; Identifying a location of a descriptor table using the identifier and inspecting an environment field of the descriptor table; Performing a parameter value programming process for a basic mode, setting a conversion initial bit, and performing a data format conversion in the basic mode when the environment field is checked; Storing the address after the conversion of the vertical frame buffer (VFB) and the horizontal cell buffer (HCB) on the receiving side or the transmitting side in the descriptor table after performing the conversion; After checking the environment field, in the case of the Weed-cas mode, the length of the data to be newly written in the receiving side or the transmitting side HCB and the number of bytes required until the end of the structure are obtained, and then the AAL1 PDU is assigned to the receiving side or the transmitting side HCB. If the number of bytes to configure is smaller than the number of bytes necessary to construct a structure, proceeding to the parameter value programming process for the basic mode; And if the number of bytes for constructing the AAL1 PDU in the receiving side or the transmitting side HCB is larger than the number of bytes necessary for constructing the structure, perform the parameter value programming process for the Weed Cass mode, set the CAS initial bit, and then set the data format. Characterized in that it comprises the step of proceeding to the conversion process.

도 1은 본 발명에 따른 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치의 블록도.1 is a block diagram of a companion device for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network according to the present invention.

도 2a 및 도 2b는 본 발명에 적용되는 수직 프레임 버퍼 및 시그널링 버퍼의 구조도.2A and 2B are structural diagrams of a vertical frame buffer and a signaling buffer applied to the present invention.

도 3은 본 발명에 적용되는 수평 프레임 버퍼의 구조도.3 is a structural diagram of a horizontal frame buffer applied to the present invention.

도 4a 및 도 4b는 본 발명에 따른 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보간의 연동 방법을 설명하기 위해 도시한 흐름도.4A and 4B are flowcharts illustrating an interworking method between circuit information and asynchronous transmission mode network information in an asynchronous transmission mode network according to the present invention;

도 5는 본 발명에 적용되는 스케줄 테이블의 구조도.5 is a structural diagram of a schedule table applied to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

11 : 회로망 접속부 12 : 수직 프레임 버퍼부11 network connection part 12 vertical frame buffer part

12-1 : 수신측 수직 프레임 버퍼 12-2 : 송신측 수직 프레임 버퍼12-1: Receive side vertical frame buffer 12-2: Sender vertical frame buffer

13 : 데이터 포맷 변환부 14 : 제어 유니트13 data format converter 14 control unit

15 : 수평 셀 버퍼부 15-1 : 수신측 수평 셀 버퍼15: horizontal cell buffer 15-1: receiving side horizontal cell buffer

15-2 : 송신측 수평 셀 버퍼 16 : AAL1 PDU 헤더 처리부15-2: Horizontal cell buffer of the transmitting side 16: AAL1 PDU header processing unit

17 : ATM 셀 처리부 18 : 참조 정보 테이블부17: ATM cell processing unit 18: reference information table

18-1 : 스케쥴 테이블 18-2 : 기술자 테이블18-1: Schedule Table 18-2: Descriptor Table

본 발명에서 제시되는 회로망과 ATM망 정보 간의 맵핑을 위한 연동 장치는 회로망에서 유입되는 데이터를 ATM망에서 전송 가능한 상태로 변환하고, 반대로 ATM 망에서 유입되는 정보를 회로망에서 전송 가능한 형태로 변환하는 역할을 수행한다. 여기에서 회로망과 ATM망 간에 전송되는 데이터의 형태 및 변환에 대한 규칙 은 특별히 언급되지 않는 한 ITU-T 권고안 I.363.1과 ATM-FORUM 권고안 AF-VTOA-0078.000에 명시된 내용을 따른다.The interworking device for mapping between the network and ATM network information presented in the present invention converts data flowing from the network into a state capable of being transmitted from the ATM network, and conversely, converts information from the ATM network into a form that can be transmitted from the network. Do this. The rules for the type and transformation of data transmitted between the network and the ATM network here follow the specifications set out in ITU-T Rec. I.363.1 and ATM-FORUM Recommendation AF-VTOA-0078.000.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명에 따른 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치의 블록도이다.1 is a block diagram of a companion device for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network according to the present invention.

도시된 바와 같이, 본 발명에 따른 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치는 회로망 접속부(11), 수직 프레임 버퍼(Vertical Frame Buffer; 이하. 'VFB'라 함)부(12), 데이터 포맷 변환부(13), 제어 유니트(14), 수평 셀 버퍼(Horizontal Cell Buffer; 이하, 'HCB'라 함)부(15), ATM 적응계층 타입-1(ATM Adaptation Layer type-1; 이하, 'AAL1'이라 함) 프로토콜 데이터 유니트(Protocol Data Unit; 이하, 'PDU'라 함) 헤더 처리부(16), ATM 셀 처리부(17) 및 참조 정보 테이블부(18)를 포함하여 구성된다. 보다 상세히 설명하면다음과 같다.As shown, the interworking device for mapping between the network information and the asynchronous transmission mode network information according to the present invention includes a network connection unit 11, a vertical frame buffer (hereinafter referred to as 'VFB') unit 12 A data format conversion unit 13, a control unit 14, a horizontal cell buffer (hereinafter referred to as "HCB") unit 15, an ATM adaptation layer type-1; A protocol data unit (hereinafter referred to as a 'PDU') header processing unit 16, an ATM cell processing unit 17, and a reference information table unit 18 are included. More detailed description is as follows.

먼저, 회로망으로부터 ATM망으로의 데이터 흐름을 설명하면, 회로망 접속부(11)를 통해 유입된 T1/E1 형태의 회로망 데이터는 VFB부(12)의 수신측 VFB(RVFB; 12-1)에 저장되고, 이 데이터는 제어 유니트(14)의 제어에 따라 데이터 포맷 변환부(13)에서 변환되어 HCB부(15)의 수신측 HCB(RHCB; 15-1)에 저장된다. RHCB(15-1)에 저장된 데이터는 AAL1 PDU의 형태이며, ITU-T 권고안 I.363.1에 정의된 형태를 갖는다. 이와 같은 형태의 데이터는 다시 제어 유니트(14)의 제어에 따라 AAL1 PDU 헤더 처리부(16)로 전달되어 AAL1 헤더의 CRC-3 및 패리티 검사를 수행한 후, ATM 셀 처리부(17)로 전송되며, ATM 셀 처리부(17)에서는 AAL1 PDU에 5옥텟의 헤더를 삽입하여 ATM망으로 전송한다.First, the data flow from the network to the ATM network will be described. The T1 / E1 type network data introduced through the network connection unit 11 is stored in the receiving side VFB (RVFB; 12-1) of the VFB unit 12. This data is converted by the data format conversion unit 13 under the control of the control unit 14 and stored in the receiving side HCB (RHCB) 15-1 of the HCB unit 15. The data stored in the RHCB 15-1 is in the form of AAL1 PDUs and has the form defined in ITU-T Rec. I.363.1. This type of data is again transferred to the AAL1 PDU header processing unit 16 under the control of the control unit 14 to perform CRC-3 and parity check of the AAL1 header, and then transmitted to the ATM cell processing unit 17. The ATM cell processing unit 17 inserts a 5-octet header into the AAL1 PDU and transmits it to the ATM network.

한편, ATM망으로부터 회로망으로의 데이터 흐름을 설명하면, ATM 셀 처리부(17)는 ATM망에서 유입된 ATM 셀에서 AAL1 PDU를 추출하여 AAL1 PDU 헤더 처리부(16)로 전송하고, AAL1 헤더 처리부(16)는 AAL1 PDU 헤더에 대한 CRC-3 및 패리티 검사를 수행한다. 이후, 검사 완료된 AAL1 PDU는 HCB부(15)의 송신측 HCB(THCB; 15-2)에 저장되고, 제어 유니트(14)의 제어에 따라 데이터 포맷 변환부(13)에서 THCB(15-2)에 저장된 정보를 변환하여 송신측 VFB(TVFB; 12-2)에 저장한다. TVFB(12-2)에 저장된 정보는 회로망 접속부(11)에 의해 일정 속도로 회로망으로 전송된다.Meanwhile, referring to the data flow from the ATM network to the network, the ATM cell processing unit 17 extracts the AAL1 PDU from the ATM cell introduced from the ATM network and transmits the AAL1 PDU to the AAL1 PDU header processing unit 16, and the AAL1 header processing unit 16 ) Performs CRC-3 and parity check on the AAL1 PDU header. Thereafter, the inspected AAL1 PDU is stored in the transmission side HCB (THCB) 15-2 of the HCB unit 15, and under the control of the control unit 14, the data format conversion unit 13 performs the THCB 15-2. The stored information is converted into the VFB (TVFB) 12-2. The information stored in the TVFB 12-2 is transmitted to the network at a constant speed by the network connection unit 11.

도 1에 도시한 회로망과 ATM망 정보 간의 맵핑을 위한 연동 장치의 각 부분에 대하여 도 2 및 도 3을 참조하여 보다 상세히 설명하기로 한다.Each part of the companion device for mapping between the network and ATM network information shown in FIG. 1 will be described in more detail with reference to FIGS. 2 and 3.

회로망 접속부(11)는 회로망에서 유입되는 T1/E1 프레임 정보를 RVFB에 저장하는 기능을 수행하고, 반대로 TVFB에 저장된 정보를 일정 시간 간격으로 회로망으로 전송하는 기능을 수행한다. 회로망 접속부(11)가 회로망에 대해 갖는 인터페이스는 본 발명에서 제안되는 사항이 아니며, T1/E1 프레임을 처리하는 일반적인 다른 장비는 소자가 제시하는 인터페이스를 갖는다. 이 인터페이스를 통하여 회로망의 데이터 및 시그널링 관련 데이터를 주고 받는다.The network connection unit 11 performs a function of storing the T1 / E1 frame information flowing from the network in the RVFB and, on the contrary, transmits the information stored in the TVFB to the network at regular intervals. The interface that the network connection 11 has to the network is not proposed in the present invention, and other general equipment for processing the T1 / E1 frame has an interface presented by the device. Through this interface, data and signaling related data of the network are exchanged.

수직 프레임 버퍼부(12)는 RVFB(12-1) 및 TVFB(12-2)로 구성되며, 그 구조는 도 2에 도시하였다. 도 2a 및 도 2b는 본 발명에 적용되는 수직 프레임 버퍼 및 시그널링 버퍼의 구조도이다.The vertical frame buffer unit 12 is composed of an RVFB 12-1 and a TVFB 12-2, the structure of which is shown in FIG. 2A and 2B are structural diagrams of a vertical frame buffer and a signaling buffer applied to the present invention.

회로망 접속부(11)에 여러 개의 포트가 존재하는 경우 VFB는 각 포트별로 구성되며, 각 포트에서 유입되는 T1/E1 프레임 정보를 저장하는 데 사용된다. 도 2a에서 알 수 있듯이 VFB는 논리적으로 32옥텟의 열과 64바이트의 행으로 이루어진다. VFB 내의 각 옥텟에는 T1/E1 회로망에서 유입된 정보 또는 ATM망으로부터 유입되어 T1/E1 형태로 변환된 정보가 저장되는데 T1/E1 프레임 내의 각 타임 슬롯 번호가 VFB 내의 열(column)이 되어 T1/E1 프레임이 유입되는 125㎲마다 회로망 접속부(11)에 의해 데이터가 기록되거나 독출되게 된다. 따라서 E1의 경우 제 0 열부터 31열까지의 모든 옥텟이 매 125㎲마다 유입되는 E1 프레임의 타임 슬롯 0부터 31까지의 값으로 채워지며, 모든 라인의 영역이 프레임 수신에 사용된다. T1의 경우 제 0열부터 23열까지의 옥텟과 제 32열부터 제 55열까지의 옥텟이 T1 프레임 타임 슬롯 0부터 23, 32부터 55까지의 값으로 채워지며, 라인 24부터 31, 라인 56부터 63까지의 라인은 데이터를 저장하는 데 사용되지 않는다.When multiple ports exist in the network connection unit 11, the VFB is configured for each port and used to store T1 / E1 frame information flowing from each port. As can be seen in FIG. 2A, the VFB logically consists of 32 octets of columns and 64 bytes of rows. Each octet in the VFB contains information from the T1 / E1 network, or information from the ATM network and converted to T1 / E1 format, where each time slot number in the T1 / E1 frame is a column in the VFB. Data is recorded or read out by the network connection unit 11 at every 125 kHz into which the E1 frame flows. Therefore, in the case of E1, all octets from column 0 to column 31 are filled with values from time slots 0 to 31 of the E1 frame introduced every 125 ms, and all line areas are used for frame reception. For T1, octets in columns 0 through 23 and octets in columns 32 through 55 are filled with values from T1 frame time slots 0 through 23, 32 through 55, and from lines 24 through 31 and lines 56 through. Lines up to 63 are not used to store data.

또한, T1의 경우에는 24프레임마다, E1의 경우에는 16프레임마다 각 타임 슬롯별로 4비트의 시그널링 데이터가 송수신되는데, 이를 저장하기 위하여 총 64옥텟의 시그널링 버퍼가 사용된다. 도 2b는 시그널링 버퍼의 구조를 나타낸다. T1 프레임의 경우는 24프레임마다 12옥텟의 시그널링 데이터가 시그널링 버퍼로 송수신되며, E1 프레임의 경우는 16프레임마다 16옥텟의 시그널링 데이터가 송수신된다. 따라서 T1의 경우 VFB에는 총 2개의 멀티 프레임과 이와 관련된 시그널링 데이터가 저장될 수 있고, E1의 경우에는 총 4개의 멀티 프레임과 이와 관련된 시그널링 데이터가 저장된다.In addition, four bits of signaling data are transmitted and received for each time slot every 24 frames in the case of T1 and every 16 frames in the case of E1. A total of 64 octets of signaling buffers are used to store them. 2B shows the structure of the signaling buffer. In the case of a T1 frame, 12 octets of signaling data are transmitted and received to the signaling buffer every 24 frames. In the case of an E1 frame, 16 octets of signaling data are transmitted and received every 16 frames. Accordingly, in the case of T1, a total of two multiframes and signaling data related thereto may be stored in the VFB, and in the case of E1, a total of four multiframes and signaling data related thereto may be stored.

데이터 포맷 변환부(13)는 제어 유니트(14)의 제어에 따라 VFB와 HCB에 저장된 데이터를 변환하여 옮기는 동작을 수행한다. 즉, VFB에 기록된 프레임 정보에서 64Kbps 타임 슬롯 단위로 데이터를 변환하여 HCB로 옮기는 동작과 HCB의 AAL1 PDU 정보를 읽어서 64Kbps 단위의 데이터로 변환한 후 VFB에 옮기는 동작을 수행한다. VFB와 HCB에 저장되는 정보의 형태인 T1/E1 프레임과 AAL1 PDU는 각각 ITU-T G.704 및 I.363.1에 정의된 규정을 따른다. 데이터 포맷 변환부(13)는 레지스터 인터페이스를 통하여 제어 유니트(14)의 제어를 받는데, 이때 사용되는 파라미터와 이 파라미터에 의한 데이터 포맷 변환부의 동작은 각 방향별로 다음과 같이 설명될 수 있다.The data format conversion unit 13 performs an operation of converting and transferring data stored in the VFB and the HCB under the control of the control unit 14. That is, the data is converted from the frame information recorded in the VFB to the 64Kbps time slot unit and transferred to the HCB, and the AAL1 PDU information of the HCB is read and converted to 64Kbps unit data and then transferred to the VFB. T1 / E1 frames and AAL1 PDUs, which are types of information stored in the VFB and HCB, follow the definitions defined in ITU-T G.704 and I.363.1, respectively. The data format conversion unit 13 is controlled by the control unit 14 through the register interface. The parameter used and the operation of the data format conversion unit by this parameter can be described as follows in each direction.

먼저, 회로망에서 ATM망 방향으로 유입되는 데이터에 대한 데이터 포맷 변환부의 동작은 다음과 같다. 이 경우 데이터 포맷 변환부는 회로망으로부터 유입되어VFB에 저장된 데이터를 독출하여 AAL1 PDU로 구성하고, 이를 HCB에 저장하는 역할을 수행한다. 이와 같은 동작을 수행하기 위해서 제어 유니트는 다음과 같은 파라미터를 이용하여 데이터 포맷 변환부를 제어한다.First, the operation of the data format converter for data flowing from the network to the ATM network is as follows. In this case, the data format conversion unit reads data stored in the VFB and configures the AAL1 PDU, and stores the data in the HCB. In order to perform such an operation, the control unit controls the data format converter using the following parameters.

1. 할당된 타임 슬롯 : 데이터 포맷 변환부가 변환 대상으로 사용할 정보가 위치하는 열에 대한 정보를 각 열에 비트를 할당하여 표시한 값으로, 총 32비트의 크기를 가지며, 1로 설정된 경우가 변환 대상이 되는 열을 나타낸다.1. Allocated time slot: The data format converter displays the information on the column where the information to be converted is located by assigning bits to each column, and has a total size of 32 bits. It shows the heat to become.

2. 채널 결합 신호(Channel Associate Signaling; 이하, 'CAS'라 함) 삽입 : 데이터 포맷 변환 후에 할당된 모든 타임 슬롯에 대한 시그널링 데이터를 HCB에 기록하도록 한다.2. Channel Associate Signaling (hereinafter, referred to as 'CAS') insertion: Signaling data for all allocated time slots after data format conversion is recorded in HCB.

3. 변환 길이 : 변환할 데이터의 길이를 옥텟으로 표시한 값이다.3. Conversion Length: The length of the data to convert in octets.

4. RVFB 변환 시작 어드레스 : RVFB에서 변환을 시작할 데이터가 위치하는 곳의 어드레스이다.4. RVFB conversion start address: This is the address where the data to start conversion in RVFB is located.

5. RHCB 변환 시작 어드레스 : 변환되는 데이터가 RHCB에 기록될 곳의 어드레스이다.5. RHCB conversion start address: This is an address where data to be converted is recorded in the RHCB.

6. 변환 초기화 : 변환을 시작하도록 한다.6. Initialize the transformation: Start the transformation.

이상에서 정의된 파라미터에 의해 데이터 포맷 변환부(13)는 RVFB에서 어드레스를 증가시키면서 할당된 타임 슬롯에서만 지정된 길이 만큼의 데이터를 읽어들여 RHCB(15-1)에 기록하고, CAS 삽입 신호가 인에이블되어 있는 경우 시그널링 버퍼로부터 할당된 타임 슬롯에 대한 시그널링 데이터를 읽어들여 RHCB(15-1)에 데이터를 적은 다음 영역에 기록한다.By the parameters defined above, the data format conversion unit 13 reads data of the specified length only in the allocated time slots while increasing the address in the RVFB, and writes the data to the RHCB 15-1, and enables the CAS insertion signal to be enabled. If so, the signaling data for the allocated time slot is read from the signaling buffer and the data is written to the RHCB 15-1 in the next area.

다음으로, ATM망으로부터 회로망 방향으로 데이터가 유입되는 경우 데이터 포맷 변환부(13)의 동작은 다음과 같다. 이 경우 데이터 포맷 변환부(13)는 ATM망에서 유입되어 THCB(15-2)에 저장된 AAL1 PDU 데이터를 읽어서 각 타임 슬롯별 데이터를 추출하여 이를 TVFB(12-2)의 해당 타임 슬롯에 기록하는 동작을 수행한다. 이와 같은 동작을 수행하기 위하여 제어 유니트(14)는 다음과 같은 파라미터를 이용하여 데이터 포맷 변환부(13)를 제어한다.Next, when data flows from the ATM network to the network direction, the operation of the data format converter 13 is as follows. In this case, the data format conversion unit 13 reads AAL1 PDU data flowing from the ATM network and stored in the THCB 15-2, extracts data for each time slot, and records the data in the corresponding time slot of the TVFB 12-2. Perform the action. In order to perform such an operation, the control unit 14 controls the data format conversion unit 13 using the following parameters.

1. 할당된 타임 슬롯 : 데이터 포맷 변환부가 변환 대상으로 사용할 정보가 위치하는 열에 대한 정보를 각 열에 비트를 할당하여 표시한 값으로 총 32비트의 크기를 가지며, 1로 설정된 경우가 변환 대상이 되는 열을 나타낸다.1. Allocated time slot: The data format converter displays the information on the column where the information to be converted is located by assigning bits to each column. It has a total size of 32 bits and is set to 1 to be converted. Indicates heat.

2. CAS 추출 : 데이터 포맷 변환 후에 할당된 모든 타임 슬롯에 대한 시그널링 데이터를 시그널링 버퍼에 기록하도록 한다.2. CAS Extraction: After signaling data format, the signaling data for all allocated time slots is recorded in the signaling buffer.

3. 변환 길이 : 변환할 데이터의 길이를 옥텟으로 표시한 값이다.3. Conversion Length: The length of the data to convert in octets.

4. TVFB 변환 시작 어드레스 : TVFB에 변환되는 데이터가 기록될 곳의 어드레스이다.4. TVFB conversion start address: This is an address where data to be converted to TVFB is recorded.

5. RHCB 변환 시작 어드레스 : THCB에서 변환을 시작할 데이터가 위치하는 곳의 어드레스이다.5. RHCB conversion start address: This is the address where data to start conversion in THCB is located.

6. 변환 초기화 : 변환을 시작하도록 한다.6. Initialize the transformation: Start the transformation.

상기에서 정의된 파라미터에 의해 데이터 포맷 변환부는 다음과 같이 동작한다. THCB에서 어드레스를 증가시키면서 데이터를 순서적으로 지정된 길이만큼 읽어들여 TVFB의 할당된 타임 슬롯 위치에 순서대로 적는다. CAS 추출 신호가 인에이블되어 있는 경우 HCB의 데이터를 읽어들인 다음에서부터 시그널링 데이터를 읽어들여 할당된 타임 슬롯의 시그널링 데이터를 시그널링 버퍼에 기록한다.The data format conversion unit operates as follows by the parameters defined above. In the THCB, the data is read in order by the specified length while increasing the address, and the data is written in order in the TVFB's assigned time slot position. When the CAS extraction signal is enabled, the signaling data is read from the HCB data after reading the HCB data, and the signaling data of the allocated time slot is recorded in the signaling buffer.

제어 유니트(14)는 회로망 접속부(11)와 AAL1 PDU 헤더 처리부(16)로부터의 신호를 수신하여 참조 정보 테이블(18)을 참조하여 논리적인 연결별로 데이터 포맷 변환부(13)의 동작을 제어하여 회로망 데이터와 AAL1 PDU 간의 데이터 변환을 제어하는 기능을 수행한다.The control unit 14 receives the signals from the network connection unit 11 and the AAL1 PDU header processing unit 16 and controls the operation of the data format conversion unit 13 for each logical connection by referring to the reference information table 18. This function controls the data conversion between network data and AAL1 PDU.

HCB부(15)는 RHCB(15-1) 및 THCB(15-2)로 구성되며, 48옥텟의 AAL1 PDU를 저장하는 데 사용된다. 도 3은 본 발명에 적용되는 수평 프레임 버퍼의 구조도이다. HCB부(15)는 VFB부(12)에 T1/E1 프레임 형태로 저장된 데이터에서 타임 슬롯 별로 데이터를 추출한 다음 구성한 AAL1 PDU 형태의 셀 데이터나 ATM망에서 수신된 ATM 셀로부터 추출된 AAL1 PDU 형태의 셀 데이터를 저장하는 데 사용된다. HCB에는 AAL1 PDU 형태의 데이터가 연속적인 데이터 영역에 기록되며, 이외에 시그널링 데이터의 연속적인 기록을 위하여 16옥텟의 예비 장소를 가지고 있다. 따라서 논리적 연결 0부터 논리적 연결 N까지 각 논리적인 연결당 총 64옥텟의 장소가 할당된다. 도 3은 논리적인 연결에 할당된 HCB의 형태를 나타내며, 이러한 논리적인 연결은 T1의 경우 24개, E1의 경우 32개까지 할당할 수 있다.The HCB unit 15 is composed of an RHCB 15-1 and a THCB 15-2, and is used to store 48 octets of AAL1 PDUs. 3 is a structural diagram of a horizontal frame buffer according to the present invention. The HCB unit 15 extracts data for each time slot from data stored in the VFB unit 12 in the form of a T1 / E1 frame, and then configures the cell data of the AAL1 PDU type or the AAL1 PDU type extracted from the ATM cell received from the ATM network. Used to store cell data. In the HCB, data in the form of AAL1 PDU is recorded in a continuous data area. In addition, the HCB has 16 octets of spare locations for continuous recording of signaling data. Therefore, a total of 64 octets of space are allocated for each logical connection from logical connection 0 to logical connection N. 3 shows the type of HCB allocated to a logical connection, and this logical connection can be allocated up to 24 for T1 and 32 for E1.

AAL1 PDU 헤더 처리부(16)는 HCB부(15)에 저장된 AAL1 PDU의 패이로드를 읽어들여 1바이트의 AAL1 헤더를 삽입하여 ATM 셀 처리부로 전송하는 기능과 ATM 셀 처리부(17)로부터 AAL1 PDU를 읽어들여 AAL1 PDU 헤더의 적합성을 판단한 후에 VFB(12)에 저장하는 기능을 수행한다. AAL1 PDU 헤더의 구성 및 검사는 ITU-TI.363.1 권고안에 따른다.The AAL1 PDU header processing unit 16 reads the payload of the AAL1 PDU stored in the HCB unit 15, inserts a 1-byte AAL1 header and transmits it to the ATM cell processing unit, and reads the AAL1 PDU from the ATM cell processing unit 17. After determining the suitability of the AAL1 PDU header, and stores in the VFB (12). The construction and inspection of the AAL1 PDU header is in accordance with ITU-TI.363.1.

ATM 셀 처리부(17)는 AAL1 PDU 헤더 처리부(16)로부터 48 옥텟의 AAL1 PDU를 수신하여 해당 논리적 연결에 대응되는 5옥텟의 ATM 셀 헤더를 삽입한 후에 53바이트의 ATM 셀 정보를 ATM망으로 전송하고, ATM망을부터 53옥텟의 ATM 셀을 수신하여 ATM 셀 헤더의 적합성을 확인하고 AAL1 PDU를 추출한 후 AAL1 PDU 헤더 처리부로 전달하는 기능을 수행한다.The ATM cell processing unit 17 receives 48 octets of the AAL1 PDU from the AAL1 PDU header processing unit 16, inserts an 5-octet ATM cell header corresponding to the logical connection, and transmits 53 bytes of ATM cell information to the ATM network. It receives the 53-octet ATM cell from the ATM network, checks the suitability of the ATM cell header, extracts the AAL1 PDU, and delivers it to the AAL1 PDU header processing unit.

도 4a 및 도 4b는 본 발명에 따른 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보간의 연동 방법을 설명하기 위해 도시한 흐름도이며, 도 5를 참조하여 회로망 데이터를 AAL1 PDU로 변환하는 과정 및 AAL1 PDU를 회로망 데이터로 변환하는 과정의 두가지 데이터 흐름별로 데이터의 변환 과정을 설명하기로 한다.4A and 4B are flowcharts illustrating a method of interworking between network information and asynchronous transmission mode network information in an asynchronous transmission mode network according to the present invention. Referring to FIG. 5, a process of converting network data into an AAL1 PDU and The two data flows of converting the AAL1 PDU into the network data will be described.

도 4a를 참조하여, 회로망 데이터를 AAL1 PDU로 변형하는 분할(segmentation) 과정을 설명하면 다음과 같다.Referring to FIG. 4A, a segmentation process of transforming network data into an AAL1 PDU will be described.

회로망으로부터 T1/E1 프레임이 수신되면(S401) 회로망 접속부는 프레임이 수신되었음을 알리기 위하여 제어 유니트(14)에 인터럽트를 발생시킨다(S402). 제어 유니트(14)는 인터럽트 수신시에 해당 인터럽트에 맵핑되는 프레임이 VFB에 적히는 위치의 라인을 인덱스로 이용하여 스케쥴 테이블(18-1)로부터 각 타임 슬롯별로 스케쥴 비트를 체크한다(S403).When the T1 / E1 frame is received from the network (S401), the network connection unit generates an interrupt to the control unit 14 to inform that the frame has been received (S402). The control unit 14 checks the schedule bits for each time slot from the schedule table 18-1 by using the line at the position where the frame mapped to the interrupt is written in the VFB as an index when the interrupt is received (S403).

도 5는 본 발명에 적용되는 스케줄 테이블(18-1)의 구조도이며, 각 라인은 인터럽트의 인덱스에 해당한다. 제어 유니트(14)는 한번 인터럽트가 발생할 때마다모든 타임 슬롯에 대해서 스케쥴 상태를 검사한다. 그리고 스케쥴되어 있는 타임 슬롯에 대해서는 해당 타임 슬롯이 할당되어 있는 논리적인 연결에 대한 기술자(descriptor) 테이블(18-2)을 참조하여 해당 논리적 연결의 분할 상태를 파악하여 데이터 포맷 변환부(13)의 동작을 제어하므로써, AAL1 PDU를 HCB부(15)에 구성할 수 있도록 한다. 이러한 스케쥴 테이블은 논리적인 연결에 할당된 타임 슬롯 중 가장 작은 값을 갖는 타임 슬롯의 위치에 스케쥴 비트를 설정하므로써 논리적인 연결에 대해 인터럽트 발생시에 한 번의 처리가 이루어지도록 한다. 또한, 이와 같은 방법을 사용하는 시스템이나 소자의 성능을 위하여 다음번 스케쥴 위치를 예측하여 스케쥴 테이블에 반영하는 방법을 사용한다.5 is a structural diagram of a schedule table 18-1 applied to the present invention, and each line corresponds to an index of an interrupt. The control unit 14 checks the schedule status for all time slots each time an interrupt occurs. For the scheduled time slots, the partition state of the logical connection is determined by referring to the descriptor table 18-2 of the logical connection to which the corresponding time slot is allocated. By controlling the operation, the AAL1 PDU can be configured in the HCB unit 15. Such a schedule table sets a schedule bit in the position of the time slot having the smallest value among the time slots allocated to the logical connection so that a single processing is performed when an interrupt occurs for the logical connection. In addition, for the performance of a system or device using such a method, a method of predicting the next schedule position and reflecting it in a schedule table is used.

일단 특정 타임 슬롯의 스케쥴 비트가 설정되어 있는 경우, 해당 타임 슬롯이 할당된 논리적 연결의 식별자를 구하고(S404), 이 값을 이용하여 기술자 테이블의 위치를 파악한다(S405). 기술자 테이블에는 논리적 연결의 속성에 대한 환경 필드(Configuration field)가 존재하는데, 이 필드에는 베이직 모드(Basic mode) 및 위드 카스 모드(WithCAS mode)에 대한 선택 필드가 정의되어 있다. 이 필드에 정해진 논리적 연결의 속성을 체크하여(S406) 제어 유니트(14)는 다음과 같이 동작한다.Once the schedule bit of a particular time slot is set, an identifier of a logical connection to which the corresponding time slot is allocated is obtained (S404), and the position of the descriptor table is determined using this value (S405). In the descriptor table, there is a configuration field for the attribute of the logical connection, in which selection fields for basic mode and withCAS mode are defined. By checking the attribute of the logical connection defined in this field (S406), the control unit 14 operates as follows.

베이직 모드인 경우, 즉 데이터만을 전송하는 경우에는 [할당된 RHCB 영역의 시작 어드레스 + 1]을 RHCB 변환 시작 어드레스로 프로그래밍하고, 이전에 변환을 마친 다음 영역으로부터 데이터가 처음 위치하는 RVFB의 어드레스를 RVFB 변환 시작 어드레스로 프로그래밍하며, 논리적인 연결별로 설정되어 기술자 테이블에 저장되어 있는 연결별 AAL1 PDU 패이로드 길이를 변환 길이로 입력하고, 역시 논리적인 연결별로 할당된 타임 슬롯 정보를 프로그래밍한다(S407). 이와 같은 프로그래밍 후에 변환 초기 비트를 설정(S408)하여 변환을 수행(S409)하게 되면, HCB에는 AAL1 PDU 형태의 데이터가 구성되게 된다. 변환을 수행한 후에는 VFB 및 HCB의 변환 이후의 어드레스를 읽어들여 기술자 테이블에 저장한다(S410).In the basic mode, that is, when only data is transmitted, program [start address of allocated RHCB area + 1] to the RHCB conversion start address, and RVFB address where the data is first located from the area after the previous conversion. The AAL1 PDU payload length for each connection, which is set for each logical connection and stored in the descriptor table, is input as the conversion length, and the time slot information allocated for each logical connection is programmed (S407). When the conversion initial bit is set (S408) and the conversion is performed (S409) after such programming, data in the form of AAL1 PDU is configured in the HCB. After the conversion, the address after the conversion of the VFB and the HCB is read out and stored in the descriptor table (S410).

위드카스 모드인 경우, 즉 데이터와 함께 시그널링 데이터를 전송하는 경우에는 ATM-FORUM AF-VTOA-OO78.000에 정의된 회로 에뮬레이션 구조에 따라 멀티프레임 단위별로 CAS 정보를 삽입해야 하는데, 이를 위하여 다음과 같이 동작한다. 먼저, 연결별로 할당된 AAL1 PDU 패이로드의 길이를 기술자 테이블로부터 읽어들이고, 이전에 미리 구성된 CAS 정보의 길이를 역시 기술자 테이블로부터 읽어들여 그 차이를 이용하여 RHCB 내에 새롭게 적혀야 할 데이터의 길이를 검사한다. 또한, 이전의 변환시에 기록해둔 변환시 회로 에뮬레이션 구조에 대한 상대적 위치에 대한 정보 역시 기술자 테이블로부터 읽어들여 구조 마지막까지 필요한 바이트 수를 구한다(S411). 이와 같이 하여 얻은 두 값을 비교하여(S412), 두 값중 RHCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 작을 경우, 즉 RHCB 내에 CAS 정보가 존재하지 않는 경우에는 베이직 모드와 같이 변환을 프로그래밍한 후에 변환을 수행하여 AAL1 PDU를 구성한다. 반면, 두 값 중 RHCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 클 경우, 즉 RHCB 내에 CAS 정보가 존재하는 경우에는 [할당된 RHCB 영역의 시작 어드레스 + 1]을 RHCB 변환 시작 어드레스로 프로그래밍하고, 이전에 변환을 마친 다음 영역으로부터 데이터가 처음 위치하는 RVFB의 어드레스를 RVFB 변환 시작 어드레스로 프로그래밍하며, 변환 길이를 구조 마지막까지 필요한 바이트 수로 지정하고, 역시 논리적인 연결별로 할당된 타임 슬롯 정보를 프로그래밍한다(S413). 이후, CAS 삽입 비트를 설정(S414)하여 변환을 수행하는 단계(S409)로 진행한다.In the case of the Widows mode, that is, when signaling data is transmitted together with data, CAS information should be inserted in units of multiframes according to the circuit emulation structure defined in ATM-FORUM AF-VTOA-OO78.000. Works together. First, the length of the AAL1 PDU payload allocated to each connection is read from the descriptor table, and the length of previously configured CAS information is also read from the descriptor table, and the length of data to be newly written in the RHCB is checked using the difference. do. In addition, information on the relative position of the circuit emulation structure during conversion recorded in the previous conversion is also read from the descriptor table to obtain the number of bytes necessary until the end of the structure (S411). Comparing the two values thus obtained (S412), if the number of bytes for configuring the AAL1 PDU in the RHCB is smaller than the number of bytes necessary for constructing the structure, that is, if there is no CAS information in the RHCB, the Basic mode After programming the transformation, perform the transformation to construct the AAL1 PDU. On the other hand, if the number of bytes for constructing the AAL1 PDU in the RHCB is larger than the number of bytes necessary for constructing the structure, that is, if CAS information exists in the RHCB, [start address of the allocated RHCB region + 1] is set to RHCB. Program the translation start address, program the address of the RVFB where the data is initially located from the area after the previous conversion, to the RVFB translation start address, specify the conversion length as the number of bytes required to the end of the structure, and assign it also by logical concatenation. Programmed time slot information (S413). Thereafter, the CAS insertion bit is set (S414) to perform the conversion (S409).

다음으로, 도 4b를 참조하여 AAL1 PDU를 회로망 데이터로 변환하는 과정을 설명하면 다음과 같다.Next, a process of converting the AAL1 PDU into network data will be described with reference to FIG. 4B.

회로망에서 T1/E1 프레임을 송신하면(S501) 프레임을 송신하는 시간 간격마다 회로망 접속부에서 제어어 유니트에 인터럽트를 발생시킨다(S502). 제어 유니트는 인터럽트 수신시에 해당 인터럽트에 맵핑되는 프레임이 VFB에 적히는 위치의 라인을 인덱스로 이용하여 스케쥴링 테이블로부터 각 타임 슬롯별로 스케쥴 비트를 체크한다(S503). 일단 특정 타임 슬롯의 스케쥴 비트가 설정되어 있는 경우, 해당 타임 슬롯이 할당된 논리적 연결의 식별자를 구하고(S504), 이 값을 이용하여 기술자 테이블의 위치를 파악한다(S505). 기술자 테이블에는 논리적 연결의 속성에 대한 환경 필드(Configuration field)가 존재하는데, 베이직 모드(Basic mode)와 위드카스 모드(WithCAS mode)에 대한 선택 필드(Selector field)가 정의되어 있다. 이 필드에 정의된 논리적 연결의 속성을 체크하여(S506) 제어 유니트는 다음과 같이 동작한다.When the T1 / E1 frame is transmitted from the network (S501), the network connection unit generates an interrupt to the control gear unit at every time interval for transmitting the frame (S502). When the control unit receives the interrupt, the control unit checks the schedule bit for each time slot from the scheduling table by using the line at the position where the frame mapped to the interrupt is written on the VFB as an index (S503). Once the schedule bit of a specific time slot is set, an identifier of a logical connection to which the corresponding time slot is allocated is obtained (S504), and the position of the descriptor table is determined using this value (S505). In the descriptor table, there is a configuration field for an attribute of a logical connection, and a selector field is defined for basic mode and withCAS mode. By checking the property of the logical connection defined in this field (S506), the control unit operates as follows.

베이직 모드인 경우, 즉 데이터만을 전송하는 경우에는 [할당된 THCB 영역의 시작 어드레스 + 1]을 THCB 변환 시작 어드레스로 프로그래밍하고, 이전에 변환을마친 다음 영역으로부터 데이터가 처음 위치하는 TVFB의 어드레스를 TVFB 변환 시작 어드레스로 프로그래밍하며, 논리적인 연결별로 설정되어 기술자 테이블에 저장되어 있는 연결별 AAL1 PDU 패이로드 길이를 변환 길이로 입력하고, 역시 논리적인 연결별로 할당된 타임 슬롯 정보를 프로그래밍한다(S507). 이와 같은 프로그래밍 후에 변환 초기 비트를 설정(S508)하여 변환을 수행(S509)하게 되면, THCB에 저장된 AAL1 PDU의 패이로드에 있는 정보는 TVFB에 T1/E1 프레임의 형태로 변환되어 저장되게 된다. 변환을 수행한 후에는 TVFB 및 THCB의 변환 이후의 어드레스를 읽어들여 기술자 테이블에 저장한다(S510).In the basic mode, i.e. when only transmitting data, program [start address of assigned THCB area + 1] to THCB conversion start address, and set the TVFB address where data is first located from the area after the previous conversion. The AAL1 PDU payload length for each connection, which is set for each logical connection and stored in the descriptor table, is input as the conversion length, and the time slot information allocated for each logical connection is programmed (S507). After such programming, the conversion initial bit is set (S508) and the conversion is performed (S509). The information in the payload of the AAL1 PDU stored in the THCB is converted into a T1 / E1 frame and stored in the TVFB. After the conversion, the addresses after the conversion of the TVFB and THCB are read and stored in the descriptor table (S510).

위드카스 모드인 경우, 즉 데이터와 함께 시그널링 데이터를 전송하는 경우에는 ATM-FORUM AF-VTOA-0078.000에 정의된 회로 에뮬레이션 구조에 따라 멀티 프레임 단위별로 CAS 정보를 추출해야 하는데, 이를 위하여 다음과 같이 동작한다. 먼저 연결별로 할당된 AAL1 PDU 패이로드의 길이를 기술자 테이블로부터 읽어들이고, 이전에 미리 구성된 CAS 정보의 길이를 역시 기술자 테이블로부터 읽어들여 그 차이를 이용하여 THCB내에 새롭게 적혀야 할 데이터의 길이를 검사한다. 또한, 이전의 변환시에 기록해둔 변환시 회로 에뮬레이션 구조에 대한 상대적 위치에 대한 정보를 역시 기술자 테이블로부터 읽어들여 구조 마지막까지 필요한 바이트 수를 구한다(S511). 이와 같이 하여 얻은 두 값을 비교하여(S512), 두 값 중 THCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 작을 경우, 즉 THCB내에 CAS 정보가 존재하지 않는 경우에는 베이직 모드의 경우와 같이 데이터 포맷 변환부를 프로그래밍한 후에 변환을 수행하여 AAL1 PDU를구성한다. 반면, 두 값 중 THCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 클 경우, 즉 THCB 내에 CAS 정보가 존재하고 있는 경우에는 [할당된 THCB 영역의 시작 어드레스 + 1]을 THCB 변환 시작 어드레스로 프로그래밍하고, 이전에 변환을 마친 다음 영역으로부터 데이터가 처음 위치하는 TVFB의 어드레스를 TVFB 변환 시작 어드레스로 프로그래밍하며, 변환 길이를 구조 마지막까지 필요한 바이트 수로 지정하고, 역시 논리적인 연결별로 할당된 타임 슬롯 정보를 프로그래밍한다(S513). 이후, CAS 삽입 비트를 설정(S514)하고 변환을 수행하는 단계(S509)로 진행한다.In the case of the Widows mode, that is, when transmitting signaling data together with data, CAS information must be extracted for each multiframe unit according to the circuit emulation structure defined in ATM-FORUM AF-VTOA-0078.000. do. First, the length of the AAL1 PDU payload allocated for each connection is read from the descriptor table, and the length of previously configured CAS information is also read from the descriptor table, and the length of data to be newly written in the THCB is checked using the difference. . Further, information on the relative position of the circuit emulation structure at the time of conversion recorded at the time of the previous conversion is also read from the descriptor table to obtain the number of bytes necessary until the end of the structure (S511). Comparing the two values thus obtained (S512), if the number of bytes for configuring the AAL1 PDU in the THCB is smaller than the number of bytes necessary for constructing the structure, that is, if there is no CAS information in the THCB, the basic As in the case of the mode, the data format converter is programmed and then converted to configure an AAL1 PDU. On the other hand, if the number of bytes for constructing the AAL1 PDU in the THCB is larger than the number of bytes necessary for constructing the structure, that is, if CAS information exists in the THCB, [Start address of the allocated THCB area + 1] Program the THCB conversion start address, program the address of the TVFB where data is initially located from the region after the previous conversion to the TVFB conversion start address, specify the conversion length as the number of bytes required to the end of the structure, and also for logical connections The allocated time slot information is programmed (S513). Thereafter, the CAS insertion bit is set (S514) and the process proceeds to step (S509) for performing the conversion.

이와 같이, CAS 정보의 유무에 따라 제어 유니트의 동작을 차별화하므로써, 데이터 변환 후에 할당된 모든 타임 슬롯에 대한 시그널링 데이터를 HCB 또는 시그널링 버퍼에 기록하는 CAS 정보의 삽입/추출 동작을 용이하게 수행할 수 있다.As such, by differentiating the operation of the control unit according to the presence or absence of CAS information, the insertion / extraction operation of CAS information for recording signaling data for all allocated time slots after the data conversion to the HCB or signaling buffer can be easily performed. have.

상술한 바와 같이, 본 발명은 회로망으로 유입/유출되는 데이터를 VFB에 저장하므로써 프레임의 타임 슬롯 별로 데이터 처리가 가능하다. 또한, VFB와 HCB간에 데이터 포맷 변환부를 구성하고, 회로망 접속부에서 프레임 수신/송신시 발생시키는 인터럽트에 의해 동작하는 제어 유니트에 의해 제어하므로써 VFB 내의 T1/E1 프레임과 HCB 내의 AAL1 PDU 간의 정보 변환을 수행하며, 정보 변환시 CAS 정보의 유무에 따라 제어 유니트의 동작을 차별화하므로써 CAS 정보의 삽입 및 추출 동작을 용이하게 수행할 수 있다. 뿐만 아니라 다음번에 조립/분할하고자 하는 회로 에뮬레이션 구조의 형태를 예측하므로써 데이터 변환 속도를 향상시킬 수 있다.As described above, the present invention enables data processing for each time slot of a frame by storing data flowing into or out of the network in the VFB. In addition, a data format conversion unit is configured between the VFB and the HCB, and the information is converted between the T1 / E1 frame in the VFB and the AAL1 PDU in the HCB by controlling by a control unit operating by an interrupt generated when receiving or transmitting a frame at the network connection unit. In addition, the operation of inserting and extracting CAS information can be easily performed by differentiating the operation of the control unit according to the presence or absence of CAS information during information conversion. In addition, data conversion speed can be improved by predicting the shape of the circuit emulation structure to be assembled / split next time.

Claims (10)

회로망 접속부;Network connections; 상기 회로망 접속부의 각 포트별로 구성되어 회로망 데이터를 저장하기 위한 수직 프레임 버퍼부;A vertical frame buffer unit configured for each port of the network connection unit to store network data; 비동기 전송 모드(ATM)망 데이터 형태인 비동기 전송 모드 적응계층 타입-1 프로토콜 데이터 유니트(AAL1 PDU)를 저장하기 위한 수평 셀 버퍼부;A horizontal cell buffer unit for storing an asynchronous transmission mode adaptive layer type-1 protocol data unit AAL1 PDU in the form of an asynchronous transmission mode (ATM) network data; 상기 수평 셀 버퍼부에 저장된 상기 AAL1 PDU에 AAL1 헤더를 삽입하거나 AAL1 PDU를 읽어 상기 수직 프레임 버퍼에 저장하기 위한 AAL1 PDU 헤더 처리부;An AAL1 PDU header processing unit for inserting an AAL1 header into the AAL1 PDU stored in the horizontal cell buffer unit or reading an AAL1 PDU into the vertical frame buffer; 상기 AAL1 PDU 헤더 처리부로부터 AAL1 PDU를 수신하여 ATM 셀 헤더를 삽입한 후 ATM망으로 전송하거나 ATM망으로부터 ATM 셀을 수신하여 AAL1 PDU를 추출한 후 상기 AAL1 PDU 헤더 처리부로 전달하기 위한 ATM 셀 처리부;An ATM cell processor for receiving an AAL1 PDU from the AAL1 PDU header processor and inserting an ATM cell header and transmitting the ATM cell header to an ATM network or receiving an ATM cell from an ATM network, extracting an AAL1 PDU, and delivering the AAL1 PDU to the AAL1 PDU header processor; 상기 수직 프레임 버퍼에 기록된 회로망 데이터를 변환하여 상기 수평 셀 버퍼로 전송하거나 상기 수평 셀 버퍼에 기록된 AAL1 PDU 정보를 변환하여 상기 수직 프레임 버퍼로 전송하기 위한 데이터 포맷 변환부;A data format converter for converting network data recorded in the vertical frame buffer and transmitting the converted data to the horizontal cell buffer or converting AAL1 PDU information recorded in the horizontal cell buffer to the vertical frame buffer; 전송되는 데이터에 관한 스케쥴 정보 및 타임 슬롯이 할당되어 있는 논리적인 연결에 대한 정보를 상기 제어 유니트에 제공하기 위한 참조 정보 테이블부; 및A reference information table section for providing the control unit with schedule information about data to be transmitted and information about a logical connection to which a time slot is allocated; And 상기 참조 정보 테이블부를 이용하여 상기 데이터 포맷 변환부의 동작을 제어하기 위한 제어 유니트를 포함하여 구성되는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치.And a control unit for controlling the operation of the data format conversion unit by using the reference information table. 2. The companion device for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network. 제 1 항에 있어서,The method of claim 1, 상기 수직 프레임 버퍼는 32옥텟의 열과 64바이트의 행으로 이루어진 논리적 구조를 갖는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치.The vertical frame buffer has a logical structure consisting of 32 octets of columns and 64 bytes of rows. 2. The interworking apparatus for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network. 제 1 항에 있어서,The method of claim 1, 상기 수평 셀 버퍼는 각 논리적인 연결당 상기 AAL1 PDU를 저장하기 위한 48 옥텟의 데이터 저장 장소 및 시그널링 데이터의 연속적인 기록을 위한 16옥텟의 예비 장소를 포함하여 구성되는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 장치.The horizontal cell buffer comprises 48 octets of data storage for storing the AAL1 PDU for each logical connection and 16 octets of spare for continuous recording of signaling data. Interworking apparatus for mapping between network information and asynchronous transmission mode network information in. 회로망 데이터가 수신 또는 송신됨에 따라 회로망 접속부에서 제어 유니트에 발생시킨 인터럽트에 의해 각 타임 슬롯별로 스케쥴 비트를 체크하는 단계;Checking the schedule bits for each time slot by an interrupt generated by the network connection to the control unit as the network data is received or transmitted; 상기 스케쥴 비트를 체크한 결과 특정 타임 슬롯의 스케쥴 비트가 설정되어 있는 경우 해당 타임 슬롯이 할당된 논리적 연결의 식별자를 구하는 단계;Obtaining an identifier of a logical connection to which a corresponding time slot is allocated when a schedule bit of a specific time slot is set as a result of checking the schedule bit; 상기 식별자를 이용하여 기술자 테이블의 위치를 파악하고, 상기 기술자 테이블의 환경 필드를 검사하는 단계;Identifying a location of a descriptor table using the identifier and inspecting an environment field of the descriptor table; 상기 환경 필드를 검사한 결과 베이직 모드인 경우에는 베이직 모드용 파라미터값 프로그래밍 과정을 수행하고 변환 초기 비트를 설정한 후 데이터 포맷 변환과정을 수행하는 단계;Performing a parameter value programming process for a basic mode, setting a conversion initial bit, and performing a data format conversion in the basic mode when the environment field is checked; 상기 변환을 수행한 후 수신측 또는 송신측의 수직 프레임 버퍼(VFB) 및 수평 셀 버퍼(HCB)의 변환 이후의 어드레스를 상기 기술자 테이블에 저장하는 단계;Storing the address after the conversion of the vertical frame buffer (VFB) and the horizontal cell buffer (HCB) on the receiving side or the transmitting side in the descriptor table after performing the conversion; 상기 환경 필드를 검사한 결과 위드카스 모드인 경우에는 상기 수신측 또는 송신측 HCB 내에 새롭게 적혀야 할 데이터의 길이 및 구조 마지막까지 필요한 바이트 수를 구한 후, 상기 수신측 또는 송신측 HCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 작을 경우에는 상기 베이직 모드용 파라미터값 프로그래밍 과정으로 진행하는 단계; 및After checking the environment field, in the case of the Weed-cas mode, the length of the data to be newly written in the receiving side or the transmitting side HCB and the number of bytes required until the end of the structure are obtained, and then the AAL1 PDU is assigned to the receiving side or the transmitting side HCB. If the number of bytes to configure is smaller than the number of bytes necessary to construct a structure, proceeding to the parameter value programming process for the basic mode; And 상기 수신측 또는 송신측 HCB에 AAL1 PDU를 구성하기 위한 바이트 수가 구조를 구성하기 위해 필요한 바이트 수보다 큰 경우에는 위드카스 모드용 파라미터값 프로그래밍 과정을 수행하고 카스 초기 비트를 설정한 후 상기 데이터 포맷 변환 과정으로 진행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법.When the number of bytes for constructing the AAL1 PDU in the receiving side or the transmitting side HCB is larger than the number of bytes necessary for constructing the structure, the parameter value programming process for the Weed-Cas mode is set, and the data format is converted after setting the cas initial bit The interworking method for mapping between the network information and the asynchronous transmission mode network information in the asynchronous transmission mode network, characterized in that it comprises a step of proceeding to a process. 제 4 항에 있어서,The method of claim 4, wherein 상기 제어 유니트가 스케쥴 비트를 체크하는 과정은 해당 인터럽트에 맵핑되는 회로망 데이터가 수신측 수직 프레임 버퍼에 적히는 위치의 라인을 인덱스로 이용하여 수행하는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법.The process of checking the schedule bit by the control unit is performed by using a line at a position where the network data mapped to the corresponding interrupt is written in the vertical frame buffer on the receiving side as an index. Interworking method for mapping between transmission mode network information. 제 4 항에 있어서,The method of claim 4, wherein 상기 베이직 모드용 파라미터값 프로그래밍 과정은 [할당된 수신측 수평 셀 버퍼(HCB) 영역의 시작 어드레스 + 1]을 HCB 변환 시작 어드레스로 프로그래밍하는 단계;The parameter value programming process for the basic mode may include: programming [the start address of the allocated receiving side horizontal cell buffer (HCB) + 1] to the HCB translation start address; 이전에 변환을 마친 다음 영역으로부터 데이터가 처음 위치하는 VFB의 어드레스를 VFB 변환 시작 어드레스로 프로그래밍하는 단계;Programming the address of the VFB where the data is initially located from the area after the previous conversion to the VFB conversion start address; 논리적인 연결별로 설정되어 기술자 테이블에 저장되어 있는 연결별 AAL1 PDU 패이로드 길이를 변환 길이로 입력하는 단계; 및Inputting the connection-specific AAL1 PDU payload length set for each logical connection and stored in the descriptor table as a conversion length; And 논리적인 연결별로 할당된 타임 슬롯 정보를 프로그래밍하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법.A method for interworking for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network, comprising: programming time slot information allocated for each logical connection. 제 4 항에 있어서,The method of claim 4, wherein 상기 위드카스 모드용 파라미터값 프로그래밍 과정은 [할당된 HCB 영역의 시작 어드레스 + 1]을 HCB 변환 시작 어드레스로 프로그래밍하는 단계;The parameter value programming process for the Weed-cas mode includes the steps of: programming [start address of assigned HCB region + 1] to HCB conversion start address; 이전에 변환을 마친 다음 영역으로부터 데이터가 처음 위치하는 VFB의 어드레스를 VFB 변환 시작 어드레스로 프로그래밍하는 단계;Programming the address of the VFB where the data is initially located from the area after the previous conversion to the VFB conversion start address; 변환 길이를 구조 마지막까지 필요한 바이트 수로 지정하는 단계; 및Specifying a conversion length as the number of bytes needed to the end of the structure; And 논리적인 연결별로 할당된 타임 슬롯 정보를 프로그래밍하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기전송 모드망 정보 간의 밉핑을 위한 연동 방법.A method of interworking for mipping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network, comprising: programming time slot information allocated for each logical connection. 제 4 항에 있어서,The method of claim 4, wherein 상기 데이터 포맷 변환 과정 중 회로망 데이터를 AAL1 PDU로 변환하는 과정은 상기 수신측 VFB에서 어드레스를 증가시키면서 할당된 타임 슬롯에서만 지정된 길이 만큼의 데이터를 읽어들여 상기 수신측 HCB에 기록하는 단계; 및The process of converting network data into an AAL1 PDU during the data format conversion process includes reading data of a specified length only in an allocated time slot while increasing an address in the receiving side VFB and writing the data in the receiving side HCB; And 카스 삽입 신호가 인에이블되어 있는 경우 시그널링 버퍼로부터 할당된 타임 슬롯에 대한 시그널링 데이터를 읽어들여 상기 수신측 HCB에 데이터를 적은 다음 영역에 기록하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법.In the asynchronous transmission mode network, if the casing insertion signal is enabled, reading the signaling data for the allocated time slot from the signaling buffer and writing the data to the next area where the data is written in the receiving HCB. Interworking method for mapping between network information and asynchronous transmission mode network information. 제 4 항에 있어서,The method of claim 4, wherein 상기 데이터 포맷 변환 과정 중 AAL1 PDU 데이터를 회로망 데이터 변환하는 과정은 송신측 HCB에서 어드레스를 증가시키면서 데이터를 순서적으로 지정된 길이만큼 읽어들여 송신층 VFB의 할당된 타임 슬롯 위치에 순서대로 기록하는 단계; 및The network data conversion of AAL1 PDU data during the data format conversion may include reading data sequentially by a predetermined length while increasing an address in a transmitting HCB, and sequentially recording the data in an allocated time slot position of a transmission layer VFB; And 카스 추출 신호가 인에이블되어 있는 경우 송신측 HCB의 데이터를 읽어들인 다음 영역에서부터 시그널링 데이터를 읽어들여 할당된 타임 슬롯의 시그널링 데이터를 시그널링 버퍼에 기록하는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기 전소 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법.And a case in which the casing extraction signal is enabled, reading the signaling data from the next region in which the HCB data is read and writing the signaling data of the allocated time slot to the signaling buffer. Interworking method for mapping between network information and asynchronous transmission mode network information in a network. 제 8 항 및 9 항 중 어느 한 항에 있어서,The method according to any one of claims 8 and 9, 상기 데이터 포맷 변환 과정은 변환하고자 하는 데이터가 위치하는 열에 대한 정보를 각 열에 비트를 할당하여 표시한 값이며, 총 32비트의 크기를 가지고, 1로 설정된 경우가 변환 대상이 되는 열을 나타내도록 하기 위한 할당된 타임 슬롯 파라미터;In the data format conversion process, information about a column in which data to be converted is located by assigning bits to each column is displayed and has a total size of 32 bits, and the case where it is set to 1 indicates a column to be converted. Assigned time slot parameters for; 상기 데이터 포맷 변환 후에 할당된 모든 타임 슬롯에 대한 시그널링 데이터를 HCB에 기록하도록 하기 위한 채널 결합 신호 삽입 파라미터;A channel combined signal insertion parameter for recording signaling data for all allocated time slots in the HCB after the data format conversion; 상기 변환하고자 하는 데이터의 길이를 옥텟으로 나타내기 위한 변환 길이 파라미터;A conversion length parameter for representing the length of the data to be converted in octets; 상기 변환을 시작할 데이터의 VFB 어드레스를 나타내기 위한 VFB 변환 시작 어드레스 파라미터;A VFB conversion start address parameter for indicating a VFB address of data to start conversion; 상기 변환되는 데이터를 기록하기 위한 HCB 어드레스를 나타내기 위한 HCB 변환 시작 어드레스 파라미터; 및An HCB conversion start address parameter for indicating an HCB address for recording the converted data; And 변환이 개시됨을 나타내기 위한 변환 초기화 파라미터를 이용하여 수행하는 것을 특징으로 하는 비동기 전송 모드망에서 회로망 정보와 비동기 전송 모드망 정보 간의 맵핑을 위한 연동 방법.An interworking method for mapping between network information and asynchronous transmission mode network information in an asynchronous transmission mode network, characterized in that the conversion is performed using a conversion initialization parameter to indicate that the conversion is started.
KR1020000023563A 2000-05-02 2000-05-02 Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof KR100332960B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000023563A KR100332960B1 (en) 2000-05-02 2000-05-02 Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000023563A KR100332960B1 (en) 2000-05-02 2000-05-02 Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof

Publications (2)

Publication Number Publication Date
KR20010100469A KR20010100469A (en) 2001-11-14
KR100332960B1 true KR100332960B1 (en) 2002-04-20

Family

ID=45787646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000023563A KR100332960B1 (en) 2000-05-02 2000-05-02 Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof

Country Status (1)

Country Link
KR (1) KR100332960B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998051114A1 (en) * 1997-05-06 1998-11-12 Telefonaktiebolaget Lm Ericsson Short packet circuit emulation
US6014378A (en) * 1996-11-22 2000-01-11 Sprint Communications Company, L.P. Telecommunications tandem system for circuit-based traffic
KR20000073138A (en) * 1999-05-06 2000-12-05 서평원 compound ATM subscriber matching appratus
KR20010028827A (en) * 1999-09-27 2001-04-06 윤종용 Circuit emulation apparatus for communication system
KR20010087609A (en) * 2000-03-08 2001-09-21 박종섭 Interworking unit between atm and pstn trunk

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014378A (en) * 1996-11-22 2000-01-11 Sprint Communications Company, L.P. Telecommunications tandem system for circuit-based traffic
WO1998051114A1 (en) * 1997-05-06 1998-11-12 Telefonaktiebolaget Lm Ericsson Short packet circuit emulation
KR20000073138A (en) * 1999-05-06 2000-12-05 서평원 compound ATM subscriber matching appratus
KR20010028827A (en) * 1999-09-27 2001-04-06 윤종용 Circuit emulation apparatus for communication system
KR20010087609A (en) * 2000-03-08 2001-09-21 박종섭 Interworking unit between atm and pstn trunk

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SPEC1997.01 *

Also Published As

Publication number Publication date
KR20010100469A (en) 2001-11-14

Similar Documents

Publication Publication Date Title
JP3819484B2 (en) Apparatus and method for packetizing and segmenting MPEG packets
US5375121A (en) ATM cell assembling and disassembling system and method
KR100192627B1 (en) Synchronous-asynchronous converter
US5533018A (en) Multi-protocol packet framing over an isochronous network
KR100363210B1 (en) How to display MiniCell size
US8611372B2 (en) Data transfer system and method
EP0406842A2 (en) Packet switch network for communication using packet having virtual connection identifier VCI
US5303236A (en) Signalling apparatus for use in an ATM switching system
JPH09200230A (en) Atm layer function processor having extended structure
JPH06276214A (en) Stm/atm signal mixture processing method and switching system
US6714562B1 (en) Method and apparatus for segmenting network traffic variable length frames
US6754217B1 (en) Asynchronous transfer mode interface module
US7050461B2 (en) Packet buffer equipment
EP1601142B1 (en) Electronic apparatus, information transmitting method thereof, and storing medium
CN113852533B (en) Multi-channel data communication system and method and electronic equipment
US6094432A (en) Apparatus for and method of segmenting and reassembling constant bit rate traffic in asynchronous transfer mode network
KR100332960B1 (en) Working Device for mapping a Circuit Network Data and Asynchronous Transfer Mode Network Data in a ATM Network and The Method Thereof
RU2142646C1 (en) Device for multiplexing/demultiplexing data of communication between processors in asynchronous transmission mode
KR100381377B1 (en) ATM Interfacing Apparatus Having Received Cell Header Conversion Apparatus
CN110138665B (en) Gilbert-level SpaceWire router
KR100272568B1 (en) Apparatus and method of switching cell in the private branch exchange
US7215673B2 (en) Multiplexing and demultiplexing method and apparatus
KR100304941B1 (en) Processing Apparatus for Support Multi virtual channel
KR100251931B1 (en) Method and apparatus for memory-paging of utopia level-2 interface in atm network
KR100460495B1 (en) Apparatus for interface of ATM cell utilizing Static RAM in DSLAM

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee