KR100332805B1 - Serially concatenated convolutional encoding apparatus and encoding/decoding method - Google Patents
Serially concatenated convolutional encoding apparatus and encoding/decoding method Download PDFInfo
- Publication number
- KR100332805B1 KR100332805B1 KR1020000010165A KR20000010165A KR100332805B1 KR 100332805 B1 KR100332805 B1 KR 100332805B1 KR 1020000010165 A KR1020000010165 A KR 1020000010165A KR 20000010165 A KR20000010165 A KR 20000010165A KR 100332805 B1 KR100332805 B1 KR 100332805B1
- Authority
- KR
- South Korea
- Prior art keywords
- convolutional
- encoder
- convolutional encoder
- rsc
- nsc
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H13/00—Switches having rectilinearly-movable operating part or parts adapted for pushing or pulling in one direction only, e.g. push-button switch
- H01H13/02—Details
- H01H13/12—Movable parts; Contacts mounted thereon
- H01H13/14—Operating parts, e.g. push-button
- H01H13/16—Operating parts, e.g. push-button adapted for operation by a part of the human body other than the hand, e.g. by foot
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H3/00—Mechanisms for operating contacts
- H01H3/02—Operating parts, i.e. for operating driving mechanism by a mechanical force external to the switch
- H01H3/14—Operating parts, i.e. for operating driving mechanism by a mechanical force external to the switch adapted for operation by a part of the human body other than the hand, e.g. by foot
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2231/00—Applications
- H01H2231/008—Video game
Abstract
본 발명은 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법에 관한 것으로, 직렬 연쇄 부호기는 내부 컨벌루션 엔코더로 RSC를 사용하고, 외부 컨벌루션 엔코더로 NSC를 사용할 경우에 가장 좋은 성능을 보일 수 있는데도 종래에는 하드웨어적 복잡도 때문에 외부 컨벌루션 엔코더와 내부 컨벌루션 엔코더에 모두 동일한 부호(일반적으로 RSC)를 사용하여 성능 향상에 한계가 있는 문제점이 있었다. 따라서, 본 발명은 입력 데이터(X(t)) 또는 테일 비트 생성을 위해 컨벌루션 부호기에 입력되는 비트를 선택하기 위한 제1스위칭부와; 상기 컨벌루션 부호기를 RSC 또는 NSC로 동작시키기 위한 데이터의 궤환 루트를 선택하는 제2스위칭부와; 상기 컨벌루션 부호기의 동작 상태(RSC 또는 NSC)에 따라 그 출력 데이터를 출력하기 위한 제3스위칭부를 포함하여 구성함으로써 하나의 컨벌루션 부호기를 간단한 스위칭 조작에 의해 특성이 다른 두 종류의 컨벌루션 부호기로 동작할 수 있도록 하여 추가적인 비용 및 하드웨어적 복잡도를 거의 증가시키지 않으면서 이를 이용하여 구성한 연쇄 컨벌루션 부호기의 성능을 더욱 향상시킬 수 있도록 하는 효과가 있다.The present invention relates to a serial convolutional coding apparatus and an encoding / decoding method. A serial concatenated encoder can show the best performance when RSC is used as an internal convolutional encoder and NSC is used as an external convolutional encoder. Due to the complexity, there is a problem in that performance is limited by using the same code (generally RSC) for both the external convolutional encoder and the internal convolutional encoder. Accordingly, the present invention includes a first switching unit for selecting a bit input to the convolutional encoder for generating input data (X (t)) or tail bits; A second switching unit for selecting a feedback route of data for operating the convolutional encoder with RSC or NSC; By including a third switching unit for outputting the output data according to the operation state (RSC or NSC) of the convolutional encoder, one convolutional encoder can operate as two kinds of convolutional encoders having different characteristics by simple switching operation. By doing so, it is possible to further improve the performance of the convolutional coder constructed using this without increasing additional cost and hardware complexity.
Description
본 발명은 차세대 이통통신 시스템에 적용될 연쇄 컨벌루션 부호화 기술에 관한 것으로, 특히 두 종류의 부호기를 한 시스템에 사용하는 경우에 있어서 하드웨어적 복잡도를 낮추는데 적당하도록한 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법에 관한 것이다.The present invention relates to a serial convolutional coding technique to be applied to a next-generation mobile communication system. In particular, the present invention relates to a serial convolutional coding apparatus and an encoding / decoding method suitable for reducing hardware complexity when two types of encoders are used in one system. It is about.
차세대 이동통신 시스템(예: IMT-2000)에서 널리 사용되고 있는 병렬 연쇄 컨벌루션 부호는 높은 SNR(Signal to Noise Ratio)에서 성능 포화 현상이 일어나 더 이상의 성능 향상이 발생하지 않는 단점을 가지고 있는 반면에 직렬 연쇄 컨벌루션 부호는 지속적으로 성능이 향상되는 특성으로 인해 다음 세대의 부호화 기술로 각광받고 있다.Parallel convolutional codes, which are widely used in next-generation mobile communication systems (eg IMT-2000), suffer from the performance saturation at high signal-to-noise ratio (SNR). Convolutional codes have been spotlighted by the next generation of coding technologies due to their continuous performance improvement.
이와 같은 연쇄 컨벌루션 부호기는 여러 개의 구성 부호기(Component encoder)를 각각 병렬 및 직렬로 연결하여 구성되는데, 시스템의 복잡도를 줄이기 위해 동일한 종류의 구성 부호기를 직렬 혹은 병렬로 연결하여 사용하는 것이 일반적이었다.Such a convolutional encoder is configured by connecting several component encoders in parallel and in series, respectively. In order to reduce the complexity of the system, it is common to use the same type of component encoders in series or in parallel.
그러나, 필요에 따라서는 다른 종류의 구성 부호기를 사용할 경우 더욱 향상된 성능을 얻을 수 있는데, 예를 들어 2개의 구성 부호기를 사용하는 직렬 연쇄 컨벌루션 부호기의 경우 동일한 종류의 부호를 사용하는 것보다 RSC(Recursive systematic Convolutional code)를 내부 부호로, NSC(Nonsystematic Convolutional code)를 외부 부호로 사용한 경우가 가장 좋은 성능을 보인다.However, if necessary, the improved performance can be obtained by using different types of constituent encoders. For example, a serial convolutional encoder using two constituent encoders is more recursive than using the same type of code. The best performance is obtained when the systematic convolutional code is used as the internal code and the nonsystematic convolutional code (NSC) is the external code.
먼저, 도1은 구속장이 3이고, 부호율이 1/2인 일반적인 RSC 부호기의 구성도로서, 예를 들어 입력 데이터의 한 프레임이 {X1,X2,X3,...,Xk-1,Xk}라고 하면, 트렐리스 종료를 위하여 2비트의 테일 비트가 첨가된다.First, FIG. 1 is a configuration diagram of a general RSC encoder having a restriction length of 3 and a code rate of 1/2. For example, one frame of input data is {X 1 , X 2 , X 3 , ..., X k. -1 , X k }, two bits of tail bits are added to terminate the trellis.
즉, 한 프레임이 {X1,X2,X3,...,Xk-1,Xk,T1,T2}가 된다. 그 결과 컨벌루션 엔코더의 출력 데이터 비트수는 (k+2)×2가 되고, 이 중에서 끝 부분의 4비트가 테일 비트에 의해 발생된 부호어들이며, 상기 RSC 부호기에 대한 트렐리스도가 도2에 도시되어 있다.That is, one frame becomes {X 1 , X 2 , X 3 , ..., X k-1 , X k , T 1 , T 2 }. As a result, the number of output data bits of the convolutional encoder is (k + 2) × 2, of which 4 bits at the end are code words generated by tail bits, and the trellis diagram for the RSC encoder is shown in FIG. It is.
다음, 도3은 구속장이 3이고, 부호율이 1/2인 NSC 부호기의 구성도로서, 상기 RSC 부호기와의 차이점이라면 트렐리스 종료를 위한 테일 비트가 '0'에 의해 생성되어 첨가된다는 것이며, 이에 대한 트렐리스도가 도4에 도시되어 있다.Next, FIG. 3 is a block diagram of an NSC coder having a restriction length of 3 and a code rate of 1/2. The difference with the RSC coder is that tail bits for terminating trellis are generated and added by '0'. , A trellis diagram for this is shown in FIG. 4.
상기와 같은 RSC 또는 NSC 부호기는 통신 시스템의 연쇄 컨벌루션 부호기의 각 구성 부호기로 사용되는데, 그 일반적인 직렬 연쇄 컨벌루션 부호기의 구성은 도5에 도시된 바와 같다.The RSC or NSC coder as described above is used as each component coder of the convolutional coder of the convolutional code of the communication system.
즉, 테일 비트가 포함된 입력 데이터(X)를 외부 부호로 컨벌루션 부호화 처리하는 외부 컨벌루션 엔코더(12)와; 상기 외부 컨벌루션 엔코더(12)의 출력신호를 펑처링하는 펑처링 처리부(13)와; 상기 펑처링 처리부(13)의 출력신호를 무작위 순서로 인터리빙하는 인터리버(14)와; 상기 인터리버(14)의 출력신호를 내부 부호로 컨벌루션 부호화 처리하는 내부 컨벌루션 엔코더(15)와; 상기 내부 컨벌루션 엔코더(15)의 출력 신호에서 테일 비트에 의한 내부 부호어들을 포함시키거나 제외시켜 펑처링하는펑처링 처리부(16)로 구성한 것으로, 이의 동작을 설명하면 다음과 같다.That is, an external convolutional encoder 12 which convolutionally encodes input data X including tail bits with an external code; A puncturing processor (13) for puncturing the output signal of the external convolutional encoder (12); An interleaver (14) for interleaving an output signal of the puncturing processor (13) in a random order; An internal convolutional encoder (15) which convolutionally encodes the output signal of the interleaver (14) with an internal code; It consists of a puncturing processing unit 16 to puncture by including or excluding internal codewords by tail bits in the output signal of the internal convolutional encoder 15. The operation thereof will be described as follows.
일단, 입력 데이터(X)가 외부 컨벌루션 엔코더(12)에서 외부 부호로 컨벌루션 부호화 처리된 다음 펑처링 처리부(13)를 통해 인터리버(14)에서 인터리빙되고, 다시 내부 컨벌루션 엔코더(15)에서 내부 부호로 컨벌루션 부호화 처리된 후 펑처링 처리부(16)를 통해 출력된다.First, the input data X is convolutionally encoded with an external code in the external convolutional encoder 12 and then interleaved in the interleaver 14 through the puncturing processing unit 13, and again with an internal code in the internal convolutional encoder 15. After the convolutional coding process, the output is output through the puncturing processing unit 16.
그러나, 상기 도5와 같은 직렬 연쇄 부호기는 외부 컨벌루션 엔코더(12)로 NSC를 사용하고, 내부 컨벌루션 엔코더(15)로 RSC를 사용할 경우에 가장 좋은 성능을 보일 수 있는데도 종래에는 하드웨어가 복잡해지기 때문에 외부 컨벌루션 엔코더(12)와 내부 컨벌루션 엔코더(15)에 모두 동일한 부호(일반적으로 NSC)를 사용하여 성능 향상에 한계가 있는 문제점이 있었다.However, the serial concatenation encoder as shown in FIG. 5 may show the best performance when NSC is used as the external convolutional encoder 12 and RSC is used as the internal convolutional encoder 15. There is a problem in that the performance is limited by using the same sign (generally NSC) in both the convolutional encoder 12 and the internal convolutional encoder 15.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 특성이 다른 두 종류의 구성 부호기를 사용할 경우 더욱 향상된 성능을 얻을 수 있는 연쇄 컨벌루션 부호기에 있어서, 하드웨어적 복잡도를 거의 증가시키지 않으면서 두 종류의 구성 부호기를 모두 구현하여 성능을 향상시킬 수 있도록 하는 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and in the convolutional coder, which can achieve more improved performance when using two types of constituent encoders having different characteristics, the hardware complexity is not substantially increased. It is an object of the present invention to provide a serial convolutional coding apparatus and an encoding / decoding method that can improve performance by implementing both types of constituent encoders.
도1은 구속장이 3이고, 부호율이 1/2인 일반적인 RSC 부호기의 구성도.1 is a block diagram of a general RSC encoder having a restriction length of 3 and a code rate of 1/2.
도2는 상기 도1의 RSC 부호기에 대한 트렐리스도.FIG. 2 is a trellis diagram of the RSC encoder of FIG.
도3은 구속장이 3이고, 부호율이 1/2인 일반적인 NSC 부호기의 구성도.3 is a block diagram of a general NSC encoder having a restriction length of 3 and a code rate of 1/2.
도4는 상기 도3의 NSC 부호기에 대한 트렐리스도.4 is a trellis diagram of the NSC coder of FIG.
도5는 일반적인 직렬 연쇄 컨벌루션 부호기의 구성을 보인 블록도.5 is a block diagram showing the configuration of a general serial convolutional encoder.
도6은 본 발명에 의한 RSC 및 NSC 겸용 컨벌루션 부호기의 구성을 보인 블록도.6 is a block diagram showing the configuration of an RSC and NSC convolutional coder according to the present invention.
도7은 상기 도6에서 RSC로 동작할 경우의 스위칭 상태를 보인 블록도.FIG. 7 is a block diagram showing a switching state when operating with RSC in FIG.
도8은 상기 도6에서 NSC로 동작할 경우의 스위칭 상태를 보인 블록도.FIG. 8 is a block diagram showing a switching state when operating with NSC in FIG.
도9는 상기 도6의 부호기를 적용한 직렬 연쇄 부호기의 시스템의 복호기 구현을 위한 알고리즘을 보인 예시도.9 is an exemplary diagram illustrating an algorithm for implementing a decoder of a system of a serial concatenated encoder to which the encoder of FIG. 6 is applied.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
20 : 제1 스위칭부 21 : 컨벌루션 부호기20: first switching unit 21: convolutional encoder
22 : 제2 스위칭부 23 : 제3 스위칭부22: second switching unit 23: third switching unit
이와 같은 목적을 달성하기 위한 본 발명은, 입력 데이터(X(t)) 또는 테일 비트 생성을 위해 컨벌루션 부호기에 입력되는 비트를 선택하기 위한 제1스위칭부와; 상기 컨벌루션 부호기를 RSC 또는 NSC로 동작시키기 위한 데이터의 궤환 루트를 선택하는제2스위칭부와; 상기 컨벌루션 부호기의 동작 상태(RSC 또는 NSC)에 따라 그 출력 데이터를 출력하기 위한 제3스위칭부를 포함하여 구성한 것을 특징으로 한다.The present invention for achieving the above object comprises: a first switching unit for selecting a bit input to the convolutional encoder for generating the input data (X (t)) or tail bit; A second switching unit for selecting a feedback route of data for operating the convolutional encoder with RSC or NSC; And a third switching unit for outputting the output data according to an operation state (RSC or NSC) of the convolutional encoder.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도6은 본 발명에 의한 RSC 및 NSC 겸용 컨벌루션 부호기의 구성을 보인 블록도로서, 이에 도시한 바와 같이 컨벌루션 부호기(21)에 입력 데이터(X(t)) 또는 테일 비트 생성을 위해 입력비트를 선택하기 위한 제1스위칭부(20)와; 상기 컨벌루션 부호기(21)를 RSC 또는 NSC로 동작시키기 위한 데이터의 궤환 루트를 선택하는 제2스위칭부(22)와; 상기 컨벌루션 부호기(21)의 동작 상태(RSC 또는 NSC)에 따라 그 출력 데이터를 그 출력 데이터를 선택적으로 출력하기 위한 제3스위칭부(23)를 포함하여 구성한 것으로, 이하 상기와 같이 구성한 본 발명의 동작을 설명하면 다음과 같다.FIG. 6 is a block diagram showing the convolutional encoder of RSC and NSC combination according to the present invention. As shown in FIG. 6, an input bit is selected to generate input data (X (t)) or tail bits in the convolutional encoder 21. As shown in FIG. A first switching unit 20 for performing the same; A second switching unit 22 for selecting a feedback route of data for operating the convolutional encoder 21 by RSC or NSC; According to an operation state (RSC or NSC) of the convolutional encoder 21, the output data is configured to include a third switching unit 23 for selectively outputting the output data. The operation is described as follows.
일단, 상기 컨벌루션 부호기(21)는 RSC 또는 NSC에서 공통으로 포함되는 구조로서, 제1,2 스위칭부(20,22)를 어떻게 조절하느냐에 따라 구속장이 3이고 부호율이 1/2인 RSC 부호기나 구속장이 3이고 부호율이 1/2인 NSC 부호기로써 동시에 동작할 수 있게 된다.First, the convolutional encoder 21 is a structure commonly included in RSC or NSC. Depending on how the first and second switching units 20 and 22 are controlled, an RSC encoder having a restriction length of 3 and a code rate of 1/2 is used. It is possible to operate simultaneously as an NSC encoder with a restriction length of 3 and a code rate of 1/2.
도7은 상기 도6과 같은 부호기가 도1에 도시된 바와 같은 RSC 부호기로 동작할 때의 각 스위칭부(20,22,23)의 동작 상태를 보여주는 블록도이고, 도8은 상기 도6이 도3에 도시된 바와 같은 NSC 부호기로 동작할 때의 각 스위칭부(20,22,23)의 동작 상태를 보여주는 블록도이다.FIG. 7 is a block diagram showing an operation state of each of the switching units 20, 22, and 23 when the encoder as shown in FIG. 6 operates as an RSC encoder as shown in FIG. 1. FIG. 3 is a block diagram showing an operation state of each of the switching units 20, 22, and 23 when operating with the NSC encoder as shown in FIG.
따라서, 도7에 도시한 바와 같이 RSC 부호기로 동작할 때는 스위칭부(20)가접점(a)에서 접점(b)으로 연결되어 이 부호기의 트렐리스를 종료시키게 되며, 도8에 도시한 바와 같이 NSC 부호기로 동작할 때는 스위칭부(20)가 접점(a)에서 접점(c)으로 연결되어 이 부호기의 트렐리스를 종료시키게 된다.Therefore, when operating as an RSC encoder, as shown in FIG. 7, the switching unit 20 is connected from the contact point a to the contact point b to terminate the trellis of the encoder. As shown in FIG. Likewise, when operating as an NSC encoder, the switching unit 20 is connected from the contact a to the contact c to terminate the trellis of the encoder.
이와 같이, 간단한 스위칭 조작에 의해 그 동작 상태가 바뀌는 본 발명을 도5에 도시된 바와 같은 두개의 구성 부호기를 사용하는 직렬 연쇄 부호기에 적용할 경우, 외부 컨벌루션 엔코더(12)에서는 NSC 부호기로 동작이 가능하고, 내부 컨벌루션 엔코더(15)에서는 RSC 부호기로의 동작이 가능하게 된다.As described above, when the present invention in which the operation state is changed by a simple switching operation is applied to a serial concatenation encoder using two constituent encoders as shown in Fig. 5, the external convolutional encoder 12 operates as an NSC encoder. In the internal convolutional encoder 15, an operation with an RSC encoder is possible.
이에 따라, 본 발명에 의한 부호기를 이용하여 구성된 엔코더에 대한 복호기는 기존의 구속장이 3이고 부호율이 1/2인 RSC 나 NSC 중의 어느 하나를 가지고 구현할 수 있게 되는 것이다. 즉, 도9에 도시된 바와 같은 알고리즘을 더 부가하는 것에 의해 간단히 기존의 RSC 나 NSC 중의 어느 하나에 의해 복호기의 구현이 가능하게 된다.Accordingly, the decoder for the encoder configured using the encoder according to the present invention can be implemented with any one of RSC or NSC having a conventional restriction length of 3 and a code rate of 1/2. That is, by further adding an algorithm as shown in Fig. 9, the decoder can be implemented by either existing RSC or NSC.
다시 말해, 도9는 상기 도6의 부호기를 적용한 직렬 연쇄 부호기의 시스템의 복호기 구현을 위한 알고리즘으로써, 상기 부호기가 RSC로 사용되었는지 또는 NSC로 사용되었는지 여부를 판단하여 비트 설정값(0,1)을 정의한 후(ST1) 트렐리스의 상태(S01 또는 S10)에 따라 다음의 트렐리스 상태(S00∼S11)를 설정해 주게 된다.(ST2)In other words, FIG. 9 is an algorithm for implementing a decoder of a system of a serial concatenated encoder to which the encoder of FIG. 6 is applied, and it is determined whether the encoder is used as RSC or NSC. After defining (ST1), the following trellis states S00 to S11 are set according to the trellis state S01 or S10.
이상에서 설명한 바와 같이 본 발명 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법은 하나의 컨벌루션 부호기를 간단한 스위칭 조작에 의해 특성이 다른 두 종류의 컨벌루션 부호기로 동작할 수 있도록 함으로써, 추가적인 비용 및 하드웨어적 복잡도를 거의 증가시키지 않으면서 이를 이용하여 구성한 연쇄 컨벌루션 부호기의 성능을 더욱 향상시킬 수 있도록 하는 효과가 있다.As described above, the serial convolutional coding apparatus and the encoding / decoding method of the present invention enable one convolutional encoder to operate as two kinds of convolutional encoders having different characteristics by a simple switching operation, thereby reducing additional cost and hardware complexity. There is an effect that can further improve the performance of the convolutional coder constructed using this almost without increasing.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000010165A KR100332805B1 (en) | 2000-02-29 | 2000-02-29 | Serially concatenated convolutional encoding apparatus and encoding/decoding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000010165A KR100332805B1 (en) | 2000-02-29 | 2000-02-29 | Serially concatenated convolutional encoding apparatus and encoding/decoding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010084833A KR20010084833A (en) | 2001-09-06 |
| KR100332805B1 true KR100332805B1 (en) | 2002-04-18 |
Family
ID=19651194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000010165A KR100332805B1 (en) | 2000-02-29 | 2000-02-29 | Serially concatenated convolutional encoding apparatus and encoding/decoding method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100332805B1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175853A (en) * | 1991-12-25 | 1993-07-13 | Toshiba Corp | Error correcting encoding system for voice signal |
| JPH1075185A (en) * | 1996-08-30 | 1998-03-17 | Jisedai Digital Television Hoso Syst Kenkyusho:Kk | Viterbi decode device |
| US5740203A (en) * | 1995-09-14 | 1998-04-14 | Thomson Consumer Electronics, Inc. | Trellis demapper of a convolutional decoder for decoding pragmatic trellis codes suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data |
| KR19990001577A (en) * | 1997-06-16 | 1999-01-15 | 양승택 | Communication device using single concatenated encoder and communication method using same |
| KR19990079402A (en) * | 1998-04-04 | 1999-11-05 | 윤종용 | Adaptive Channel Code / Decoding Method and Its Code / Decoding Device |
| US6000054A (en) * | 1997-11-03 | 1999-12-07 | Motorola, Inc. | Method and apparatus for encoding and decoding binary information using restricted coded modulation and parallel concatenated convolution codes |
| KR20000001483A (en) * | 1998-06-11 | 2000-01-15 | 정명식 | Turbo code having multiple tail and encoding/decoding method thereof and encoder/decoder using that |
-
2000
- 2000-02-29 KR KR1020000010165A patent/KR100332805B1/en not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05175853A (en) * | 1991-12-25 | 1993-07-13 | Toshiba Corp | Error correcting encoding system for voice signal |
| US5740203A (en) * | 1995-09-14 | 1998-04-14 | Thomson Consumer Electronics, Inc. | Trellis demapper of a convolutional decoder for decoding pragmatic trellis codes suitable for use in a multi-channel receiver of satellite, terrestrial and cable transmitted FEC compressed-digital television data |
| JPH1075185A (en) * | 1996-08-30 | 1998-03-17 | Jisedai Digital Television Hoso Syst Kenkyusho:Kk | Viterbi decode device |
| KR19990001577A (en) * | 1997-06-16 | 1999-01-15 | 양승택 | Communication device using single concatenated encoder and communication method using same |
| US6000054A (en) * | 1997-11-03 | 1999-12-07 | Motorola, Inc. | Method and apparatus for encoding and decoding binary information using restricted coded modulation and parallel concatenated convolution codes |
| KR19990079402A (en) * | 1998-04-04 | 1999-11-05 | 윤종용 | Adaptive Channel Code / Decoding Method and Its Code / Decoding Device |
| KR20000001483A (en) * | 1998-06-11 | 2000-01-15 | 정명식 | Turbo code having multiple tail and encoding/decoding method thereof and encoder/decoder using that |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010084833A (en) | 2001-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3492632B2 (en) | Applicable channel coding method and apparatus | |
| US6772391B1 (en) | Hybrid interleaver for turbo codes | |
| KR100522263B1 (en) | Parallel concatenated tail-biting convolutional code and decoder therefor | |
| JP2002532938A (en) | Encoding and decoding apparatus having a serial chain structure in a communication system | |
| KR20000046050A (en) | Puncturing device and method for turbo encoder in mobile communication system | |
| KR19990081470A (en) | Method of terminating iterative decoding of turbo decoder and its decoder | |
| KR100453605B1 (en) | Hybrid interleaver for turbo codes | |
| KR100332805B1 (en) | Serially concatenated convolutional encoding apparatus and encoding/decoding method | |
| KR100297739B1 (en) | Turbo codes with multiple tails and their encoding / decoding methods and encoders / decoders using them | |
| KR100320221B1 (en) | Serially concatenated convolution encoding apparatus and method | |
| JP4420925B2 (en) | Method and encoder for encoding an information bit sequence | |
| KR100454952B1 (en) | Adaptive Channel Coding Method and Apparatus | |
| KR100251087B1 (en) | Decoder for turbo encoder | |
| KR100351146B1 (en) | Concatenated convolutional coder and decoder for international mobile telecommunication system | |
| Cheng | Hyperimposed convolutional codes | |
| KR100311413B1 (en) | Serially concatenated convolutional encoding method and apparatus for communication system | |
| EP1347580A2 (en) | Hybrid interleaver for turbo codes | |
| KR100317377B1 (en) | Encoding and decoding apparatus for modulation and demodulation system | |
| KR20010054809A (en) | Encoding apparatus for imt-2000 | |
| GB2407945A (en) | Cyclic redundancy checking using punctured party bits | |
| EP1592138A1 (en) | Method and apparatus for forward error correction at high data rates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060331 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |