KR100331392B1 - Apparatus and method for interfacing transmission data between two electronic device each having at least a main processor - Google Patents
Apparatus and method for interfacing transmission data between two electronic device each having at least a main processor Download PDFInfo
- Publication number
- KR100331392B1 KR100331392B1 KR1020000018871A KR20000018871A KR100331392B1 KR 100331392 B1 KR100331392 B1 KR 100331392B1 KR 1020000018871 A KR1020000018871 A KR 1020000018871A KR 20000018871 A KR20000018871 A KR 20000018871A KR 100331392 B1 KR100331392 B1 KR 100331392B1
- Authority
- KR
- South Korea
- Prior art keywords
- main processor
- host
- peripheral device
- data
- data communication
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
Abstract
본 발명은 호스트 내의 메인 프로세서와 주변 기기 내 목표 디바이스간의 직접적인 데이터 통신 경로 설정을 통해 호스트와 주변 기기간의 고속 데이터 통신을 실현할 수 있도록 한 전자기기간의 전송 데이터 인터페이스 기법에 관한 것으로, 이를 위하여 본 발명은, 종래 방법에서와 같이 호스트의 메인 프로세서가 상대적으로 낮은 수행 속도를 갖는 주변 기기의 메인 프로세서를 경유하여 최종 목적지인 종속 디바이스와 데이터 통신을 수행하도록 하지 않고, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신을 수행하도록 함으로써, 높은 수행 속도를 갖는 고가의 프로세서를 주변 기기에 채용함이 없이도 호스트와 주변 기기간의 데이터 통신 속도를 대폭 개선할 수 있는 것이다.The present invention relates to a transmission data interface technique of an electromagnetic period for realizing high-speed data communication between a host and a peripheral device by directly establishing a data communication path between a main processor in the host and a target device in the peripheral device. As in the conventional method, the host's main processor does not allow the host's main processor to perform data communication with the slave device as the final destination via the main processor of the peripheral device having a relatively low execution speed. By directly performing data communication with a slave device having a relatively high execution speed, the data communication speed between the host and the peripheral device can be greatly improved without employing an expensive processor having a high performance speed in the peripheral device. It is.
Description
본 발명은 전자기기간에 전송 데이터를 인터페이스하는 기법에 관한 것으로,더욱 상세하게는 PC 시스템에 연결되어 전송 데이터를 인터페이스하는 데 적합한 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법에 관한 것이다.The present invention relates to a technique for interfacing transmission data in an electromagnetic period, and more particularly, to a transmission data interface device and a method of an electromagnetic period suitable for interfacing transmission data connected to a PC system.
잘 알려진 바와 같이, 사용자가 각 전자기기들을 이용하는 데 있어서 기기 간에 데이터 통신을 수행하는 경우가 흔히 발생, 예를 들면 임의의 자료 데이터를 프린트하기 위해 PC 시스템에서 프린터로 데이터를 전송받는 경우, 임의의 픽쳐를 스캐닝하기 위해 PC 시스템이 스캐너로부터 데이터를 전송하는 경우, 네트워크를 통해 다운로드 받은 MP3 음악 파일을 PC 시스템에서 MP3 플레이어로 전송하는 경우 등과 같이 전자기기간에 데이터 통신을 수행하는 경우가 매우 빈번하게 발생하고 있다. 이하, PC 시스템을 호스트라 하고, 프린터, 스캐너, MP3 플레이어 등을 주변 기기라 총칭한다.As is well known, a user often performs data communication between devices in using each electronic device, for example, when data is transmitted from a PC system to a printer to print any data data. When a PC system sends data from a scanner to scan a picture, data communication is performed very frequently during an electromagnetic period, such as when an MP3 music file downloaded over a network is transferred from a PC system to an MP3 player. Doing. Hereinafter, a PC system is called a host, and printers, scanners, MP3 players, and the like are collectively called peripheral devices.
이때, PC 시스템과 주변 기기간의 데이터 통신에는 패러러 프린터 포트(LPT)가 주로 사용되는 데, 이 패러럴 포트로는 양방향 패러럴 포트(Bi-Directional Parallel Port), 확장 패러럴 포트(Extended Parallel Port : EPP), 확장 가능 패러럴 포트(Extended Capabilities Parallel Port : ECP) 등이 사용된다. 여기에서, ECP 포트를 사용한 ECP 핸드셰이크(Handshake) 방식은 ECP 포트간에 최대 2Mcps(character per second)의 속도로 양방향 통신을 수행할 수 있다.In this case, the parallel printer port (LPT) is mainly used for data communication between the PC system and peripheral devices. The parallel port is a bi-directional parallel port or an extended parallel port (EPP). Extended Capabilities Parallel Port (ECP) is used. Here, the ECP handshake method using the ECP port may perform bidirectional communication at a speed of up to 2 Mcps (character per second) between the ECP ports.
따라서, 상기한 바와 같은 고속의 통신 포트를 활용하기 위해서는 내부 클럭 속도가 높은 PC 시스템 또는 수십 MHz 프로세서 유닛을 가진 기기에서 서로간에 양방향 통신을 수행할 필요가 있다.Therefore, in order to utilize the high speed communication port as described above, it is necessary to perform bidirectional communication with each other in a PC system having a high internal clock speed or a device having several tens of MHz processor units.
즉, 패러럴 포트가 EPP/ECP 모드를 지원할 경우에 포트에서 낼 수 있는 최고속도는 2Mcps가 되는 데, ECP 포트간에 통신을 할 경우 ECP 핸드셰이크라는 통신 방법을 통해 호스트에서 Host-Ack, Host-Clk, Periph-Ack, Reverse-Request 등의 제어신호를 이용하여 주변 기기와 상호 데이터 교환을 수행한다. 이때, 부가적으로 가변 길이 부호화(Run Length Encoding : RLE) 등의 기법을 적용하여 전송할 데이터를 N : 1(예를 들면, 64 : 1 등)로 압축하여 통신을 수행할 수도 있는 데, 이러한 패러럴 포트의 부가적인 기능을 원활하게 지원하기 위해서는 주변 기기의 메인 프로세서가 통신 이외에 엔코딩/디코딩 작업을 동시에 수행할 수 있어야만 한다.In other words, when the parallel port supports EPP / ECP mode, the maximum speed that can be achieved by the port is 2Mcps.When communicating between ECP ports, the host-Ack and Host-Clk on the host through the communication method called ECP handshake. It exchanges data with peripheral devices using control signals such as Periph-Ack and Reverse-Request. In this case, communication may be performed by compressing the data to be transmitted to N: 1 (for example, 64: 1) by applying a technique such as Run Length Encoding (RLE). To seamlessly support the additional functions of the port, the peripheral's main processor must be able to perform both encoding and decoding operations in addition to communication.
따라서, 호스트와 주변 기기와의 데이터 통신에 사용되는 고속의 통신 포트를 원활하게 활용하고, 또한 부가적인 기능 등을 원활하게 지원하기 위해서는 주변 기기의 구성 회로 및 메인 프로세서가 높은 클럭 속도를 가져야만 한다.Therefore, in order to smoothly utilize the high speed communication port used for data communication between the host and peripheral devices, and to support additional functions smoothly, the peripheral circuits and the main processor must have a high clock speed. .
한편, 통신 포트를 통해 호스트(즉, PC 시스템)에 연결되는 주변 기기, 예를 들면 프린터, 스캐너, MP3 플레이어 등의 기기들은 각각의 기기들이 갖는 기능을 수행하기에 충분한 정도의 클럭 속도를 갖는 메인 프로세서 유닛들을 장착하게 되는 데, 이것은 필요 이상의 클럭 속도를 갖는 메인 프로세서(즉, 고가의 메인 프로세서)를 장착하는 경우 그로 인해 주변 기기 자체의 제조 비용을 불필요하게 상승하는 것을 억제하기 위해서이다.On the other hand, peripheral devices, such as printers, scanners, MP3 players, etc., which are connected to a host (ie, a PC system) through a communication port, have a main clock speed sufficient to perform the functions of each device. Processor units will be equipped to prevent unnecessarily increasing the manufacturing cost of the peripheral itself, when equipped with a main processor (i.e., an expensive main processor) having a clock speed higher than necessary.
즉, 주변 기기의 제조 비용 중 메인 프로세서가 차지하는 비용이 다른 디바이스에 비해 상대적으로 매우 높기 때문에 고가의 메인 프로세서를 장착하는 경우 바로 주변 기기 자체 가격의 급격한 상승으로 이어지며, 이것은 곧 가격 경쟁력의 현저하게 저하를 초래하기 때문이다.In other words, since the cost of the main processor in the manufacturing cost of the peripheral device is relatively high compared to other devices, the installation of an expensive main processor leads to a sharp increase in the price of the peripheral device itself. This is because it causes a decrease.
따라서, 호스트에 장착되는 메인 프로세서는 그 기능을 손쉽게 구현할 수 있을 만큼 상대적으로 매우 높은 클럭 속도를 가진 반면에 통신 포트를 통해 호스트에 연결되는 각종 주변 기기에 장착되는 메인 프로세서들은 그 클럭 속도가 호스트에 장착된 메인 프로세서에 비해 상대적으로 낮은 실정이다.Therefore, the main processor mounted on the host has a relatively high clock speed so that the function can be easily implemented, while the main processors mounted on various peripheral devices connected to the host through the communication port have the clock speed set to the host. It is relatively low compared to the installed main processor.
도 3은 종래 방법에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도이다.3 is a block diagram illustrating an example of an apparatus for interfacing transmission data between a PC system and a peripheral device according to a conventional method.
도 3을 참조하면, PC 시스템(310)내 도시 생략된 메인 프로세서에서는 주변 기기(320)로 전송할 데이터가 발생하면, ECP 포트를 사용한 ECP 핸드셰이크 방식을 통해 주변 기기(320)와의 데이터 통신을 수행, 즉 각종 제어신호와 함께 전송 데이터를 통신 포트 및 외부 버스를 통해 주변 기기(320)내의 메인 프로세서(322)로 전달하고, 메인 프로세서(322)에서는 전달받은 자신의 클럭 속도에 따라 PC 시스템(310)으로부터 수신 받은 제어신호 및 데이터를 처리한 후 전송 데이터의 수신처라고 볼 수 있는 종속 디바이스(324)로 전달한다.Referring to FIG. 3, when data to be transmitted to the peripheral device 320 is generated, the main processor, not shown in the PC system 310, performs data communication with the peripheral device 320 through an ECP handshake method using an ECP port. That is, the transmission data together with various control signals are transmitted to the main processor 322 in the peripheral device 320 through a communication port and an external bus, and the main processor 322 receives the PC system 310 according to its received clock speed. After processing the control signal and the data received from the) and transmits to the slave device 324 that can be seen as the destination of the transmission data.
따라서, 종속 디바이스(324)에서는 메인 프로세서(322)를 통해 전달받은 전송 데이터를 처리(예를 들면, 저장, 판독 및 인출 등)하게 된다. 여기에서, 종속 디바이스(324)로서는, 예를 들면 RAM, ROM 등을 들 수 있으며, 이러한 종속 디바이스들은 그 데이터 처리 특성상 메인 프로세서에 비해 상대적으로 높은 클럭 속도를 갖는다.Accordingly, the slave device 324 processes (eg, stores, reads, and retrieves) the transmission data received through the main processor 322. Here, the slave device 324 may be, for example, RAM, ROM, etc., and these slave devices have a relatively high clock speed compared to the main processor due to its data processing characteristics.
또한, 종래 방법에 따른 데이터 인터페이스 방법은, 주변 기기(320)내의 종속 디바이스(324)로부터 데이터를 가져오는 경우에도 마찬가지로 메인프로세서(322)를 경유하여 가져오게 된다.In addition, the data interface method according to the conventional method is similarly imported via the main processor 322 even when the data is obtained from the slave device 324 in the peripheral device 320.
즉, 종래 방식에서는 PC 시스템(310)내 메인 프로세서에서 통신 포트를 통해 전달하고자 하는 전송 데이터를 주변 기기(320)내의 메인 프로세서(322)를 통해 최종 전달 목적지인 종속 디바이스(324)로 전달하거나 혹은 메인 프로세서()를 경유하여 종속 디바이스(324)로부터 원하는 데이터를 가져오는 방식을 취하고 있다.That is, in the conventional method, the transmission data to be transmitted through the communication port in the main processor in the PC system 310 is transmitted to the slave device 324 which is the final delivery destination through the main processor 322 in the peripheral device 320 or It takes a way to get the desired data from the slave device 324 via the main processor ().
이 경우, PC 시스템(310)과 주변 기기(320)간에 최고의 속도로 데이터 통신을 수행하기 위해서는 주변 기기(320)에 장착된 메인 프로세서(322)가 클럭 신호 또는 제어신호에 대하여 충분하게 제어할 수 있을 정도의 속도를 지원해 주어야 한다.In this case, in order to perform data communication between the PC system 310 and the peripheral device 320 at the highest speed, the main processor 322 mounted to the peripheral device 320 may sufficiently control the clock signal or the control signal. It should support the speed enough.
그러나, 상술한 바와 같은 방식으로 데이터 통신을 수행하는 종래 방법의 경우, 앞에서 이미 언급한 바와 같은 이유로 인해, PC 시스템(310)내 메인 프로세서의 수행 속도에 비해 상대적으로 낮은 수행 속도를 갖기 때문에 실제 ECP 포트가 낼 수 있는 속도 만큼 통신을 제대로 내지 못하게 되는 결과가 초래되면, 이러한 결과는 결국 사용자에 대한 서비스 저하(즉, 데이터 통신 지연으로 인한 사용자 대기 시간의 과다 등)로 이어지는 문제를 갖는다.However, in the case of the conventional method of performing data communication in the above-described manner, because of the aforementioned reasons, the actual ECP is relatively low compared to the execution speed of the main processor in the PC system 310. If the result is that the port fails to communicate properly at the speed that the port can achieve, this result in a problem that results in service degradation for the user (ie, excessive user latency due to data communication delays, etc.).
따라서, 양방향 패러럴 통신 포트를 이용하여 호스트와 주변 기기간에 데이터 통신을 수행할 때, 주변 기기에 높은 클럭 속도(즉, 호스트에 장착된 메인 프로세서의 클럭 속도에 대응 가능한 정도의 높은 클럭 속도)를 갖는 메인 프로세서(즉, 고가의 메인 프로세서)를 장착하지 않으면서도(즉, 주변 기기의 제조 비용 상승을 억제하면서도) 양방향 패러럴 통신 포트가 수용 가능한 최대 속도로 데이터통신이 가능한 기법을 개발할 수만 있다면, 사용자에 대한 서비스 품질을 향상시킬 수 있을 뿐만 아니라 차별화된 서비스 제공을 통해 주변 기기 자체의 시장 경쟁력을 대폭 증진시킬 수 있을 것이다.Therefore, when performing data communication between the host and the peripheral device using the bidirectional parallel communication port, the peripheral device has a high clock speed (that is, a high clock speed corresponding to the clock speed of the main processor mounted in the host). If you can develop a technique that allows data communication at the maximum speed that a bi-directional parallel communication port can accommodate, without the need for a main processor (i.e. an expensive main processor) (i.e. suppressing the rise in manufacturing costs of peripherals), In addition to improving the service quality of the service, the differentiated service will greatly enhance the market competitiveness of the peripheral itself.
예를 들어, 종래 방식에 따라 PC 시스템에 MP3 플레이어를 연결하여 MP3 음악 파일을 하나 다운로드 받는 데 대략 50 - 60 초 정도의 시간이 소요된다고 가정할 때, MP3 플레이어에 높은 클럭 속도를 갖는 고가의 메인 프로세서를 장착함이 없이, 다운로드 소요 시간을 대략 15 - 20 초 정도로 절감할 수만 있다면, 사용자에 대한 서비스 품질의 향상은 물론 타사 제품과의 차별화를 도모할 수 있을 것이며, 이것은 곧 제품의 시장 경쟁력 상승으로 이어질 것이다.For example, suppose it takes about 50-60 seconds to download one MP3 music file by connecting an MP3 player to a PC system according to the conventional method. Without a processor, download time can be reduced by approximately 15 to 20 seconds, which will improve the quality of service to users as well as differentiate them from other products. Will lead to.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 호스트 내의 메인 프로세서와 주변 기기 내 목표 디바이스간의 직접적인 데이터 통신 경로 설정을 통해 호스트와 주변 기기간의 고속 데이터 통신을 실현할 수 있는 전자기기간의 전송 데이터 인터페이스 장치 및 그 방법을 제공하는 데 그 목적이 있다.Accordingly, the present invention is to solve the above-described problems of the prior art, and to solve the above-mentioned problems, the present invention provides an electromagnetic period capable of realizing high-speed data communication between the host and the peripheral device through direct data communication path setting between the main processor in the host and the target device in the peripheral device. It is an object of the present invention to provide a transmission data interface device and a method thereof.
상기 목적을 달성하기 위한 일 관점에 따른 본 발명은, 양방향 패러럴 통신 포트를 통해 연결된 호스트와 주변 기기간의 전송 데이터를 인터페이스하는 장치에 있어서, 사용자 조작에 응답하여 상기 주변 기기와의 데이터 통신을 제어하는 적어도 하나의 메인 프로세서를 포함하는 상기 호스트; 제어신호 라인과 데이터 신호 라인 버스를 통해 상기 호스트의 메인 프로세서와 연결되는 상기 주변 기기 내의메인 프로세서; 및 상기 주변 기기의 메인 프로세서와 공통으로 상기 데이터 신호 라인 버스에 연결되는 상기 주변 기기 내의 종속 디바이스를 포함하고, 상기 주변 기기의 메인 프로세서는 상기 호스트의 메인 프로세서로부터 상기 종속 디바이스와의 데이터 통신을 요구받을 때 상기 데이터 신호 라인 버스의 제어권을 상기 종속 디바이스에게 양도함으로써, 상기 호스트의 메인 프로세서와 상기 종속 디바이스간에 데이터 통신이 직접 실행되도록 제어하는 것을 특징으로 하는 전자기기간의 전송 데이터 인터페이스 장치를 제공한다.According to an aspect of the present invention, there is provided an apparatus for interfacing transmission data between a host and a peripheral device connected through a bidirectional parallel communication port, the method comprising: controlling data communication with the peripheral device in response to a user operation; The host including at least one main processor; A main processor in the peripheral device connected to the main processor of the host via a control signal line and a data signal line bus; And a slave device in the peripheral device connected to the data signal line bus in common with the main processor of the peripheral device, wherein the main processor of the peripheral device requests data communication with the slave device from the main processor of the host. When the control unit transfers the control right of the data signal line bus to the slave device when receiving, it controls the data communication between the main processor of the host and the slave device so as to directly execute data communication.
상기 목적을 달성하기 위한 다른 관점에 따른 본 발명은, 양방향 패러럴 통신 포트를 통해 서로 연결되며, 적어도 하나의 메인 프로세서 및 종속 디바이스를 각각 갖는 호스트와 주변 기기간의 전송 데이터를 인터페이스하는 방법에 있어서, 상기 호스트와 주변 기기와의 데이터 통신 요구가 발생하면, 제어신호 라인을 통해 그에 상응하는 데이터 통신 요구용 제어신호를 발생하여 상기 주변 기기의 메인 프로세서로 전달하는 과정; 상기 데이터 통신 요구용 제어신호에 응답하여 상기 호스트와 상기 주변 기기간에 연결된 데이터 신호 라인 버스의 제어권을 상기 주변 기기의 종속 디바이스로 양도하는 과정; 상기 호스트의 메인 프로세서에 상기 버스 제어권의 양도 결과를 통지하여 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신 경로를 설정하는 과정; 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신을 수행하는 과정; 및 상기 호스트의 메인 프로세서와 상기 주변 기기의 종속 디바이스간에 데이터 통신이 종료될 때, 상기 양도된 버스 제어권을 상기 주변 기기의 메인 프로세서로 복귀시키는 과정으로 이루어진 전자기기간의 전송 데이터 인터페이스 방법을 제공한다.According to another aspect of the present invention, there is provided a method of interfacing transmission data between a host and a peripheral device connected to each other through a bidirectional parallel communication port, each having at least one main processor and a slave device. When a data communication request between the host and the peripheral device is generated, generating a corresponding control signal for a data communication request through a control signal line and transferring the control signal to a main processor of the peripheral device; Transferring control of a data signal line bus connected between the host and the peripheral device to a slave device of the peripheral device in response to the control signal for data communication request; Notifying a transfer result of the bus control right to the main processor of the host to establish a data communication path between the host processor of the host and the slave device of the peripheral device; Performing data communication between a main processor of the host and a slave device of the peripheral device; And returning the transferred bus control right to the main processor of the peripheral device when the data communication is terminated between the host main processor of the host and the slave device of the peripheral device.
도 1은 본 발명의 바람직한 실시예에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도,1 is a block diagram showing an example of an apparatus for interfacing transmission data between a PC system and a peripheral device according to a preferred embodiment of the present invention;
도 2는 본 발명에 따라 전자기기간에 전송 데이터를 고속으로 인터페이스하는 과정을 도시한 플로우챠트,2 is a flowchart illustrating a process of interfacing transmission data at high speed in an electromagnetic period according to the present invention;
도 3은 종래 방법에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도.3 is a block diagram illustrating an example of an apparatus for interfacing transmission data between a PC system and a peripheral device according to a conventional method.
＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>
110 : PC 시스템 120 : 주변 기기110: PC system 120: peripherals
122 : 메인 프로세서 124 : 신호 변환 블록122: main processor 124: signal conversion block
126 : 종속 디바이스126: slave device
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 핵심 기술요지는, 양방향 통신 포트를 통해 상호 연결되는 호스트(즉, PC 시스템)와 주변 기기(예를 들면, 프린터, 스캐너, MP3 플레이어, 디지털 카메라 등)간에 데이터 통신을 수행할 때, 주변 기기 내의 메인 프로세서가 아닌 데이터 전송의 목적지인 주변 기기 내의 종속 디바이스(예를 들면, RAM, ROM 등)와 호스트 내의 메인 프로세서간에 직접 데이터 통신을 수행하도록 한다는 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.A key technical aspect of the present invention is when performing data communication between a host (i.e., a PC system) and a peripheral device (e.g., a printer, scanner, MP3 player, digital camera, etc.) interconnected via a bidirectional communication port, In the present invention, through the technical means to perform a direct data communication between the slave device (for example, RAM, ROM, etc.) in the peripheral device and the main processor in the host that is the destination of data transfer, not the main processor in the peripheral device. It is easy to achieve the purpose.
도 1은 본 발명의 바람직한 실시예에 따라 PC 시스템과 주변 기기간에 전송 데이터를 인터페이스하는 장치의 일예를 도시한 블록구성도이다.1 is a block diagram illustrating an example of an apparatus for interfacing transmission data between a PC system and a peripheral device according to a preferred embodiment of the present invention.
도 1을 참조하면, PC 시스템(110)은, 메인 프로세서, 각종 OS 프로그램, 인터넷 익스플로러 등이 탑재된 전형적인 PC인 것으로, 모뎀, 전용선 등을 통해 인터넷 접속이 가능하며, 또한 양방향 통신 포트와 외부 버스를 통해 주변 기기(120), 예를 들면 프린터, 스캐너, MP3 플레이어 등과 주변 기기와 연결, 즉 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)와 연결되고 데이터 신호 라인(DSL)을 통해 메인 프로세서(122) 및 종속 디바이스(126)와 공통으로 연결되어 데이터 통신을 수행한다. 여기에서, PC 시스템(110)과 주변 기기(120)는 ECP 포트 등을 통해 상호 접속되어 데이터 통신(즉, 데이터를 전송하거나 데이터를 받아 옴)을 수행한다.Referring to FIG. 1, the PC system 110 is a typical PC equipped with a main processor, various OS programs, Internet Explorer, and the like. The PC system 110 may be connected to the Internet through a modem, a dedicated line, and a bidirectional communication port and an external bus. Is connected to a peripheral device 120, for example, a printer, a scanner, an MP3 player, or the like through a control signal line CSL, and is connected to the main processor 122 in the peripheral device 120, DSL) is commonly connected to the main processor 122 and the slave device 126 to perform data communication. Here, the PC system 110 and the peripheral device 120 are interconnected through an ECP port or the like to perform data communication (that is, transmit data or receive data).
일예로서, 주변 기기(120)가 프린터인 경우라 가정할 때, 사용자가 PC 시스템(110)을 조작하여 임의의 자료 또는 문서에 대한 프린팅을 선택하면, 제어신호 라인(CSL) 상에 데이터 통신 제어 및 프린팅을 위한 각종 제어신호를 발생하여 주변 기기(120) 내의 메인 프로세서(122)로 전달하고, 메인 프로세서(122)로부터 제공되는 버스 제어권 양도 통지에 응답하여 주변 기기(120)내의 종속 디바이스(126)와 데이터 통신을 수행, 즉 데이터 신호 라인(DSL)을 통해 프린팅하고자 하는 자료 데이터를 종속 디바이스(126)로 전달한다. 여기에서, 종속 디바이스(126)는, 예를 들어 메인 프로세서(122)보다 적어도 빠른 수행 속도를 갖는 RAM, ROM 등과 같은 디바이스이다.As an example, assuming that the peripheral device 120 is a printer, when the user operates the PC system 110 to select printing for any data or document, data communication control is performed on the control signal line CSL. And generating and transmitting various control signals for printing to the main processor 122 in the peripheral device 120, and in response to the bus control transfer assignment notification provided from the main processor 122, the slave device 126 in the peripheral device 120. ) Performs data communication, i.e., transfers the data data to be printed to the slave device 126 via the data signal line DSL. Here, dependent device 126 is a device such as, for example, RAM, ROM, etc., which has at least a faster execution speed than main processor 122.
또한, PC 시스템(110)내의 메인 프로세서는 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)로부터 데이터 통신 종료가 통보될 때 주변 기기(120)내의 메인 프로세서(122) 또는 종속 디바이스(126)와의 데이터 통신을 종료한다.In addition, the main processor in the PC system 110 is connected to the main processor 122 in the peripheral device 120 or when the end of data communication is notified from the main processor 122 in the peripheral device 120 via the control signal line CSL. Data communication with the slave device 126 ends.
한편, 주변 기기(120)내의 메인 프로세서(122)는, 예를 들면 주변 기기(120)의 각 기능을 전반적으로 제어하는 마이크로 프로세서인 것으로, 제어신호라인(CSL)을 통해 PC 시스템(110)내의 메인 프로세서로부터 데이터 통신을 위한 각종 제어신호(예를 들면, Host-Ack, Host-Clk, Periph-Ack, Reverse-Request 등)가 입력되면, 입력된 제어신호를 분석하여 해당 제어신호가 종속 디바이스(126)로의 접속을 위한 제어신호인 것으로 판단될 때, 자신과 종속 디바이스(126)에 공통으로 연결된 데이터 신호 라인(외부 버스)의 제어권을 종속 디바이스(126)에게 양도하여 종속 디바이스(126)가 PC 시스템(110)과 직접 데이터 통신을 수행할 수 있도록 제어하며, 이러한 버스 제어권의 양도를 제어신호 라인(CSL)을 통해 PC 시스템(110)내의 메인 프로세서에 통보한다.On the other hand, the main processor 122 in the peripheral device 120 is, for example, a microprocessor that controls the respective functions of the peripheral device 120 as a whole, and in the PC system 110 through the control signal line (CSL). When various control signals (for example, Host-Ack, Host-Clk, Periph-Ack, Reverse-Request, etc.) for data communication are input from the main processor, the control signals are analyzed and the corresponding control signals are subordinate devices ( When determined to be a control signal for connection to 126, the control device transfers the control right of the data signal line (external bus) commonly connected to itself and the slave device 126 to the slave device 126 so that the slave device 126 is a PC. The controller 110 performs direct data communication with the system 110 and notifies the main processor in the PC system 110 of the transfer of the bus control right through the control signal line CSL.
다음에, 종속 디바이스(126)는, 예를 들어 메인 프로세서(122)보다 적어도 빠른 수행 속도를 갖는 RAM, ROM 등과 같은 디바이스인 것으로, 메인 프로세서(122)로부터 버스 제어권 양도 통지가 오면 이에 응답하여 신호 변환 블록(124)을 경유하는 데이터 신호 라인(DSL)을 통해 PC 시스템(110)내의 메인 프로세서와 데이터 통신을 수행, 예를 들어 데이터 신호 라인(DSL)을 통해 프린팅 등을 위한 자료 데이터를 전달받거나 혹은 인터넷을 통해 다운로드 받은 MP3 음악 파일 데이터를 전달받거나 데이터 신호 라인(DSL)을 통해 자신이 저장하고 있는 데이터를 PC 시스템(110)내의 메인 프로세서에게 전달한다.Subsequently, slave device 126 is, for example, a device such as RAM, ROM, or the like having at least a faster execution speed than main processor 122, and signals in response to a bus control transfer notification from main processor 122. Perform data communication with the main processor in the PC system 110 via the data signal line DSL via the conversion block 124, for example, receive data data for printing or the like through the data signal line DSL; Alternatively, the MP3 music file data downloaded through the Internet may be received or data stored in the PC3 may be transmitted to the main processor in the PC system 110 through the data signal line DSL.
여기에서, 신호 변환 블록(124)은 PC 시스템(110)내의 메인 프로세서로부터 전송되어 오는 디지털 신호에 혼입된 노이즈를 제거하거나 디지털 신호를 기설정된 소정 레벨로 증폭하는 것으로, 이러한 신호 변환 블록(124)을 데이터 신호 라인(DSL) 상에 삽입하는 것은 종속 디바이스(126)에서의 안정적인 동작을 위해서이다.Here, the signal conversion block 124 removes noise mixed in the digital signal transmitted from the main processor in the PC system 110 or amplifies the digital signal to a predetermined predetermined level. Is inserted on the data signal line DSL for stable operation in the slave device 126.
따라서, 본 발명은, 호스트의 메인 프로세서가 상대적으로 낮은 수행 속도를 갖는 주변 기기의 메인 프로세서를 통해 최종 목적지인 종속 디바이스로 데이터를 전달하거나 데이터를 가져오도록 하는 전술한 종래 기술과는 달리, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신(즉, 데이터의 송수신)을 수행하도록 하기 때문에, 주변 기기의 메인 프로세서로서 높은 수행 속도를 갖는 고가의 프로세서를 채용함이 없이도 호스트와 주변 기기와의 데이터 통신(즉, 데이터 송수신) 속도를 대폭 개선할 수 있다.Accordingly, the present invention, unlike the prior art described above, allows the main processor of the host to transfer or retrieve data to the slave device as the final destination through the main processor of the peripheral device having a relatively low performance rate. An expensive processor with a high performance speed as the main processor of the peripheral device because the main processor allows direct data communication (that is, data transmission and reception) with a slave device having a relatively high performance speed compared to the main processor of the peripheral device. It is possible to drastically improve the data communication speed (ie, data transmission and reception) between the host and the peripheral device without employing.
다음에, 상술한 바와 같은 구성을 갖는 전자기기간 데이터 인터페이스 장치를 이용하여 본 발명에 따라 고속의 데이터 통신을 수행하는 과정에 대하여 설명한다.Next, a process of performing high speed data communication according to the present invention using the electromagnetic period data interface device having the above-described configuration will be described.
도 2는 본 발명에 따라 전자기기간에 전송 데이터를 고속으로 인터페이스하는 과정을 도시한 플로우챠트이다.2 is a flowchart illustrating a process of interfacing transmission data at high speed in an electromagnetic period according to the present invention.
도 2를 참조하면, 호스트, 즉 PC 시스템(110)에서는 대기 모드를 수행하는 중에(단계 202), 사용자의 조작에 따라 주변 기기(120)로의 데이터 전송 명령 또는 주변 기기(120)로부터의 데이터 수신 명령이 발생하는 지의 여부를 체크하는 데(단계 204), 여기에서의 체크 결과 주변 기기(120)로의 데이터 전송 명령 또는 데이터 수신 명령이 발생하면, PC 시스템(110)내의 메인 프로세서에서는 데이터 통신을 위한 제어신호를 발생하여 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)에게 전달한다(단계 206).Referring to FIG. 2, during the standby mode (step 202), the host, that is, the PC system 110 receives a data transmission command or data from the peripheral device 120 to the peripheral device 120 according to a user's operation. In order to check whether or not an instruction is generated (step 204), if a data transfer instruction or a data reception instruction to the peripheral device 120 as a result of the check here, the main processor in the PC system 110 for data communication The control signal is generated and transmitted to the main processor 122 in the peripheral device 120 through the control signal line CSL (step 206).
이때, 제어신호 라인(CSL) 상에 발생하는 데이터 통신용 제어신호로서는, 예를 들면 프린팅을 위한 데이터 전송 제어신호(주변 기기가 프린터인 경우), MP3 음악 파일의 전송을 위한 제어신호(주변 기기가 MP3 플레이어인 경우), 스캐닝 데이터 인출(또는 판독) 제어신호(주변 기기가 스캐너인 경우), 화상 데이터 편집을 위한 화상 데이터 인출 제어신호(주변 기기가 디지털 카메라인 경우) 등이 있다.At this time, as a control signal for data communication generated on the control signal line CSL, for example, a data transmission control signal for printing (when the peripheral device is a printer), a control signal for transmission of an MP3 music file (the peripheral device is An MP3 player), a scanning data retrieval (or read) control signal (when the peripheral device is a scanner), an image data retrieval control signal (when the peripheral device is a digital camera) for image data editing, and the like.
이어서, 주변 기기(120)내의 메인 프로세서(122)에서는 제어신호 라인(CSL)을 통해 입력된 제어신호를 분석하여 해당 제어신호가 종속 디바이스(126)로의 접속을 위한 제어신호인지의 여부를 체크하고, 체크 결과 종속 디바이스(126)로의 접속을 위한 제어신호인 것으로 판단될 때, 종속 디바이스(126)에게 버스 제어권을 양도한 후(단계 208), 제어신호 라인(CSL)을 통해 PC 시스템(110)내의 메인 프로세서에게 버스 제어권을 종속 디바이스(126)로 양도했음을 통지한다(단계 210).Subsequently, the main processor 122 in the peripheral device 120 analyzes the control signal input through the control signal line CSL to check whether the control signal is a control signal for connection to the slave device 126. When the check result is determined to be a control signal for connection to the slave device 126, the bus control right is transferred to the slave device 126 (step 208), and then the PC system 110 via the control signal line CSL. Notify the main processor in that it has transferred the bus control to the slave device 126 (step 210).
따라서, PC 시스템(110)내의 메인 프로세서와 주변 기기(120)내의 종속 디바이스(126)는 데이터 신호 라인(DSL)을 통해 데이터 통신을 수행, 즉 PC 시스템(110)내의 메인 프로세서가 데이터 신호 라인(DSL)을 통해 임의의 데이터(예를 들면, 프린팅을 위한 자료 데이터, MP3 음악 파일 데이터 등)를 주변 기기(120)내의 종속 디바이스(126)로 전송하거나 혹은 주변 기기(120)내의 종속 디바이스(126)로부터 필요한(또는 요구받은) 데이터(예를 들면, 스캐닝 데이터, 화상 데이터 등)를 인출하여 가져오는 데이터 통신을 수행한다(단계 212).Accordingly, the main processor in the PC system 110 and the slave device 126 in the peripheral device 120 perform data communication through the data signal line DSL, that is, the main processor in the PC system 110 is connected to the data signal line. DSL) to transfer any data (eg, data data for printing, MP3 music file data, etc.) to slave device 126 in peripheral device 120 or slave device 126 in peripheral device 120. Data communication (e.g., scanning data, image data, etc.) is fetched from the required (or requested) data (step 212).
다음에, 상술한 바와 같은 과정을 통해 주변 기기(120)내의 종속디바이스(126)와 데이터 통신을 수행하는 중 PC 시스템(110)내의 메인 프로세서에서는 데이터 통신의 종료 여부를 체크하는 데(단계 214), 여기에서의 체크 결과 데이터 통신이 종료된 것으로 판단되면, PC 시스템(110)내의 메인 프로세서에서는 제어신호 라인(CSL)을 통해 주변 기기(120)내의 메인 프로세서(122)로 통신 완료를 통보한다(단계 216).Next, while performing data communication with the slave device 126 in the peripheral device 120 through the above-described process, the main processor in the PC system 110 checks whether data communication is terminated (step 214). If it is determined that the data communication is terminated, the main processor in the PC system 110 notifies the main processor 122 of the peripheral device 120 via the control signal line CSL of the completion of the communication ( Step 216).
따라서, 주변 기기(120)내의 메인 프로세서(122)에서는, 통신 종료 통보에 응답하여, 자신이 종속 디바이스(126)에게 양도한 버스 제어권을 회수한다(단계 218). 즉, 데이터 신호를 송수신하는 데 이용되는 버스의 제어권이 다시 메인 프로세서(122)에게 넘겨지게 되며, 이러한 일련의 과정들을 통해 PC 시스템(110)내 메인 프로세서와 주변 기기(120)내 종속 디바이스(126)간의 데이터 통신이 종료된다.Accordingly, in response to the communication end notification, the main processor 122 in the peripheral device 120 recovers the bus control right that has been transferred to the slave device 126 (step 218). That is, the control right of the bus used to transmit and receive the data signal is passed back to the main processor 122, and through the series of processes, the main processor in the PC system 110 and the slave device 126 in the peripheral device 120. ) Data communication is terminated.
그러므로, 본 발명에 따른 데이터 인터페이스 방법은, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신을 수행하기 때문에, 높은 수행 속도를 갖는 고가의 프로세서를 주변 기기에 채용함이 없이도 호스트와 주변 기기간의 데이터 통신(즉, 데이터 송수신) 속도를 대폭 개선할 수 있다.Therefore, the data interface method according to the present invention uses an expensive processor having a high execution speed because the main processor of the host performs direct data communication with a slave device having a relatively high execution speed compared to the main processor of the peripheral device. Without adopting a peripheral device, the data communication speed (ie, data transmission and reception) between the host and the peripheral device can be significantly improved.
즉, 잘 알려진 바와 같이, 주변 기기가 가지는 RAM, ROM 등은 메인 프로세서보다 빠른 수행 속도를 갖는다. 예를 들어, RAM을 캐시 디바이스로 사용하기도 하고, ECP 포트나 플로피 디스크 드라이브 등의 경우에도 접근 속도를 높이기 위하여 DMA(Direct Memory Access) 라는 방식을 사용할 정도로 메모리는 속도가 빠르다. 따라서, 본 발명에 따른 방식을 사용하면, 주변 기기의 내부 메모리에 저장된 내용을 PC 시스템에서 병렬 포트를 통해 최대한 빠른 시간 내에 받아 올 수 있다. 즉, 최대 2Mcps의 속도로 데이터를 받아올 수 있다.That is, as is well known, RAM, ROM, and the like of a peripheral device have a faster execution speed than a main processor. For example, RAM is used as a cache device, and memory is fast enough to use DMA (Direct Memory Access) to speed up access even for ECP ports or floppy disk drives. Thus, using the method according to the present invention, the contents stored in the internal memory of the peripheral device can be received as soon as possible through the parallel port in the PC system. In other words, data can be retrieved at a maximum speed of 2Mcps.
따라서, 상술한 바와 같은 방법을 이용하여 호스트가 프린터의 내부 메모리에 데이터를 직접 전송하여 프린트를 수행하도록 하거나 스캐너의 내부 메모리에 있는 파일이 저장 내용을 내부 메모리에서 직접 읽어오는 방식으로 데이터의 통신 속도를 향상시킬 수 있으며, 이러한 데이터 인터페이스 방식은 주변 기기의 데이터 저장 장소, 즉 플래시 메모리, 하드 디스크, 삭제 가능한 저장 매체 등에 접근하는 경우에도 적용하여 통신 속도의 향상을 도모할 수 있다.Therefore, by using the method described above, the host directly transmits data to the printer's internal memory to perform printing, or a file in the scanner's internal memory reads the stored contents directly from the internal memory, thereby communicating the data. The data interface method can be applied to a case where a data storage location of a peripheral device, i.e., a flash memory, a hard disk, or a removable storage medium, is accessed, thereby improving communication speed.
또한, 본 발명에 따른 데이터 인터페이스 방법은 호스트가 디지털 카메라내의 플래시 메모리 등에 저장된 그림 데이터를 직접 접근하여 읽어 오거나 MP3 플레이어의 플래시 메모리 또는 저장 디바이스에 직접 접근하여 데이터를 전송하는 방식으로 데이터 통신의 고속화를 실현할 수 있다.In addition, the data interface method according to the present invention provides a high-speed data communication method in which a host directly accesses and reads picture data stored in a flash memory of a digital camera, or directly accesses a flash memory or a storage device of an MP3 player. It can be realized.
한편, 본 실시예에서는 주변 기기 내의 종속 디바이스가 메인 프로세서에 비해 상대적으로 높은 처리 속도를 가진 경우에 대해 설명하였으나, 본 발명은 종속 디바이스가 메인 프로세서에 비해 상대적으로 낮은 처리 속도를 가진 경우에라도 적용할 수 있으며, 이 경우 프로세서의 경유시간을 줄일 수 있으므로 통신 속도가 증가되는 효과를 얻을 수 있다.Meanwhile, in the present exemplary embodiment, the case in which the slave device in the peripheral device has a relatively higher processing speed than that of the main processor is described. However, the present invention may be applied even when the slave device has a relatively low processing speed compared to the main processor. In this case, since the transit time of the processor can be reduced, the communication speed can be increased.
이상 설명한 바와 같이 본 발명에 따르면, 호스트의 메인 프로세서가 상대적으로 낮은 수행 속도를 갖는 주변 기기의 메인 프로세서를 경유하여 최종 목적지인종속 디바이스와 데이터 통신을 수행하도록 하는 전술한 종래 기술과는 달리, 호스트의 메인 프로세서가 주변 기기의 메인 프로세서에 비해 상대적으로 높은 수행 속도를 갖는 종속 디바이스와 직접 데이터 통신을 수행하도록 하기 때문에, 높은 수행 속도를 갖는 고가의 프로세서를 주변 기기에 채용함이 없이도 호스트와 주변 기기간의 데이터 통신 속도를 대폭 개선할 수 있으며, 이를 통해 사용자에 대한 서비스 품질의 향상을 도모할 수 있을 뿐만 아니라 차별화된 서비스 제공을 통해 주변 기기 자체의 시장 경쟁력을 대폭 증진시킬 수 있다.As described above, according to the present invention, in contrast to the above-described prior art, the main processor of the host performs data communication with the slave device which is the final destination via the main processor of the peripheral device having a relatively low execution speed. Because the main processor of allows the direct communication of data with a slave device having a relatively high execution speed compared to the main processor of the peripheral device, the host and the peripheral device are not required to employ an expensive processor having a high performance speed. Can significantly improve the data communication speed, and not only improve the quality of service to users, but also greatly enhance the market competitiveness of the peripherals themselves by providing differentiated services.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000018871A KR100331392B1 (en) | 2000-04-11 | 2000-04-11 | Apparatus and method for interfacing transmission data between two electronic device each having at least a main processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000018871A KR100331392B1 (en) | 2000-04-11 | 2000-04-11 | Apparatus and method for interfacing transmission data between two electronic device each having at least a main processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010095611A KR20010095611A (en) | 2001-11-07 |
| KR100331392B1 true KR100331392B1 (en) | 2002-04-03 |
Family
ID=19663367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000018871A KR100331392B1 (en) | 2000-04-11 | 2000-04-11 | Apparatus and method for interfacing transmission data between two electronic device each having at least a main processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100331392B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7500041B2 (en) * | 2006-06-15 | 2009-03-03 | Nvidia Corporation | Graphics processing unit for cost effective high performance graphics system with two or more graphics processing units |
| KR100922812B1 (en) * | 2007-07-31 | 2009-10-21 | 엠텍비젼 주식회사 | Method and system for controlling of peripherals |
-
2000
- 2000-04-11 KR KR1020000018871A patent/KR100331392B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010095611A (en) | 2001-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4724573B2 (en) | Transfer system switching circuit in interface circuit | |
| JP2007109251A (en) | Upstream peripheral equipment serving as usb host | |
| JP2004005541A (en) | Data transfer device, data transfer method, program and recording medium | |
| US6753903B1 (en) | Adaptor for direct connection between USB digital still camera and use color printer | |
| KR20040041623A (en) | Bus system and bus interface for connection to a bus | |
| KR100331392B1 (en) | Apparatus and method for interfacing transmission data between two electronic device each having at least a main processor | |
| US8526039B2 (en) | Image processing apparatus, and control method thereof and program | |
| US9606756B2 (en) | Printing apparatus and control method | |
| JPH11187190A (en) | Composite function processor and composite function processing method | |
| CN111183628B (en) | Image forming apparatus, method of operating the same, and readable recording medium | |
| KR100796304B1 (en) | Apparatus and method for transmitting of data | |
| JP2000280582A (en) | Data-processing apparatus and method for processing data and recording medium with data-processing control program recorded | |
| JP2006338232A (en) | Communication system | |
| JP4690660B2 (en) | Card-type memory interface circuit | |
| JP2005122224A (en) | External electronic storage medium having virtual information processing device function and virtual printing device function | |
| JP6833491B2 (en) | Information processing device | |
| JP2023077699A (en) | Control device, image processing apparatus, and electronic apparatus | |
| KR940005255B1 (en) | Fax control method of image data printing for computer-fax system | |
| JP6696234B2 (en) | Image forming apparatus, image processing method, and program | |
| JP3068701U (en) | Printer device | |
| US6324642B1 (en) | Method and apparatus for increasing the data rate over a parallel port | |
| JP2001256168A (en) | Usb device | |
| KR100217344B1 (en) | Internet connecting device of communication processing system | |
| JP2001325049A (en) | Interface device and output device | |
| KR100202421B1 (en) | Transmission / telephone mode practice method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140321 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160405 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170322 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180321 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20190320 Year of fee payment: 18 |