KR100329770B1 - image sensor with photodiode of hemisphere shape - Google Patents
image sensor with photodiode of hemisphere shape Download PDFInfo
- Publication number
- KR100329770B1 KR100329770B1 KR1019980057313A KR19980057313A KR100329770B1 KR 100329770 B1 KR100329770 B1 KR 100329770B1 KR 1019980057313 A KR1019980057313 A KR 1019980057313A KR 19980057313 A KR19980057313 A KR 19980057313A KR 100329770 B1 KR100329770 B1 KR 100329770B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- epi
- epitaxial layer
- photodiode
- gate electrode
- Prior art date
Links
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 23
- 239000002019 doping agent Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000000779 depleting effect Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 9
- 230000001788 irregular Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 101
- 238000004519 manufacturing process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
Abstract
본 발명은 P-에피층과, 상기 P-에피층 표면 하부에 형성되는 N-이온주입층과, 상기 N-이온주입층과 접하여 상기 P-에피층 상에 형성되는 P0에피층과, 상기 P0에피층과 접하여 상기 P0에피층 상에서 그 표면이 볼록하게 라운드져 형성되는 N0에피층, 및 상기 N0에피층 상에 형성된 P+에피층을 구비하며, 상기 N-이온주입층은 트랜스퍼트랜지스터의 게이트전극 에지에 실질적으로 얼라인되어 형성되고, 상기 N-이온주입층과 상기 N0에피층이 상기 게이트전극 에지 부분에서 서로 접하도록 상기 P0에피층은 상기 게이트전극 에지로부터 수평적으로 이격되어 형성된다. 이에 의해 본 발명의 포토다이오드는 그 표면이 볼록하게 라운드진 P/N/P/N/P 다이오드를 구성하되 트랜스퍼트랜지스터의 게이트전극 에지 부위에서는 PN 다이오드를 형성하게 된다. 이에 의해 본 발명의 포토다이오드 구조는, 볼록형 포토다이오드 구조이기 때문에 빛의 난반사에 의한 스미어(Smear)효과가 효과적으로 억제될 뿐만 아니라, 절연막으로부터 투과되는 빛을 보다 많이 모을 수 있기 때문에 광전하생성율을 증가시킬 수 있다. 또한 N-이온주입층을 통해 인접 단위 화소까지의 공핍층의 확산을 억제하여 블루밍(Blooming)효과도 제어가 가능하다.The invention P- epi layer, and N is formed on the P- epi layer surface sub-layer and the ion implantation, the N-ion implantation layer and the P 0 epitaxial layer formed on the P- epi layer in contact with, the in contact with the P 0 epitaxial layer and having the surface of the N 0 epitaxial layer is convexly round becomes formed, and a P + epitaxial layer formed on the N 0 epitaxial layer on said P 0 epitaxial layer, the N - ion implanted layer is substantially formed by the in alignment to the gate electrode edge of the transfer transistor, the N - ion implantation layer and the N 0 epitaxial layer is the P 0 epitaxial layer to be in contact with each other in the gate electrode edge portion is horizontal from the gate electrode edge enemy As shown in FIG. Thus, the photodiode of the present invention forms a P / N / P / N / P diode whose surface is convexly rounded, and forms a PN diode at the gate electrode edge of the transfer transistor. As a result, the photodiode structure of the present invention has a convex photodiode structure, so that the smear effect due to irregular reflection of light can be effectively suppressed, and more light can be collected from the insulating film, . In addition, it is possible to control the blooming effect by suppressing the diffusion of the depletion layer from the N - ion implanted layer to the adjacent unit pixel.
Description
본 발명은 CCD(charge coupled device) 또는 CMOS(complementary metal oxide semiconductor) 이미지센서에 관한 것으로, 특히 큰 정전용량의 포토다이오드를 갖는 CMOS 이미지센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge coupled device (CCD) or a complementary metal oxide semiconductor (CMOS) image sensor, and more particularly, to a CMOS image sensor having a photodiode with a large capacitance and a manufacturing method thereof.
CCD는 구동 방식이 복잡하고 전력소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고 시그날 프로세싱 회로를 CCD 칩내에 구현 할 수 없어 원칩(One Chip) 화가 곤란하는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(Sub- micron) CMOS 제조기술을 이용한 CMOS 이미지센서의 개발이 많이 연구되고 있다. CMOS 이미지센서는 단위 화소(Pixel) 내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30∼40개의 마스크가 필요한 CCD 에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원칩화가 가능하여 차세대 이미지센서로 각광을 받고 있다. 그러나 현재까지는 CCD에 비하여 화질이 떨어지므로 이를 개선하려는 노력이 진행중이다. 즉, CCD 또는 CMOS 이미지센서에 있어서 포토다이오드는 각 파장에 따라 입사되는 광을 전기적 신호로 변환 해주는 도입부로써, 이상적인 경우는 모든 파장 대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사된 광을 모두 모으는 경우이기 때문에 이를 위한 노력이 진행중이다.CCD is complicated in driving method, consumes a large amount of power, has a complicated process due to a large number of mask process steps, can not implement a signal processing circuit in a CCD chip, and has a drawback in that it is difficult to form one chip In order to overcome such drawbacks, the development of a CMOS image sensor using sub-micron CMOS manufacturing technology has been extensively studied. A CMOS image sensor forms a photodiode and a mos transistor in a unit pixel to detect an image sequentially by a switching method. Since a CMOS manufacturing technology is used, power consumption is low and the number of masks is about 20 to 30 to 40 Compared to a CCD that requires a single mask, the process is very simple, and it is possible to use several signal processing circuits and one chip, which is getting the spotlight as a next generation image sensor. However, since the image quality is lower than that of CCD until now, efforts are underway to improve it. That is, in a CCD or CMOS image sensor, a photodiode is an introduction part that converts incident light according to each wavelength into an electrical signal. In an ideal case, when the photomultiplier generation efficiency is 1 at all wavelength bands, This is an ongoing effort.
도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도로서, 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성되고, 4개의 MOS트랜지스터는 트랜스퍼트랜지스터(Tx), 리셋트랜지스터(Rx), 드라이브트랜지스터(MD), 및 셀렉트트랜지스터(Sx)로 이루어져 있다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다. 도면부호 Cfd는 플로팅확산의 커패시턴스를 나타낸다.FIG. 1 is a circuit diagram of a typical CMOS image sensor unit pixel (unit pixel), which is composed of one photodiode PD and four MOS transistors. The four MOS transistors are composed of a transfer transistor Tx, a reset transistor Rx, A drive transistor MD, and a select transistor Sx. A load transistor is formed outside the unit pixel so as to read an output signal. Cfd represents the capacitance of the floating diffusion.
도2에는 종래기술에 따른 CMOS 이미지센서의 단위화소 중에서 포토다이오드(PD)와 트랜스퍼트랜지스터(Tx) 및 리셋트랜지스터(Rx)에 대한 레이아웃이 도시되어 있고, 도3a 내지 도3d에는 도2의 A-A'를 따른 제조 공정 순서를 보여주는 단면도이다.2 shows a layout of a photodiode PD, a transfer transistor Tx and a reset transistor Rx in a unit pixel of a CMOS image sensor according to the related art. In FIGS. 3A to 3D, A 'in Fig.
도2와, 도3a 내지 도3d를 참조하여 종래기술에 따른 포토다이오드 제조 공정을 살펴보도록 한다.The photodiode manufacturing process according to the prior art will be described with reference to FIGS. 2 and 3A to 3D.
먼저, P+실리콘기판 상에 저농도의 P-에피층(1)이 성장된 웨이퍼를 준비한 다음, 필드절연막(2)과 트랜지스터들의 게이트산화막(3) 및 게이트전극(4)을 형성한다(도3a 참조). 도면에는 트랜스퍼트랜지스터(Tx)의 게이트전극(204)과 리셋트랜지스터(Rx)의 게이트전극(202) 만이 도시되어 있다. 이어서, 마스크패턴(5)을 형성하고, 저농도 고에너지 이온주입을 실시하여 포토다이오드 활성영역의 P-에피층(1) 내에 N-이온주입영역(6)을 형성한다(도3b 참조). 이때 도2에 도시된 바와 같이, N-이온주입 마스크패턴(5)은 그 오픈되는 영역(206)이 활성영역(205) 전체가 아니라 활성영역 모서리 에지를 덮도록 디자인되게 된다. 또한 트랜스퍼트랜지스터의 게이트전극(204) 일측을 노출시키도록 디자인된다.First, a wafer on which a low-concentration P-epi layer 1 is grown on a P + silicon substrate is prepared, and then a field oxide film 2 and a gate oxide film 3 and a gate electrode 4 of transistors are formed Reference). Only the gate electrode 204 of the transfer transistor Tx and the gate electrode 202 of the reset transistor Rx are shown. Subsequently, a mask pattern 5 is formed, and low-concentration high-energy ion implantation is performed to form an N - ion implantation region 6 in the P-epi layer 1 of the photodiode active region (see FIG. 3B). 2, the N - ion implantation mask pattern 5 is designed such that the open region 206 covers the active region edge edge, not the active region 205. And is designed to expose one side of the gate electrode 204 of the transfer transistor.
이어서, 상기 마스크패턴(5)을 제거하고 다시 마스크패턴(5')를 형성한 다음 고농도 저에너지 이온주입을 실시하여 P-에피층(1) 표면 하부에 P0이온주입영역(7)을 형성한다(도3c 참조). 이때 도2에 도시된 바와 같이, P0이온주입 마스크패턴(5')은 그 오픈되는 영역(207)이 활성영역(205) 전체이며, 트랜스퍼트랜지스터의 게이트전극(204) 일측을 노출시키도록 디자인된다.Subsequently, the mask pattern 5 is removed, a mask pattern 5 'is formed, and a high-concentration low-energy ion implantation is performed to form a P 0 ion implantation region 7 below the surface of the P-epi layer 1 (See FIG. 3C). 2, the P 0 ion implantation mask pattern 5 'is formed such that the open region 207 thereof is the entire active region 205 and the gate electrode 204 of the transfer transistor is exposed. do.
그리고, 도3d는 게이트측벽스페이서(8)와 트랜지스터들의 소스/드레인접합(9)을 형성한 다음, 층간절연막(10)을 형성한 상태를 보여준다. 트랜스퍼트랜지스터와 리셋트랜지스터를 연결하는 소스/드레인접합이 플로팅확산(203)이 되며, 리셋트랜지스터의 타접합에는 VDD를 인가받는 드레인접합(201)이 된다.3D shows a state in which the gate sidewall spacer 8 and the source / drain junction 9 of the transistors are formed and then the interlayer insulating film 10 is formed. The source / drain junction connecting the transfer transistor and the reset transistor becomes the floating diffusion 203, and the other junction of the reset transistor becomes the drain junction 201 receiving the VDD.
이상에서 살펴본 바와 같이, 종래의 포토다이오드는 P/N/P 접합 구조의 포토다이오드로 구성되는바, P/N/P형 포토다이오드는 P-에피층(1)과, N-이온주입영역(6) 및 P0이온주입영역(7)으로 이루어진다.As described above, the conventional photodiode includes a photodiode having a P / N / P junction structure. The P / N / P type photodiode includes a P-epi layer 1 and an N - 6) and a P 0 ion implantation region 7.
N-이온주입영역(6)은 입사하는 광자에 의하여 생성되는 광전하(Photogenerated Charge)를 모으는 공핍층(Depletion Region)의 역할을 한다. 그리고 P0이온주입영역(7)은 N-이온주입영역(6)을 완전히 공핍시키는 역할 뿐만 아니라 정전용량(Charge Capacity)의 증가를 도모하여 광감지영역에서 모을 수있는 광전하의 수를 증가시켜서 광감도를 증가시킬 목적으로 형성되는 것이다. 따라서 P0이온주입영역(7)으로 내부의 N-이온주입영역(6)을 완전히 공핍시키기 위해서는 N-이온주입영역(6) 보다 P0이온주입영역(7)의 도펀트 농도가 상대적으로 높아야 한다.The N - ion implanted region 6 serves as a depletion region for collecting photogenerated charge generated by incident photons. And P 0 the ion implantation region 7 is N - ion implanted region 6 is fully serve to deplete, as well as by increasing the number under the photoelectric which may collect in the photo-sensing area to achieve an increase in the capacitance (Charge Capacity) light sensitivity to In order to increase the number. So P 0 ion implanted region 7 with the interior of the N - in order to fully deplete the ion-implanted region 6 and N - is the dopant concentration of the ion-implanted region 6 than P 0 ion implantation region 7 is relatively higher .
그런데, 이러한 구조의 종래 포토다이오드는, 한정된 파장대역에서만 국한되어 정전 용량과 광감도가 증가되는 문제점이 있다. 즉, 파장이 긴 레드(red) 빛이나 그린(Green) 빛의 경우에는 아무 문제가 되지 않으나, 단파장의 블루(blue) 빛은 실리콘기판(P-에피층) 깊숙이 투과되지 못하기 때문에 표면에서 광전하를 생성하게 되는데, 이 표면에 P0이온주입영역(7)이 존재하기 때문에 광자에 의해 생성되는 광전하(Photogenerated Charge)가 훨씬 감소하게 되어 광감도가 상대적으로 감소하게 된다. 따라서, 결핍된 블루 칼라로 인해 컬러 이미지를 구현하는데 있어 문제점이 발생된다.However, the conventional photodiodes having such a structure are confined to a limited wavelength band, increasing the capacitance and photosensitivity. That is, there is no problem in the case of a long wavelength of red light or green light, but since blue light of a short wavelength can not penetrate deeply into the silicon substrate (P-epi layer) The photogenerated charge generated by the photon is much reduced because the P 0 ion implanted region 7 exists on the surface, and the photosensitivity is relatively reduced. Therefore, there is a problem in implementing a color image due to a deficient blue color.
또한, 종래에는 P0이온주입영역(7)이 트랜스퍼트랜지스터의 게이트전극(204) 에지에 얼라인되도록 이온주입되어 형성되기 때문에, 이후의 후속 열공정에서 P0이온주입영역(7)의 도펀트들이 트랜스퍼트랜지스터의 채널 지역으로 확산되어 고 전위장벽을 형성하게되고, 이에 의해 생성된 광전하가 플로팅확산(203)으로 전달되는 효율이 감소할 뿐만 아니라, 이러한 고 전위장벽을 극복할 수 있는 만큼의 광전자가 필요하기 때문에 충분한 광전자를 모으는 시간이 더 필요하게 되어 동영상 이미지를 구현하는데 문제점이 발생하는 문제점이 있다.Further, in the prior art, are P 0 ion implantation region 7 are formed is ion-implanted so that the alignment to the gate electrode 204, the edge of the transfer transistor, and in a subsequent thermal process after the P 0 dopant ion implantation region 7 Not only the efficiency in which the generated photoelectric charge is transferred to the floating diffusion 203 is reduced but also the photoelectrons that can overcome the high potential barrier are diffused into the channel region of the transfer transistor to form a high potential barrier, There is a problem in that it takes more time to collect enough photoelectrons to cause a problem in implementing a moving image.
아울러, 종래기술은 광감지영역에서 표면의 난반사에 따른 스미어(Smear) 효과(게이트 아래의 채널 영역으로 빛이 들어가 데이터 에러를 발생시키는 현상)로 정확한 이미지 구현이 어렵고, 이를 해소하기 위한 종래의 기술중 한가지로서 마이크로렌즈를 공정을 도입하였는데, 이는 이러한 문제점을 다소 억제할 수는 있지만, 근본적인 해결방법이 아니다.In addition, according to the related art, a smear effect (a phenomenon in which light enters a channel region under the gate and data error occurs) due to irregular reflection of a surface in a photo sensing region, which is difficult to implement an accurate image, As one of the methods, micro lenses are introduced, which can be somewhat suppressed, but not a fundamental solution.
더욱이 종래기술의 포토다이오드는 N-이온주입층의 두께를 증가시켜 빛에 의해 생성되는 광전하를 증가시키는 과정에서 확산층 및 공핍층의 확산으로 인접 단위화소에 영향을 미치므로 블루밍(Blooming) 효과(포화 상태에서 인접 단위 화소의 데이터도 포화 상태를 인식하는 현상)가 발생되어 밝은 빛에 대해 주위의 데이터의 정확도가 뒤진다.Furthermore, since the prior art photodiode increases the thickness of the N - ion implanted layer to increase the photoelectrons generated by the light, diffusion of the diffusion layer and the depletion layer affects the adjacent unit pixel. Therefore, the blooming effect A phenomenon of recognizing the saturation state of the data of the adjacent unit pixels in the saturated state) is generated, and the accuracy of the surrounding data against the bright light is lost.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 포토다이오드의 정전용량이 증대되고, 단파장에 대해 광감도가 향상된 이미지센서를 제공하는데 목적이 있다.An object of the present invention is to provide an image sensor in which capacitance of a photodiode is increased and light sensitivity is improved with respect to a short wavelength.
본 발명의 다른 목적은 포토다이오드에서 생성된 광전하를 플로팅확산으로 전달하는 효율을 증대시킨 이미지센서를 제공하는데 있다.It is another object of the present invention to provide an image sensor that increases the efficiency of transferring the photocharge generated in the photodiode to the floating diffusion.
본 발명의 또 다른 목적은 스미어 효과와 블루밍 효과를 억제하여 안정된 이미지를 구현할 수 있는 이미지센서를 제공하는데 있다.It is still another object of the present invention to provide an image sensor capable of suppressing smear and blooming and realizing a stable image.
도1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel) 회로도.1 is a circuit diagram of a typical CMOS image sensor unit pixel (unit pixel).
도2는 종래기술에 따른 CMOS 이미지센서의 단위화소 일부 평면도.2 is a partial plan view of a unit pixel of a conventional CMOS image sensor.
도3a 내지 도3d는 도2의 A-A'를 따른 제조 공정 순서를 보여주는 단면도.FIGS. 3A to 3D are cross-sectional views showing a manufacturing process sequence according to A-A 'in FIG. 2; FIG.
도4는 본 발명에 따른 CMOS 이미지센서의 단위화소 일부 평면도.4 is a partial plan view of a unit pixel of a CMOS image sensor according to the present invention.
도5a 내지 도5e는 도4의 A-A'를 따른 제조 공정 순서를 보여주는 단면도.FIGS. 5A through 5E are cross-sectional views illustrating a manufacturing process sequence according to A-A 'of FIG. 4;
* 도면의 주요 부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 : P-에피층 6 : N-이온주입층1: P-epi layer 6: N - ion implanted layer
11 : P0에피층 13 : N0에피층11: P 0 Epi layer 13: N 0 Epi layer
14 : P+에피층14: P + epilayer
상기 목적을 달성하기 위한 본 발명의 이미지센서는, 포토다이오드와 트랜스퍼트랜지스터를 갖는 이미지센서에 있어서, 상기 포토다이오드는, 제1도전형의 반도체층; 상기 반도체층 표면 하부에 형성되는 제2도전형의 이온주입층; 상기 이온주입층과 접하여 상기 반도체층 상에 형성되는 제1도전형의 제1에피층; 상기 제1에피층 상에서 그 표면이 볼록하게 라운지게 형성된 제2도전형의 제2에피층; 및 상기 제2에피층 상에 형성된 제1도전형의 제3에피층을 포함하여 이루어진다.According to an aspect of the present invention, there is provided an image sensor having a photodiode and a transfer transistor, the photodiode including: a first conductive semiconductor layer; A second conductive type ion implantation layer formed under the surface of the semiconductor layer; A first conductive type first epi layer formed on the semiconductor layer in contact with the ion implanted layer; A second epitaxial layer of a second conductivity type formed on the first epitaxial layer so as to have a convexly raised surface; And a third epitaxial layer of a first conductivity type formed on the second epitaxial layer.
바람직하게, 상기 이온주입층은 상기 트랜스퍼트랜지스터의 게이트전극 에지에 자신의 일측 에지가 실질적으로 얼라인되어 형성된 것을 특징으로 하며, 상기 이온주입층과 상기 제2에피층은 상기 게이트전극 에지 부분에서 서로 접하도록, 상기 제1에피층은 상기 트랜스퍼트랜지스터의 게이트전극 에지로부터 수평적으로 이격되어 형성된 것을 특징으로 하고, 상기 반도체층과 상기 제1에피층 및 상기 제3에피층이 필드절연막의 에지부분에서 서로 접하도록, 상기 이온주입층과 상기 제2에피층은 그 일부분이 상기 필드절연막의 에지로부터 수평적으로 이격되어 형성된 것을 특징으로 한다. 또한, 리셋과정에서, 상기 제1에피층은 상기 이온주입층을 완전히 공핍시킬수 있는 도펀트 농도를 갖고, 상기 제2에피층은 상기 제1에피층을 완전히 공핍시킬수 있는 도펀트 농도를 가지며, 상기 제3에피층은 상기 제2에피층을 완전히 공핍시킬수 있는 도펀트 농도를 갖는 것을 특징으로 한다. 그리고, 상기제3에피층은 0.01 ~ 0.05㎛의 두께를 갖는 것을 특징으로 하며, 상기 이온주입층이 완전공핍될 때 공핍층이 상기 반도체층 깊숙히 형성되도록 상기 반도체층은 상기 제2에피층 보다 낮은 도펀트 농도를 갖는 것을 특징으로 한다.Preferably, the ion implantation layer is formed by substantially aligning one side edge of the ion implantation layer with a gate electrode edge of the transfer transistor, wherein the ion implantation layer and the second epi- Wherein the first epi layer is horizontally spaced from the gate electrode edge of the transfer transistor so that the semiconductor layer, the first epi layer, and the third epi layer are spaced from each other at the edge portion of the field insulating film The ion implantation layer and the second epi-layer are formed so that a portion thereof is horizontally spaced from the edge of the field insulation film so as to be in contact with each other. In addition, in the resetting process, the first epi layer has a dopant concentration capable of completely depleting the ion-implanted layer, the second epi layer has a dopant concentration capable of fully depleting the first epi layer, And the epi layer has a dopant concentration capable of completely depleting the second epi layer. The third epitaxial layer has a thickness of 0.01 to 0.05 탆. When the ion implantation layer is fully depleted, the semiconductor layer is lower than the second epitaxial layer so that a depletion layer is formed deeply into the semiconductor layer. And has a dopant concentration.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 종래기술과 동일한 구성요소에 대해서는 동일한 도면부호를 부여하였다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. do. The same reference numerals are given to the same constituent elements as those of the prior art.
도4에는 본 발명에 따른 CMOS 이미지센서의 단위화소 중에서 포토다이오드(PD)와 트랜스퍼트랜지스터(Tx) 및 리셋트랜지스터(Rx)에 대한 레이아웃이 도시되어 있고, 도5a 내지 도5e는 도4의 A-A'를 따른 제조 공정 순서를 보여주는 단면도이다.4 shows layouts of a photodiode PD, a transfer transistor Tx, and a reset transistor Rx in unit pixels of a CMOS image sensor according to the present invention. Figs. 5A to 5E are cross- A 'in Fig.
먼저, 도5e를 참조하여, 본 발명의 일실시예에 따른 이미지센서의 포토다이오드 구조를 살펴보고, 본 발명의 구조가 갖는 작용효과에 대해 언급하기로 한다.First, referring to FIG. 5E, a structure of a photodiode of an image sensor according to an embodiment of the present invention will be described, and the operation and effect of the structure of the present invention will be described.
본 발명의 일실시예에 따른 이미지센서의 포토다이오드는, P-에피층(1)과, 상기 P-에피층(1) 표면 하부에 형성되는 N-이온주입층(6)과, 상기 N-이온주입층(6)과 접하여 상기 P-에피층(1) 상에 형성되는 P0에피층(11)과, 상기 P0에피층(11)과 접하여 상기 P0에피층(11) 상에서 그 표면이 볼록하게 라운드져 형성되는N0에피층(13), 및 상기 N0에피층(13) 상에 형성된 P+에피층(14)을 구비하고 있다.A photodiode of an image sensor according to an embodiment of the present invention, P- epi layer 1 and the P- epitaxial layer (1) surface in the lower portion N formed-and ion implanted layer 6, the N- the surface on the ion implanted layer 6 and the P- epitaxial layer (1), P 0 epitaxial layer formed on 11 and the P 0 epitaxial layer 11 in contact with the P 0 epitaxial layer 11 in contact with this becomes convexly round N 0 epitaxial layer 13 is formed, and is provided with a P + epitaxial layer 14 is formed on the N 0 epitaxial layer 13.
상기 N-이온주입층(6) 트랜스퍼트랜지스터의 게이트전극(도4의 204) 에지에 실질적으로 얼라인되어 형성된다. 상기 N-이온주입층(6)과 상기 N0에피층(13)이 상기 게이트전극(204) 에지 부분에서 서로 접하도록 상기 P0에피층(11)은 상기 게이트전극(204) 에지로부터 수평적으로 이격되어 형성된다.Is formed at the edge of the gate electrode (204 in FIG. 4) of the N - ion implantation layer 6 transfer transistor. The N - ion implanted layer 6 and the N 0 epitaxial layer 13 is the P 0 epitaxial layer 11 so as to be in contact with each other in the gate electrode 204, the edge portion is horizontal from the gate electrode 204 edge enemy As shown in FIG.
이에 의해 본 발명의 포토다이오드는 P/N/P/N/P 다이오드를 구성하되 트랜스퍼트랜지스터의 게이트전극(204) 에지 부위에서는 PN 다이오드를 형성하게 된다.Accordingly, the photodiode of the present invention forms a P / N / P / N / P diode while forming a PN diode at the edge of the gate electrode 204 of the transfer transistor.
한편, 상기 P-에피층(1)과 상기 P0에피층(11) 및 상기 P+에피층(14)은 필드절연막(2)의 에지부분에서 서로 접하도록, 상기 N-이온주입층(6) 및 상기 N0에피층(13)은 그 일부분이 상기 필드절연막(2)의 에지로부터 수평적으로 이격되어 형성된다. 그리고, 리셋과정에서 상기 P0에피층(11)과 상기 P-에피층(1)은 상기 N-이온주입층(6)을 완전히 공핍시킬수 있는 도펀트 농도를 갖고, 상기 N0에피층(13)은 상기 P0에피층(11)을 완전히 공핍시킬수 있는 도펀트 농도를 가지며, 상기 P+에피층(14)은 상기 N0에피층(13)을 완전히 공핍시킬수 있는 도펀트 농도를 갖는다.On the other hand, the P- epi-layer (1) and P 0 the epitaxial layer 11 and the P + epitaxial layer 14, so as to be in contact with each other at an edge of the field insulation film (2) the N - ion implanted layer (6 ) and the N 0 epitaxial layer 13 is formed with a portion thereof is spaced apart horizontally from the edge of the field insulation film (2). The P 0 epitaxial layer 11 and the P-epi layer 1 have a dopant concentration capable of completely depleting the N - ion implanted layer 6 in the reset process, and the N 0 epitaxial layer 13, Has a dopant concentration capable of fully depleting the P 0 epi layer 11 and the P + epi layer 14 has a dopant concentration capable of fully depleting the N 0 epi layer 13.
즉, P-에피층(1), N-이온주입층(6), P0에피층(11), N0에피층(13), P+에피층(14)에서 상층의 에피층으로 갈수록 도핑 농도는 점차 높아지도록 한다.That is, in the P-epi layer 1, the N - ion implantation layer 6, the P 0 epilayer 11, the N 0 epilayer 13, and the P + epilayer 14, Increase the concentration gradually.
이에 의해 본 발명의 포토다이오드는 리셋과정에서 p형 도전층(1, 11, 14)들이 서로 충분히 연결되어 n형 도전층(6, 13)들이 완전공핍되게 된다.Accordingly, the photodiode of the present invention sufficiently connects the p-type conductive layers 1, 11, and 14 in the reset process, so that the n-type conductive layers 6 and 13 are fully depleted.
더욱이, 상기 P+에피층(14)은 0.01 ~ 0.05㎛의 두께를 갖도록 하여 단파장 빛에 대한 광감도를 증대시키며, 상기 N-이온주입층(6)이 완전공핍될 때 포토다이오드의 공핍층이 상기 P-에피층(1) 깊숙히 형성되도록 상기 P-에피층(1)은 상기 P0에피층(11) 보다 낮은 도펀트 농도를 갖는다.In addition, the P + epi layer 14 has a thickness of 0.01 to 0.05 탆 to increase the sensitivity to short wavelength light. When the N - ion implanted layer 6 is fully depleted, the depletion layer of the photodiode The P-epi layer 1 has a lower dopant concentration than the P 0 epi layer 11 so that the P-epi layer 1 is formed deeply.
이와 같은 광감지영역의 포토다이오드 구조를 형성하면, 볼록형 포토다이오드 구조이기 때문에 빛의 난반사에 의한 스미어(Smear)효과가 효과적으로 억제될 뿐만 아니라, 절연막으로부터 투과되는 빛을 보다 많이 모을 수 있기 때문에 광전하생성율을 증가시킬 수 있다. 또한 N-이온주입층을 통해 인접 단위 화소까지의 공핍층의 확산을 억제하여 블루밍(Blooming)효과도 제어가 가능하다.Since the photodiode structure of such a photodetecting region is formed, since the photodiode structure is a convex photodiode structure, the smear effect due to irregular reflection of light is effectively suppressed and more light can be collected from the insulating film, The generation rate can be increased. In addition, it is possible to control the blooming effect by suppressing the diffusion of the depletion layer from the N - ion implanted layer to the adjacent unit pixel.
또한, 포토다이오드의 정전용량은 P/N/P/N/P 접합 구조를 갖기 때문에 매우 증대되게 되며, 이에 의해 포토다이오드의 광전하 생성 효율을 크게 증대된다. 그리고, P+에피층(14)에 의해 실리콘 표면까지 공핍층을 확대함과 동시에 매우 얇은 0.01 ~ 0.05㎛의 두께의 P+에피층(14)이 존재하므로 파장이 짧은 예컨대 블루 빛에대한 광감도를 증대시킬 수 있다. 이에 의해 칼러 이미지를 구현하는데 있어 보다 선명한 칼러 구현과 광전하를 모으는 시간에 대한 마진을 증가시킬 수 있다.In addition, since the electrostatic capacity of the photodiode has a P / N / P / N / P junction structure, the photodiode is greatly increased, thereby greatly increasing the photocharge generation efficiency of the photodiode. The P + epitaxial layer 14 expands the depletion layer to the silicon surface, and at the same time, the P + epitaxial layer 14 having a thickness of 0.01 to 0.05 탆 is very thin. Therefore, the sensitivity to blue light, Can be increased. As a result, it is possible to realize a clearer color in implementing a color image and increase the margin of time for collecting light charges.
더욱이 본 발명의 포토다이오드는 트랜스퍼게이트 에지부분에서 NP형으로 형성되어 있어, 전위장벽이 억제되고 N형 도전층에 의해 전위우물(potential well)을 부분적으로 증가시키기 때문에 보다 쉽게 광전하가 플로팅확산쪽으로 전달되도록 한다.Furthermore, since the photodiode of the present invention is formed in the NP-type at the transfer gate edge portion, the potential barrier is suppressed and the N-type conductive layer partially increases the potential well, so that the photocharge is more easily directed toward the floating diffusion .
도5a 내지 도5e를 참조하여, 앞서 설명한 도5e의 구조를 구현하기 위한 본 발명의 일실시예에 따른 제조 공정을 살펴보도록 한다. 도5e의 구조는 이하에서 설명되는 제조 방법 이외에도 기타 다른 방법을 사용하여 구현될 수 있음은 당업자에게 자명할 것이다.5A to 5E, a manufacturing process according to an embodiment of the present invention for implementing the structure of FIG. 5E described above will be described. It will be apparent to those skilled in the art that the structure of FIG. 5E can be implemented using other methods other than the manufacturing method described below.
먼저, P+실리콘기판 상에 저농도의 P-에피층(1)이 성장된 웨이퍼를 준비한 다음, 필드절연막(2)과 트랜지스터들의 게이트산화막(3) 및 게이트전극(4)을 형성한다(도5a 참조). 도면에는 트랜스퍼트랜지스터(Tx)의 게이트전극(204)과 리셋트랜지스터(Rx)의 게이트전극(202) 만이 도시되어 있다.First, a wafer in which a low-concentration P-epi layer 1 is grown on a P + silicon substrate is prepared, and then a field oxide film 2 and a gate oxide film 3 and a gate electrode 4 of transistors are formed Reference). Only the gate electrode 204 of the transfer transistor Tx and the gate electrode 202 of the reset transistor Rx are shown.
이어서, 마스크패턴(5)을 형성하고, 저농도 저에너지 이온주입을 실시하여 포토다이오드 활성영역의 P-에피층(1) 표면 하부에 N-이온주입층(6)을 형성한다(도5b 참조). 이때 N-이온주입층(6)을 형성하기 위한 마스크패턴(5)은 필드절연막(2)과 인접한 모서리 에지를 제외한 영역(206)의 활성영역(205)을 노출시키고 또한 트랜스퍼트랜지스터의 게이트전극(204) 일측을 노출시키도록 디자인된다.Subsequently, a mask pattern 5 is formed, and low-concentration low-energy ion implantation is performed to form an N - ion implanted layer 6 below the surface of the P-epi layer 1 in the photodiode active region (see FIG. At this time, the mask pattern 5 for forming the N - ion implanted layer 6 exposes the active region 205 of the region 206 excluding the edge edge adjacent to the field insulating film 2, 204).
이어서, 상기 마스크패턴(5)을 제거하고 게이트측벽스페이서(8)와 트랜지스터들의 소스/드레인접합(9)을 형성하여, 플로팅확산(203)과 VDD를 인가받는 드레인접합(201)을 형성한다. 이어서, 평탄화된 제1절연막(10)을 형성하고, 마스크패턴을 형성한 다음 광감지영역 상부의 제1절연막(10)을 식각한 후 노출된 P-에피층(1) 상에 P0에피층(11)을 형성한다(도5c 참조), 이때 P0에피층(11)을 형성하기 위한 마스크패턴은 그 오픈되는 영역(도4의 207a)이 활성영역(205) 전체이며, 트랜스퍼트랜지스터의 게이트전극(204)과 그 측벽의 스페이서(8)를 완전히 덮도록 디자인된다.Subsequently, the mask pattern 5 is removed and a gate sidewall spacer 8 and a source / drain junction 9 of transistors are formed to form a drain junction 201 to which the floating diffusion 203 and VDD are applied. Subsequently, a planarized first insulating film 10 is formed, a mask pattern is formed, and then the first insulating film 10 on the photo-sensing area is etched. Then, a P 0 epi layer 1 is formed on the exposed P- (See FIG. 5C). At this time, the mask pattern for forming the P 0 epitaxial layer 11 is formed such that the open region (207a in FIG. 4) is the entire active region 205, Is designed to completely cover the electrode (204) and the spacer (8) of its sidewall.
이어서, 평탄화된 제2절연막(12)을 형성하고, 다시 광감지영역이 오픈되도록 마스크 및 식각 공정으로 상기 제2 및 제1절연막(12, 10)을 일부 식각한 다음, 노출된 광감지영역에 그 표면이 볼록하게 라운드진 N0에피층(13)을 형성한다. 이때 N0에피층(13)을 형성하기 위한 마스크패턴은 트랜스퍼트랜지스터의 게이트전극 측벽 스페이서(8)가 노출되도록 디자인되며, 필드절연막(2)과 인접한 모서리 에지를 제외한 영역(도4의 208)의 활성영역(205)을 노출시키도록 디자인된다. 한편, 그 표면이 볼록하게 라운드진 형상을 갖는 N0에피층(13)을 형성하는 방법은 여러 가지가 있을 수 있다. 예컨대, 사각형 형상으로 선택적으로 1차에피층 패턴을 형성하고, 다시 2차 에피층을 성장시킨 다음 전면 식각하여 상기 패턴의 측벽에 스페이서 형상의 2차 에피층을 형성하면, 1, 2차 에피층은 전체적으로 반구형상을 가지게 된다. 즉, 에피택셜 성장 및 식각 공정을 적절히 조화하여 수행하면 반구형상의 에피층을형성할 수 있다.Next, the planarized second insulating film 12 is formed, and the second and first insulating films 12 and 10 are partially etched by a mask and an etching process so that the photo-sensing region is opened. Then, To form a N 0 epitaxial layer 13 whose surface is convexly rounded. The N 0 epitaxial layer 13 is a mask pattern for forming is designed to expose the gate electrode sidewall spacers (8) of the transfer transistor, a field insulation film (2) and the area (208 in Fig. 4) other than the adjacent corner edges of the And is designed to expose the active region 205. On the other hand, there are various methods for forming the N 0 epitaxial layer 13 whose surface has a convexly rounded shape. For example, if a spacer layer is formed on the sidewall of the pattern by selectively forming a lattice pattern in a first shape, growing a second epilayer, and then front-etching the first layer and the second epilayer, As a whole, has a hemispherical shape. That is, when the epitaxial growth and the etching process are appropriately performed in harmony, a hemispherical epi layer can be formed.
이어서, 다시 마스크 및 식각 공정을 실시하여 광감지영역을 노출시킨 다음, P+에피층(14)을 성장시킨다. 그리고, 급속열처리를 실시하여 실리콘의 격자 결함을 치유하고 제3절연막(15)을 증착하고 평탄화한다(도5d 참조). 이때 P+에피층(14)의 두께는 아주 얇게 약 0.01 ~ 0.05㎛로 형성시킴과 동시에 고농도의 불순물을 유지하여 N0에피층(13)을 리셋 과정에서 완전 공핍시킬 수 있는 농도를 가져야 한다.Subsequently, a mask and an etching process are performed again to expose the photo-sensing region, and then the P + epi layer 14 is grown. Then, rapid thermal annealing is performed to heal the lattice defects of the silicon, and the third insulating film 15 is deposited and planarized (see Fig. 5D). The thickness of the P + epitaxial layer 14 is very thin and have a concentration in the N 0 epitaxial layer 13 by maintaining a high concentration of impurities, and simultaneously formed to be about 0.01 ~ 0.05㎛ be fully depleted in the reset process.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.
본 발명의 이미지센서는, 제한된 면적하에서 P/N/P/N/P 접합 구조를 가짐과 동시에, 트랜스퍼트랜지스터의 게이트 에지에서는 NP 접합 구조를 갖는 포토다이오드를 구비하기 때문에, 포토다이오드의 큰 정전용량에 의해 광전하생성효율이 크게 증대되고, 광전하전달효율 역시 증대되며, 아울러 단파장 빛에 대한 광감도가 크게 개선되고 또한 스미어효과 및 브루밍효과를 억제하므로써, 매우 우수한 특성을 갖게 된다.Since the image sensor of the present invention has the P / N / P / N / P junction structure under a limited area and the photodiode having the NP junction structure at the gate edge of the transfer transistor, , The photoelectric charge generating efficiency is greatly increased, the photoelectric charge transfer efficiency is increased, the photosensitivity to short wavelength light is greatly improved, and the smear effect and the brooming effect are suppressed.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057313A KR100329770B1 (en) | 1998-12-22 | 1998-12-22 | image sensor with photodiode of hemisphere shape |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057313A KR100329770B1 (en) | 1998-12-22 | 1998-12-22 | image sensor with photodiode of hemisphere shape |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041454A KR20000041454A (en) | 2000-07-15 |
| KR100329770B1 true KR100329770B1 (en) | 2002-05-09 |
Family
ID=19564694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980057313A KR100329770B1 (en) | 1998-12-22 | 1998-12-22 | image sensor with photodiode of hemisphere shape |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100329770B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541857B2 (en) | 2010-02-05 | 2013-09-24 | Samsung Electronics Co., Ltd. | Backside illumination CMOS image sensors and methods of manufacturing the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459547B1 (en) * | 2002-02-18 | 2004-12-04 | 삼성전자주식회사 | Method for fabricating photo-diode |
| KR100806772B1 (en) * | 2005-06-20 | 2008-02-27 | (주)실리콘화일 | Image Senor Pixel and Method of Forming the same |
| KR100853793B1 (en) * | 2006-12-29 | 2008-08-25 | 동부일렉트로닉스 주식회사 | CMOS Image Sensor and Method of Manufaturing Thereof |
-
1998
- 1998-12-22 KR KR1019980057313A patent/KR100329770B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541857B2 (en) | 2010-02-05 | 2013-09-24 | Samsung Electronics Co., Ltd. | Backside illumination CMOS image sensors and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041454A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101864481B1 (en) | Image sensor and method of forming the same | |
| KR100278285B1 (en) | Cmos image sensor and method for fabricating the same | |
| KR0168902B1 (en) | Solid state image pick-up device | |
| US7560330B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JP2008166780A (en) | Cmos image sensor and manufacturing method thereof | |
| US8076702B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR20050029377A (en) | Cmos image sensor and method for manufacturing the same | |
| KR100384836B1 (en) | Image sensor and method for fabricating the same | |
| KR100558530B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| KR100558529B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| US20060138484A1 (en) | CMOS image sensor and method for fabricating the same | |
| KR101009091B1 (en) | CMOS image sensor with reduced crosstalk and method for fabricating thereof | |
| KR100720505B1 (en) | CMOS image sensor and method for manufacturing the same | |
| KR20070071040A (en) | Cmos image sensor and method for manufacturing the same | |
| KR100329770B1 (en) | image sensor with photodiode of hemisphere shape | |
| KR100521807B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| KR100326267B1 (en) | Image sensor and method for fabricating the same | |
| KR100760914B1 (en) | Method for manufacturing cmos image sensor | |
| KR100893054B1 (en) | Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof | |
| KR20010004105A (en) | Image sensor and method for fabricating the same | |
| KR20010004106A (en) | Image sensor and method for fabricating the same | |
| KR100318447B1 (en) | pinned photodiode in image sensor and method for fabricating the same | |
| KR20040065332A (en) | CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof | |
| KR20040058689A (en) | Fabricating method of cmos image sensor | |
| KR20100025873A (en) | Cmos image sensor having crosstalk preventive impurity isolation layer and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |