KR100327640B1 - 2 개의 상이한 형태의 코드에 대해 동시에 동작하는 정합 필터 - Google Patents

2 개의 상이한 형태의 코드에 대해 동시에 동작하는 정합 필터 Download PDF

Info

Publication number
KR100327640B1
KR100327640B1 KR1019990000779A KR19990000779A KR100327640B1 KR 100327640 B1 KR100327640 B1 KR 100327640B1 KR 1019990000779 A KR1019990000779 A KR 1019990000779A KR 19990000779 A KR19990000779 A KR 19990000779A KR 100327640 B1 KR100327640 B1 KR 100327640B1
Authority
KR
South Korea
Prior art keywords
data
bit
binary data
code
continuous binary
Prior art date
Application number
KR1019990000779A
Other languages
English (en)
Other versions
KR19990067893A (ko
Inventor
스다게이
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990067893A publication Critical patent/KR19990067893A/ko
Application granted granted Critical
Publication of KR100327640B1 publication Critical patent/KR100327640B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/709—Correlator structure
    • H04B1/7093—Matched filter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Complex Calculations (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

정합필터에, 복수개의 연속된 2 진 데이터 및 복수개의 상관기 (81, 82, ... , 8256) 를 연속적으로 유지하도록 적용된 복수개의 데이터 유지 회로 (11, 12, ... , 1256) 가 제공된다. 기지의 코드 (61, 62, ... , 6256) 중의 1 개 비트 및 선택된 코드 (71, 72, ... , 7256) 중의 1 개 비트를 2 비트 코드로서 수신하는 각각의 상관기는, 상기 2 비트 코드가 '0' 인 경우에 상기 연속 2 진 데이터를 그대로 출력하며, 상기 2 비트 코드가 '11' 인 경우에 상기 연속 2 진 데이터를 논리반전시킨 후 출력하며, 상기 2 비트 코드가 '01 및 10' 중의 하나인 경우에는 상기 연속 2 진 데이터의 최상위 비트이외의 데이터와 상기 최상위 비트 사이의 EX-OR 값을 출력하는 한편 상기 최상위 비트에 대해 '1' 을 출력한다. 또한, 가산기 (9) 는 상기 상관기의 출력신호를 가산하여, 그 가산결과를 상관 값 (COR3) 으로서 출력한다.

Description

2 개의 상이한 형태의 코드에 대해 동시에 동작하는 정합 필터 {matched filter simultaneously operating for two different type codes}
본 발명은, 입력 데이터와 스크램블 (scramble) 코드 사이의 상관을 판정하는 코드분할 다중접속 (CDMA) 수신기에 사용되는 정합 필터에 관한 것이다.
일반적으로, CDMA 송신/수신 시스템은, 스크램블/디스크램블 동작, 복수개의 스크램브 코드 및 동일주파수의 반송파를 이용하여, 다중접속하도록 적용된다.
그러나, 이 CDMA 송신/수신 시스템에서는, 기지국에 의해 수행된 스크램블 동작의 정확한 타이밍을 수신기에서 놓치게 되면, 디스크램블 동작을 정확하게 수행하지 못하게 된다.
또한, 각 기지국에서 사용하는 스크램블 코드가 복수개이므로, 수신기에 의해 접속될 기지국에서 사용된 스크램블 코드를 사전에 알 수 없게 된다. 그러나, 수신기가 기지국으로부터 어떠한 정보도 획득할 수 없게 되면, 수신기가 기지국이 사용하는 스크램블 코드를 정확히 알 수 없는 한, 수신기가 기지국을 접속할 수 없다.
상기의 문제점을 해결하기 위해, 정합 필터를 이용한 퍼치 (perch) 함수가 사용된다. 이는 이후 자세히 설명하기로 한다.
종래기술의 정합 필터는 다음의 문제점을 갖고 있다. 스크램블 타이밍을 구하는 동작 및 기지국에서 사용된 스크램블 코드를 식별하는 동작이 서로 다른 타이밍에서 독립적으로 수행되므로, 상관 타이밍에서의 편차가 발생되게 되며, 최악의 경우에는, 전체적인 신호의 수신불능으로 되게 된다. 또한, 코드를 수신하는데 사용되는 전력의 절반이 허비되게 된다.
따라서, 본 발명의 목적은, 긴 코드의 마스크 심볼내에 포함된 기지의 스크램블 코드를 이용하여 기지국의 타이밍을 구하는 동작 및 선택된 스크램블 코드가 논리 심볼내에 포함된 스크램블 코드와 일치하는지를 판정하는 동작을 수행할 수 있는 정합 필터를 제공하는 것이다.
본 발명에 따르면, 정합필터에서, 복수개의 연속 2 진 데이터와 복수개의 상관기를 연속적으로 유지하는 복수개의 데이터 유지 회로가 제공된다. 기지의 스크램블 코드와 같은 기지의 코드의 1 개 비트 및 기지국에 의해 선택된 스크램블 코드와 같은 선택된 코드의 1 개 비트를 2 개의 비트로서 수신하는 상관기는, 이 2 개의 비트의 코드가 '0' 인 경우에는 그대로 이 연속 2 진 데이터를 출력하며, 이 2 개의 비트의 코드가 '11' 인 경우에는 이 연속 2 진 데이터를 논리반전시킨 후에 출력하며, 이 2 개의 비트의 코드가 '01 및 10' 중의 하나인 경우에는 상기 연속 2 진 데이터의 최상위 비트이외의 데이터와 상기 최상위 비트 사이의 EX-OR 값을 출력하는 한편 최상위 비트에 대해 '1'을 출력한다. 또한, 가산기가 이 상관기의 출력신호를 가산하여 가산결과를 상관 값으로서 출력한다.
이하, 첨부된 도면을 참조하여, 종래기술과 비교하여 기술된 설명으로부터 본 발명을 상세히 설명한다.
도 1 은 제 1 종래기술의 CDMA 송신/수신 시스템을 나타낸 회로도.
도 2 는 제 2 종래기술의 CDMA 송신/수신 시스템을 나타낸 회로도.
도 3a 내지 도 3d 는 도 2 의 퍼치 서치부 (perch search section) 이 신호를 수신하게 되는 퍼치 채널의 데이터 구조를 나타낸 데이터 포맷.
도 4 는 도 2 의 시스템의 정합 필터의 회로도.
도 5 는 본 발명에 따른 정합 필터의 실시형태를 나타낸 회로도.
도 6 은 도 5 의 상관기의 회로도.
도 7a 내지 도 7c 는 도 5 의 정합 필터의 출력특성을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
11, 12, ... , 1256: 데이터 유지 회로
61, 62, ... , 6256: 기지의 코드
71, 72, ... , 7256: 선택된 코드
81, 82, ... , 8256: 상관기
COR3: 상관 값
9 : 가산기
바람직한 실시형태의 설명에 앞서, 도 1 내지 도 4를 참조하여, 종래기술의 CDMA 송신/수신 시스템에 대해 설명한다.
종래기술의 CDMA 송신/수신 시스템을 나타낸 도 1 에서, 참조번호 (101 및 102) 는 기지국, 특히 기지국의 송신기를 나타내며, 참조번호 (103 및 104) 는 이동국, 특히 이동국의 수신기를 나타낸다. 송신기 (101) 는 스크램블 코드 (SCa) 를 이용하여 스크램블기 (1011) 로써 논리 심볼 (LSa) 을 스크램블하여, 이를 안테나 (1012) 로부터의 반송파로써 송신한다. 마찬가지로, 송신기 (102) 는 스크램블 코드 (SCb) 를 이용하여 스크램블기 (1021) 로써 논리 심볼 (LSb) 을 스크램블하여, 이를 안테나 (1022) 로부터의 반송파로써 송신한다. 이 경우, 송신기 (101) 의 반송파의 주파수는 송신기 (102) 의 반송파의 주파수와 동일하다. 또한, 스크램블 코드의 송신속도는 논리 심볼의 수십 내지 수백배이다.
수신기 (103) 는 송신기 (101) 및 안테나 (1031) 로부터 반송파를 수신하여, 이 반송파를 스크램블기 (1032) 로써 스크램블 코드 (SCb) 를 이용하여 스크램블하여, 논리 심볼 (LSb) 을 꺼집어 낸다. 마찬가지로, 수신기 (104) 는 송신기 (101 및 102) 및 안테나 (1041) 로부터 반송파를 수신하여, 이 반송파를 스크램블기 (1042) 로써 스크램블 코드 (SCa) 를 이용하여 스크램블하여, 논리 심볼 (LSa) 을 꺼집어 낸다.
따라서, 도 1 의 CDMA 송신/수신 시스템이, 스크램블/디스크램블 동작, 복수의 스크램블 코드 및 동일 주파수의 반송파를 이용하여, 다중접속에 적용되게 된다.
그러나, 도 1 의 CDMA 송신/수신 시스템에서는, 수신기 (103 또는 104) 가 송신기 (102 또는 101) 에 의해 수행된 스크램블 동작의 정확한 타이밍을 놓쳐버리게 되면, 수신기 (103 또는 104) 에서는 디스크램블 동작을 올바르게 수행할 수 없게 된다. 수신기 (103 또는 104) 의 스크램블 타이밍이 수 비트의 데이터에 대해 단지 1 개의 칩 시간 주기만큼 벗어나게 되더라도, 수신기 (103 또는 104) 에서는 송신기 (102 또는 101) 로부터 송신된 신호를 결코 수신하지 못하게 된다. 특히, CDMA 의 카테고리에 속하는 광대역 CDMA (W-CDMA) 송신/수신 시스템에서는, 기지국 (송신기) 에서는 그들의 출력신호를 동기화시키지 않으므로, 한 기지국에서 다른 기지국으로 스위칭할 때마다 수신기에서 수신하는 1 개의 기지국의 신호에 그 신호수신 동작을 동기화시키도록 연속적으로 시도해야 한다.
또한, 각 기지국은 복수개의 스크램블 코드를 사용하므로, 수신기에 접속될 기지국에서 사용되는 스크램블 코드를 수신기가 사전에 알수 없게 된다. 예를들어, W-CDMA 형 송신/수신 시스템은 전체 32 개의 스크램블 코드를 사용하도록 적용되므로, 수신기에서는 그 기지국이 사용하는 스크램블 코드를 사전에 알수 있는 방법이 없다. 그러나, 수신기가 기지국으로부터 어떠한 정보도 얻을 수 없게 되면, 수신기가 기지국이 사용하는 스크램블 코드를 정확히 알 수 없는 한, 수신기는 그 기지국을 접속할 수 없다.
상기의 문제점을 해결하기 위해 퍼치 함수가 사용된다. 이 퍼치 함수를 가지고, 수신기에서는 기지국에서 스크램블 논리 심볼을 사용하는 타이밍과 스크램블코드에 대한 정보를 기지국으로부터 얻어낼 수 있다. 그러면, 수신기에서는 이 퍼치 함수를 이용하여 퍼치 탐색 동작을 수행함으로써 기지국으로부터의 스크램블 코드 등에 대한 정보를 얻어낼 수 있게 된다.
제 2 종래기술의 CDMA 송신/수신 시스템을 나타낸 도 2에서, 참조번호 (201) 는 기지국, 특히 그 중의 송신기를 나타내며, 참조번호 (202) 는 이동국을 나타낸다.
송신기 (201) 는 2 개의 스크램블기 (2011 및 2012), 가산기 (2013) 및 안테나 (2014) 로써 구성된다. 가산기 (2013) 는, 기지의 스크램블 코드 (SC1) 를 이용하는 스크램블기 (2011) 를 사용하여 논리 심볼 (LS) 을 스크램블하여 얻은 신호와, 32 개의 스크램블 코드중에서 송신기 (201) 가 사용하는 미지의 스크램블 코드 (SC2) 를 이용하여 스크램블기 (2012) 에 의하여 동일 논리 심볼 (LS) 을 스크램블하여 얻은 신호를 가산한다. 그 후, 긴 코드 마스크 심볼로써 가산에 의해 얻은 신호가 안테나 (2014) 로부터 송신되게 된다. 상이한 형태의 2 개의 스크램블 코드 (SC1 및 SC2) 는 동일 타이밍에 시작하며, 그 논리 심볼은 이들이 스크램블되기 전에는 동일하다.
이동국 (202) 은 비례 주파수/중간주파수 (RF/IF) 부 (2021), 송신부 (2022), 수신부 (2023) 및 안테나 (2024) 로써 구성된다.
송신부 (2022) 는 기지국 (201) 으로 송신될 기저대역 신호를 RF/IF 부 (2021) 로 출력한다.
RF/IF 부 (2021) 는 송신부 (2022) 로부터 출력된 기저대역 신호에 의하여 반송파를 변조시켜, 이 변조된 반송파를 안테나 (2024) 로부터 기지국 (201) 으로 송신한다. 또한, 안테나 (2024) 를 거쳐 기지국 (201) 으로 송신된 신호를 복조하여, 이 복조된 신호를 수신부 (2023) 로 출력한다.
수신부 (2023) 는 퍼치 탐색부 (2024), 탐색부 (2025), 핑거 (finger) 수신부 (2026) 및 레이크 (rake) 수신부 (2027) 로써 구성된다.
퍼치 탐색부 (2024) 는, RF/IF 부 (2021) 에 의해 복조된 기저대역 신호로부터 기지국 (201) 에 대한 다양한 종류의 정보를 얻어내어, 이를 하향측 (downstream-side) 회로로 출력한다. 퍼치 탐색부 (2024) 는 정합 필터를 포함한다.
탐색부 (2025) 는, 직접파 (direct wave) 와 기저대역신호의 다중경로 성분에 의한 반사파의 타이밍 사이의 차이를 검출한다.
핑거 수신부 (2026) 는, 탐색부 (2025) 에 의해 검출된 타이밍의 차이의 함수로서 기저대역 신호를 지연시킴으로써, 상이한 신호들간의 타이밍 차이를 정정한다.
레이크 수신부 (2027) 는, 핑거 수신부 (2026) 에 의해 수신된 신호들을 최적의 비율로 종합적으로 조합시켜, 그 종합된 신호를 하향측 회로로 출력한다.
도 3a 내지 도 3d 는 퍼치 탐색부 (2024) 가 신호를 수신하는 퍼치 채널의 데이터 구조를 나타낸 데이터 포맷이다.
도 3a 에 나타낸 바와 같이, 퍼치 채널 (30) 은 다수의 640 msec 수퍼 프레임중의 하나이다. 또한, 도 3b 에 나타낸 바와 같이, 퍼치 탐색 채널 (30) 은 관계된 수신기들 각각에 대한 정보를 송신하기 위한 64 개의 비례 프레임 (311내지 3164) 으로써 구성된다.
도 3c 에 나타낸 바와 같이, 비례 프레임 (311) 은 타임 슬롯 (321내지 3216) 으로써 구성되며, 이 중에서 타임 슬롯 (321) 은, 도 3d 에 나타낸 바와 같이, 파일럿 심볼 (33), 브로드캐스트 채널 (BCCH) 심볼 (34) 및 긴 코드 마스크 심볼 (36) 로써 구성된다.
스크램블 코드가 256 개의 칩을 갖는 W-CDMA 송신/수신 시스템을 나타내기 위해, 도 3a 내지 도 3d 에서, 논리 심볼의 1 비트가 256 개의 칩으로 스크램블된다.
긴 코드 마스크 심볼 (35) 은, 기지의 스크램블 코드 (SC1) 를 이용하여 스크램블기 (2011) 로써 1 비트 논리 심볼을 스크램블하여 얻어낸 신호와, 미지의 스크램블 코드 (SC2) 를 이용하여 스크램블기 (2012) 로써 동일 논리 심볼을 스크램블하여 얻어낸 신호를 가산함으로써 생성된다.
먼저, 수신기 (2023) 는 도 3d 에 나타낸 긴 코드 마스크 심볼 (35) 로부터 스크램블 타이밍을 얻어내어, 이 스크램블 타이밍을 이용하여 기지국 (201) 에서 사용된 미지의 스크램블 코드를 검출해 낸다. 이를 위해, 정합 필터 (2024a) 가 퍼치 탐색부 (2024) 에 제공된다.
도 2 의 정합 필터 (2024a) 를 나타낸 도 4에서, 정합 필터 (2024a) 는 다이내믹 플립플롭 회로 (도면에 DFF 라 함, 11내지 1256), EX-NOR 회로 (21내지 2256), EX-NOR 회로 (31내지 3256) 및 가산기 (4 및 5) 로써 구성된다.
먼저, 정합 필터 (2024a) 는 아날로그/디지털 (A/D) 변환기 (미도시) 로써, 수신된 기저대역 신호를 8 비트의 비트폭을 갖는 연속 2 진 신호의 입력 데이터 (IN) 로 변환시킨다.
그 후, 다이내믹 플립플롭 회로 (11내지 1256) 는 이 8 비트의 입력 데이터 (IN) 를 칩 속도에 기초하여 유지한다.
EX-NOR 회로 (21내지 2256) 는 각각의 다이내믹 플립플롭 회로 (11내지 1256) 에 의해 유지된 8 비트의 입력 데이터 (IN) 와 각각의 기지의 스크램블 코드 (61내지 6256) (SC1) 의 EX-NOR 값을 판정한다.
EX-NOR 회로 (31내지 3256) 는 각각의 다이내믹 플립플롭 회로 (11내지 1256) 에 의해 유지된 8 비트의 입력 데이터 (IN) 와 선택된 각각의 스크램블 코드 (71내지 7256) (SC2') 의 EX-NOR 값을 판정한다.
가산기 (4) 는 EX-NOR 회로 (21내지 2256) 의 출력을 가산하여, 그 가산 결과를 상관 값 (COR1) 으로서 출력한다.
한편, 가산기 (5) 는 EX-NOR 회로 (31내지 3256) 의 출력을 가산하여, 그가산 결과를 상관 값 (COR2) 으로서 출력한다.
이하, 도 4 의 정합 필터 (2024a) 의 동작에 대해 자세히 설명한다.
먼저, 정합필터 (2024a) 가 기지의 스크램블 코드 (61내지 6256) 를 이용하여, 신호를 수신할 기지국의 스크램블 타이밍을 판정한다.
8 비트의 신호로 변환된 입력 데이터가 다이내믹 플립플롭 회로 (11내지 1256) 에 의해 연속하게 공동유지되며, EX-NOR 회로 (21내지 2256) 가 이 신호와 기지의 각각의 스크램블 코드 (61내지 6256) 의 EX-NOR을 판정한다.
EX-NOR 회로 (11내지 1256) 의 동작에 대해서만 설명되었으나, 모든 EX-NOR 회로 (21내지 2256) 에 대해서도 상기 설명이 적용되며, 나머지 EX-NOR 회로 (22내지 2256) 도 동일한 방식으로 동작한다.
EX-NOR 회로 (21) 가 상술한 EX-NOR을 판정하게 되는 결과로서, 기지의 스크램블 코드 (61) 가 '0' 인 경우에는 다이내믹 플립플롭 회로 (11) 에 의해 유지된 데이터가 출력되며, 기지의 스크램블 코드 (61) 가 '1' 인 경우에는 다이내믹 플립플롭 회로 (11) 에 의해 유지된 데이터가 논리적으로 반전되어 출력되게 된다.
그 후, 가산기 (4) 에서는 EX-NOR 회로 (22내지 2256) 의 모든 출력을 가산하여, 그 가산결과를 얻어낸 상관 값 (COR1) 으로서 출력한다. 얻어낸 상관값 (COR) 이 큰 값을 나타내게 되면, 이는 입력 데이터 (IN) 및 기지의 스크램블 코드 (61내지 6256) 가 서로 일치함을 의미하게 되어, 수신기에서 이 얻어낸 타이밍을 기지국의 스크램블 타이밍으로서 이용할 수 있게 된다.
그 후, 정합 필터 (2024a) 에서는 기지국이 사용할 수도 있는 스크램블 코드 중의 하나를 선택하여, 이를 스크램블 코드 (71내지 7256) 로서 이용한다.
스크램블 타이밍이 이미 알려졌으므로, 정합 필터 (2024a) 에서는, 스크램블 타이밍에 기초하여 시작 타이밍을 선택하여, 선택된 스크램블 코드 (71내지 7256) 와 입력 데이터 사이의 상관을 상술한 방식과 동일한 방식으로 판정하게 된다. 더 정확히 설명하면, 정합필터 (2024a) 에서는 스크램블 타이밍을 위한 얻어낸 상관 값 (COR2) 을 모니터하여, 얻어낸 상관 값 (COR2) 이 얻어낸 스크램블 타이밍에서 큰 값을 나타내는지의 여부를 판정한다.
얻어낸 상관 값 (COR2) 이 큰 값을 나타내지 않는다면, 이는 선택된 스크램블 코드 (71내지 7256) 가 기지국에서 사용된 것이 아님을 의미하게 되어, 정합 필터 (2024a) 가 또 다른 스크램블 코드를 선택하여 이를 스크램블 코드 (71내지 7256) 로서 이용하게 된다.
얻어낸 상관 값 (COR2) 이 상술한 동작에 의해 얻어낸 스크램블 타이밍과 동기화된 큰 값을 나타내는 것이 확인되게 되면, 이는 선택된 스크램블 코드 (71내지 7256) 가 기지국에서 사용된 스크램블 코드임을 의미한다.
기지국에서 사용되는 스크램블 코드의 식별이나 스크램블 타이밍이 알려지지 않은 경우에는, 얻어낸 상관이 옳은지의 여부를 판정하는 것이 극히 어렵기 때문에, 기지의 스크램블 코드 (61내지 6256) 를 이용하여 스크램블 코드를 얻어낸 후에만, 기지국에서 사용된 미지의 스크램블 코드가 검출될 수 있음을 알 수 있다.
따라서, 도 4 의 정합 필터 (2024a) 가 먼저 스크램블 타이밍을 얻어낸 다음, 기지국에서 사용된 미지의 스크램블 코드의 시작 타이밍을 선택할 필요가 있다.
또한, 수신기가 기지국에서 사용된 높은 정확도의 기준 공진기을 사용할 수 없으며 수신기의 이동속도가 항상 변화하므로, 기지국과 수신기 사이의 상관 타이밍이 시간이 지남에 따라 편차를 나타낼 수 있게 된다. 통상적으로, 수신기는 수신기의 기본 클록신호와 기지국의 기본 클록신호의 오차 및 이들 사이의 상관 타이밍에서의 편차를 수정하는 자동 주파수 제어 (AFC) 특성을 갖는다. 그러나, 퍼치 탐색 동작은 비례파 (ratio wave) 의 의해 기지국을 접속하는 수신기의 초기동작이므로, 퍼치 탐색 동작 동안에는 AFC 동작이 수행될 수 없다.
따라서, 선택된 스크램블 코드가 기지국에서 이용된 스크램블 코드와 일치하는가를 판정하는 동작 동안에, 기지의 스크램블 코드를 이용하여 얻어낸 스크램블 타이밍이 시간과 함께 시프트 (shift) 될 수 있게 되어, 수신기가 이용하는스크램블 타이밍이 실제 스크램블 타이밍으로부터 시프트될 수 있게 된다. 실제 스크램블 타이밍으로부터의 편이는 수신이득의 감소와 시스템의 성능저하를 가져오게 되어, 최악의 경우, 전체적인 신호의 수신불능을 초래할 수도 있다.
또한, 도 2 의 시스템에서, 기지국 (201) 은 2 개의 스크램블 코드 (SC1 및 SC2) 에 대해 동등한 송신전력을 할당하며, 수신기 (202) 는 이들 각각에 대한 상관을 판정해야 하므로, 실제로는 이들 코드를 수신하는데 사용된 전력이 허비되게 된다.
본 발명에 따른 정합 필터의 실시형태를 나타낸 도 5에서, 도 4 의 EX-NOR 회로 (21내지 2256) 및 EX-NOR 회로 (31내지 3256) 가 상관기 (81내지 8256) 로 대체되며, 도 4 의 가산기 (4 및 5) 가 단일 가산기 (9) 로 대체된다.
상관기 (81내지 8256) 는 기지의 스크램블 코드 (61내지 6256) 중의 대응되는 하나의 스크램블 코드 및 선택된 스크램블 코드 (71내지 7256) 중의 하나의 스크램블 코드를, 대응되는 비트를 조합하여 갖고 있는 2 비트의 코드값을 갖는 신호로서 수신한 다음, '61및 71' 과 같은 스크램블 코드값에 기초하여 다이내믹 플립플롭 회로 (11내지 1256) 중의 대응되는 하나의 플립플롭 회로에 의해 유지된 입력신호 (IN1및 IN2) 에 대해 후술할 방식으로 처리 동작을 수행한다.
도 6 은 도 5 의 상관기 (81) 의 상세 회로도이나, 도 5 의 다른 상관기 (82내지 8256) 에도 유사한 구성이 적용된다.
도 6에서, 상관기 (81) 는 반전회로부 (61), EX-OR 회로부 (62) 및 선택기 (63) 로써 구성된다. 즉, 입력신호 (IN1내지 IN8) 가 8 비트의 신호 (SA) 로서 선택기 (63) 에 공급된다. 한편, 반전회로부 (61) 는 이 입력신호 (IN1내지 IN8) 를 수신하여 그 출력신호 (SB) 를 선택기 (63) 에 송신하며, EX-OR 회로부 (62) 는 이 입력신호 (IN1내지 IN8) 를 수신하여 그 출력신호 (SX) 를 선택기 (63) 에 송신한다.
=-09 신호 (SA) 는 입력신호 (IN1내지 IN8) 의 조합과 동등하며, 입력신호 (IN1내지 IN8) 와 신호 (SA) 사이의 관계를 도 7a 에 나타낸다. 또한, 신호 (SB) 는 입력신호 (IN1내지 IN8) 의 반전된 신호의 조합과 동등하며, 입력신호 (IN1내지 IN8) 와 신호 (SB) 사이의 관계를 도 7b 에 나타낸다. 또한, 신호 (SC) 는 입력신호 (IN1내지 IN7) 와 최상위 비트 입력신호 (IN8) 및 최상위 비트 VCC(='1') 의 EX-OR 의 조합이며, 입력신호 (IN1내지 IN8) 와 신호 (SC) 사이의 관계를 도 7c 에 나타낸다. 도 7c에서, 입력신호 (IN1내지 IN8) 는 '0' (16진 표기) 와 동등하며, 신호 (SC) 는 '80' 이다. 신호 (SC) 의 값은 입력신호 (IN1내지 IN8) 가 '0F' 에 도달될 때까지 증가한다. 또한, 입력신호 (IN1내지 IN8) 가 '80'을 넘게 되면, 값 (SC) 이 감소된다. 또한, 입력신호 (IN1내지 IN8) 가 'FF' 와 동등해지면, 신호 (SC) 의 값은 '80' 이 된다.
선택기 (63) 는 스크램블 코드 (61및 71) 에 따라서 신호 (SA, SB및 SC) 중의 하나의 신호를 선택한다. 즉, (61, 71) = (0, 0) 인 경우, 선택기 (63) 는 신호 (SA) 를 선택하여, 이를 출력신호 (OUT1내지 OUT8) 로서 가산기 (9) 에 송신한다. 또한, (61, 71) = (1, 1) 인 경우, 선택기 (63) 는 신호 (SB) 를 선택하여, 이를 출력신호 (OUT1내지 OUT8) 로서 가산기 (9) 에 송신한다. 또한, (61, 71) = (0, 1) 또는 (1, 0) 인 경우, 선택기 (63) 는 신호 (SC) 를 선택하여, 이를 출력신호 (OUT1내지 OUT8) 로서 가산기 (9) 에 송신한다.
선택기 (63) 는 논리회로 및 스위치 회로로써 손쉽게 형성될 수 있음을 주목해야 한다.
가산기 (9) 는 상관기 (81내지 8256) 로부터의 모든 출력신호를 가산하여, 그 가산결과를 얻어낸 상관 값 (COR3) 으로서 출력한다.
이하, 도 2 의 시스템을 포함하여, 도 5 및 도 6 의 정합필터의 동작에 대해 설명한다.
먼저, 퍼치 탐색부 (2024) 가, 도 3d 에 나타낸 바와 같이, 긴 코드 마스크 심볼 (35) 를 스크램블하는데 사용되는 2 가지 형태의 스크램블 코드중에서 기지의 스크램블 코드를 선택하여, 이를 스크램블 코드 (61내지 6256) 로서 이용한다. 그 후, 퍼치 탐색부 (2024) 가 기지국이 사용할 가능성이 있는 스크램블 코드를 선택하여, 이를 스크램블 코드 (71내지 7256) 로서 이용한다.
그 후, 복조된 기저대역 신호의 A/D 변환에 의해 얻어낸 8 비트의 입력 데이터 (IN) 가 다이내믹 플립플롭 회로 (11내지 1256) 에 의해 연속적으로 유지되게 된다.
그 후, 다이내믹 플립플롭 회로 (11내지 1256) 에 의해 유지된 입력 데이터 (IN) 가 8 비트의 신호로서 상관기 (81내지 8256) 에 입력되게 된다.
스크램블 코드 (61내지 6256) 의 각 비트 및 스크램블 코드 (71내지 7256) 의 비트에 대응되는 스크램블 코드의 비트가 2 비트의 코드값으로서 상관기 (81내지 8256) 의 대응되는 상관기로의 입력으로서 조합되게 된다.
그 후, 그 코드값이 '0' 인 경우, 출력신호 (OUT1내지 OUT8) 는, 입력신호 (IN1내지 IN8) 가 'FF' 인 경우의 최대 가능한 값인 'FF' 와 동등하게 된다. 그 코드값이 '11' 인 경우에도, 출력신호 (OUT1내지 OUT8) 는, 입력신호 (IN1내지 IN8) 가 '0' 인 경우의 최대 가능한 값인 'FF' 와 동등하게 된다. 그 코드값이 '01 또는 10' 중의 하나의 값인 경우, 출력신호 (OUT1내지 OUT8) 는, 입력신호 (IN1내지 IN8) 가 '7F' 또는 '80' 인 경우의 최대 가능한 값인 'FF' 와 동등하게 된다.
따라서, 기지의 스크램블 코드 (61내지 6256) 및 선택된 스크램블 코드 (71내지 7256) 모두가 긴 코드 마스크 심볼 (35) 내에 포함된 2 가지 형태의 스크램블 코드와 일치하는 경우, 2 의 보수로 표현된, 얻어낸 상관 값 (COR3) 의 절대값이 최대가 되게 된다. 기지의 스크램블 코드 (61내지 6256) 가 긴 코드 마스크 심볼 (35) 내에 포함된 2 가지 형태의 스크램블 코드와 일치하는 반면, 선택된 스크램블 코드 (71내지 7256) 가 긴 코드 마스크 심볼 (35) 내에 포함된 2 가지 형태의 스크램블 코드와 일치하지 않는 경우, 2 의 보수로 표현된, 얻어낸 상관 값 (COR3) 의 절대값이 커지지 않게 되며, 만약 커지더라도, 이 2 개 세트의 스크램블 코드가 2 가지 형태의 스크램블 코드와 일치하는 경우에 대응되는 값만큼은 커지지 않게 된다. 이러한 방식으로, 선택된 스크램블 코드 (71내지 7256) 가 긴 코드 마스크 심볼 (35) 내에 포함된 스크램블 코드와 일치하는지를 판정할 수 있게 된다.
따라서, 상술한 실시형태에서, 2 개 세트의 스크램블 코드가 가산되어, 이 가산된 값을 이용하여, 입력 데이터 (IN) 와 함께 상관 값을 관찰하여, 2 가지 형태의 스크램블 코드의 스크램블 타이밍이 동시에 조회될 수 있게 된다.
또한, 상술한 실시형태에서, 단지 1 개 세트의 상관기 (81내지 8256) 및 가산기 (9) 만이 제공된다. 따라서, 기지국에서 사용할 가능성이 있는 32 개의 상이한 형태의 스크램블 코드가 존재한다면, 최악의 경우, 수신기가 기지국에서사용된 스크램블 코드를 식별해 낼수 있을 때까지 긴 코드 마스크 심볼 (35) 이 32 회 수신되어야 한다.
그러나, 이러한 문제점은 기지국에서 사용할 가능성이 있는 스크램블 코드의 형태의 개수만큼의 상관기 및 가산기 (8) 를 제공하여, 긴 코드 마스크 심볼 (35) 을 1 회만 수신하여 기지국에서 사용되는 스크램블 코드를 식별하도록 함으로써, 방지될 수 있다.
상술한 실시형태에서, 입력 데이터 (IN) 가 다이내믹 플립플롭 회로 (11내지 1256) 에 의해 유지되나, 본 발명은, 입력 데이터를 유지하는데 다이내믹 플립플롭 회로를 이용하는 것에 한정되는 것이 아니라, 다른 방법으로, 입력 데이터를 칩 속도에 기초하여 유지한다면 다른 어떤 회로도 사용될 수도 있다.
또한, 기저대역 신호의 A/D 변환에 의해 8 비트의 비트 폭을 갖는 입력 데이터 (IN) 가 얻어졌으나, 본 발명은 입력 데이터 (IN) 용으로 8 비트 신호의 이용에 한정되지 않으며, 8 비트 이외의 비트 폭을 갖는 입력 데이터가 본 발명의 용도로 사용될 수도 있다.
상술한 바와 같이, 본 발명에 따르면, 2 개 세트의 스크램블 코드가 가산되어, 그 가산된 값을 사용하여 입력 데이터 (IN) 로써 상관 값을 판정하므로, 2 가지 형태의 스크램블 코드의 스크램블 타이밍이 동시에 탐색될 수 있다. 따라서, 전체적인 신호의 수신 불능을 초래할 수 있는, 기지국과 수신기 사이의상관 타이밍에서의 어떠한 편차도 효율적으로 방지할 수 있게 된다. 또한, 2 개의 동작이 동시에 수행되므로, 신호의 수신을 위해 전력이 허비되지 않게 된다.

Claims (8)

  1. 복수개의 연속 2 진 데이터를 연속적으로 유지하도록 적용된 복수개의 데이터 유지 회로 (11, 12, ... , 1256) ;
    상기 데이터 유지 회로중의 하나의 회로에 각각 접속된 복수개의 상관기 (81, 82, ... , 8256) ; 및
    상기 상관기에 접속되어, 상기 상관기의 출력신호를 가산하여, 그 가산결과를 상관 값 (COR3) 으로서 출력하는 가산기 (9) 를 구비하며,
    상기 상관기 각각은 기지의 코드 (61, 62, ... , 6256) 중의 1 개의 비트 및 선택된 코드 (71, 72, ... , 7256) 중의 1 개의 비트를 2 비트 코드로서 수신하여, 상기 2 비트 코드가 '00' 일 때, 상기 연속 2진 데이터를 그래도 출력하며, 상기 2 비트 코드가 '11' 인 경우에 상기 연속 2 진 데이터를 논리반전시킨 후 상기 연속 2 진 데이터를 출력하며, 상기 2 비트 코드가 '01 및 10' 중의 하나인 경우에는 상기 연속 2 진 데이터의 최상위 비트이외의 2진 데이터와 상기 최상위 비트 사이의 EX-OR 값을 출력하는 한편 상기 최상위 비트에 대해 '1' 을 출력하는 것을 특징으로 하는 정합필터.
  2. 제 1 항에 있어서,
    상기 데이터 유지 회로는 각각 다이내믹 플립플롭 회로를 구비하는 것을 특징으로 하는 정합필터.
  3. 제 1 항에 있어서,
    상기 상관기는 각각,
    상기 연속 2 진 데이터를 수신하고 상기 연속 2 진 데이터의 반전된 데이터를 출력하는 반전회로부 (61) ;
    상기 연속 2 진 데이터의 최상위 비트 이외의 상기 연속 2 진 데이터중의 1 개 비트 및 상기 최상위 비트를 각각 수신하는 복수개의 EX-OR 회로 및 최상위 비트 출력으로서 '1'을 발생시키는 회로를 포함하는 EX-OR 회로부 (62) ; 및
    상기 데이터 유지 회로중 하나의 데이터 유지회로, 상기 반전회로부 및 상기 EX-OR 회로부에 접속되며, 상기 2 비트 코드에 따라서, 상기 연속 2 진 데이터, 상기 연속 2 진 데이터의 상기 반전된 데이터 및 상기 EX-OR 회로부의 출력 데이터 중에서 하나의 데이터를 선택하는 선택기 (63) 를 구비하는 것을 특징으로 하는 정합필터.
  4. 수신된 신호를 칩 속도에 기초하여 복조하여 발생된 기저대역 신호의 아날로그/디지털 변환으로 얻어낸 연속 2 진 입력 데이터를 수신하는 코드 분할 다중 접속 수신기에 있어서,
    상기 수신기는 퍼치 탐색부 (2024) 를 구비하며,
    상기 퍼치 탐색부 (2024) 는,
    복수개의 연속 2 진 데이터를 연속적으로 유지하도록 적용된 복수개의 데이터 유지 회로 (11, 12, ... , 1256) ;
    상기 데이터 유지 회로중의 하나의 회로에 각각 접속된 복수개의 상관기 (81, 82, ... , 8256) ; 및
    상기 상관기에 접속되어, 상기 상관기의 출력신호를 가산하여, 그 가산결과를 상관 값 (COR3) 으로서 출력하는 가산기 (9) 를 구비하며,
    상기 상관기는 기지의 코드 (61, 62, ... , 6256) 중의 1 개의 비트 및 선택된 코드 (71, 72, ... , 7256) 중의 1 개의 비트를 2 비트 코드로서 수신하여, 상기 2 비트 코드가 '00' 인 경우, 상기 연속 2 진 데이터를 그대로 출력하며, 상기 2 비트 코드가 '11' 인 경우에 상기 연속 2 진 데이터를 논리반전시킨 후 상기 연속 2 진 데이터를 출력하며, 상기 2 비트 코드가 '01 및 10' 중의 하나인 경우에는 상기 연속 2 진 데이터의 최상위 비트이외의 데이터와 상기 최상위 비트 사이의 EX-OR 값을 출력하는 한편 상기 최상위 비트에 대해 '1' 을 출력하는 정합필터를 포함하는 것을 특징으로 하는 코드 분할 다중 접속 수신기.
  5. 제 4 항에 있어서,
    상기 데이터 유지 회로는 각각 다이내믹 플립플롭 회로를 구비하는 것을 특징으로 하는 코드 분할 다중 접속 수신기.
  6. 제 4 항에 있어서,
    상기 상관기는 각각,
    상기 연속 2 진 데이터를 수신하고 상기 연속 2 진 데이터의 반전된 데이터를 출력하는 반전회로부 (61) ;
    상기 연속 2 진 데이터의 최상위 비트 이외의 상기 연속 2 진 데이터중의 1 개 비트 및 상기 최상위 비트를 각각 수신하는 복수개의 EX-OR 회로 및 최상위 비트 출력으로서 '1'을 발생시키는 회로를 포함하는 EX-OR 회로부 (62) ; 및
    상기 데이터 유지 회로중 하나의 데이터 유지회로, 상기 반전회로부 및 상기 EX-OR 회로부에 접속되며, 상기 2 비트 코드에 따라서, 상기 연속 2 진 데이터, 상기 연속 2 진 데이터의 상기 반전된 데이터 및 상기 EX-OR 회로부의 출력 데이터 중에서 하나의 데이터를 선택하는 선택기 (63) 를 구비하는 것을 특징으로 하는 코드 분할 다중 접속 수신기.
  7. 제 4 항에 있어서,
    상기 상관기 및 상기 가산기의 세트의 개수는 상기 기지국에 의해 사용된 스크램블 코드의 형태의 개수와 동등하게 형성된 것을 특징으로 하는 코드 분할 다중 접속 수신기.
  8. 제 4 항에 있어서,
    상기 정합필터는 상기 기지국에서 사용될 가능성이 있는 스크램블 코드와 상이한 코드를 상기 상관기에 입력하여, 상기 상관기 모두에 대해 동시에 상관을 판정하여, 얻어낸 상관 값을 상기 가산기로부터 수신하여, 상기 기지국에 의해사용된 스크램블 코드를 식별하는 것을 특징으로 하는 코드 분할 다중 접속 수신기.
KR1019990000779A 1998-01-14 1999-01-14 2 개의 상이한 형태의 코드에 대해 동시에 동작하는 정합 필터 KR100327640B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-005667 1998-01-14
JP566798A JP2870534B1 (ja) 1998-01-14 1998-01-14 マッチドフィルタおよびｃｄｍａ受信機

Publications (2)

Publication Number Publication Date
KR19990067893A KR19990067893A (ko) 1999-08-25
KR100327640B1 true KR100327640B1 (ko) 2002-03-08

Family

ID=11617464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990000779A KR100327640B1 (ko) 1998-01-14 1999-01-14 2 개의 상이한 형태의 코드에 대해 동시에 동작하는 정합 필터

Country Status (5)

Country Link
US (1) US6396870B1 (ko)
EP (1) EP0930722A3 (ko)
JP (1) JP2870534B1 (ko)
KR (1) KR100327640B1 (ko)
AU (1) AU746327B2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257522B2 (ja) * 1998-10-06 2002-02-18 日本電気株式会社 移動通信端末機
JP3156783B2 (ja) 1999-01-21 2001-04-16 日本電気株式会社 スペクトラム拡散通信システムにおける同期捕捉装置および同期捕捉方法
US20030108012A1 (en) * 2001-12-12 2003-06-12 Quicksilver Technology, Inc. Method and system for detecting and identifying scrambling codes
JP2004320253A (ja) * 2003-04-14 2004-11-11 Matsushita Electric Ind Co Ltd 相関値演算回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499265A (en) * 1989-08-07 1996-03-12 Omnipoint Data Company, Incorporated Spread spectrum correlator
DE4241882A1 (ko) * 1991-12-13 1993-06-17 Clarion Co Ltd
JPH0697775A (ja) 1992-09-14 1994-04-08 Japan Aviation Electron Ind Ltd デジタルマッチドフィルタ
JPH07154365A (ja) 1993-12-01 1995-06-16 Maruyasu Kogyo Kk スペクトル拡散通信用復調装置
US6259725B1 (en) * 2000-05-30 2001-07-10 Linex Technologies, Inc. Spread-spectrum acquisition using counters

Also Published As

Publication number Publication date
AU1134299A (en) 1999-08-05
JPH11205190A (ja) 1999-07-30
EP0930722A2 (en) 1999-07-21
AU746327B2 (en) 2002-04-18
KR19990067893A (ko) 1999-08-25
US6396870B1 (en) 2002-05-28
JP2870534B1 (ja) 1999-03-17
EP0930722A3 (en) 2003-07-30

Similar Documents

Publication Publication Date Title
US7095778B2 (en) Spread spectrum transmitter and spread spectrum receiver
JP4112632B2 (ja) 固定分割率および可変拡散コード長を利用する多重率直接シーケンスアーキテクチュア
US7630408B2 (en) Simultaneous primary, secondary, and tertiary synchronization codes over separate channels
US5978412A (en) Spread spectrum communication system
US8681834B2 (en) Wireless communications system with secondary synchronization code based on values in primary synchronization code
US5432814A (en) Spread spectrum communication system
US8514690B2 (en) M-ary orthogonal keying system
US7729409B2 (en) Codebook indexing to achieve high bit densities in a direct-sequence CDMA spread spectrum communication system
US6163566A (en) Spread spectrum transmitter, spread spectrum receiver, and spread spectrum communications system
CA2093566A1 (en) Radio communication systems
US9015220B2 (en) Correlation device
US5796774A (en) Spread spectrum communication apparatus with conversion of input patterns to uniform spectral patterns
KR100327640B1 (ko) 2 개의 상이한 형태의 코드에 대해 동시에 동작하는 정합 필터
EP1138126B1 (en) Method and apparatus for configuring a rake receiver
US6628634B2 (en) Fast decoding of long codes
US6678315B1 (en) Code phase setting method and apparatus
US20100002678A1 (en) Mobile radio terminal and radio communication method
JPH07264098A (ja) 空間伝送方法及び空間伝送装置
US5724382A (en) Multimode spread spectrum communication system tolerant to varying channel characteristics
CN100380835C (zh) 处理cdma搜索器中的导频和非导频信道
JPS58171143A (ja) スペクトラム拡散通信方式
JPH07307718A (ja) 移動通信方式
JPH0677931A (ja) スペクトル拡散信号の受信機
JPH07123023A (ja) スペクトラム拡散送信機及びスペクトラム拡散通信装置
KR19990047330A (ko) 코드분할 다중접속 이동통신 시스템에서 신호 복조를 위한코드 추적 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee