KR100327593B1 - Method for forming patterned electron beam - Google Patents
Method for forming patterned electron beam Download PDFInfo
- Publication number
- KR100327593B1 KR100327593B1 KR1019990065557A KR19990065557A KR100327593B1 KR 100327593 B1 KR100327593 B1 KR 100327593B1 KR 1019990065557 A KR1019990065557 A KR 1019990065557A KR 19990065557 A KR19990065557 A KR 19990065557A KR 100327593 B1 KR100327593 B1 KR 100327593B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- electrons
- electron beam
- type active
- pmos
- Prior art date
Links
- 238000010894 electron beam technology Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 238000000609 electron-beam lithography Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000000059 patterning Methods 0.000 description 14
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001015 X-ray lithography Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
- H01J37/3175—Projection methods, i.e. transfer substantially complete pattern to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31761—Patterning strategy
Abstract
CMOS 트랜지스터를 이용하여 패터닝된 전자 빔을 형성하는 방법이 개시되어 있다. 먼저, 반도체기판에 N형의 활성영역과 P형의 웰영역을 갖는 NMOS 영역과, P형의 활성영역과 N형의 웰영역을 갖는 PMOS 영역을 각각 일정한 패턴을 갖도록 형성한다. 그 NMOS 영역과 PMOS 영역이 형성된 반도체기판 전면에 밀도가 일정한 1차 전자를 입사시켜, NMOS 영역 및 PMOS 영역 위로 서로 다른 전자밀도를 갖는 2차 전자 및 후방 산란 전자들을 발생시킨다. 이에 따르면, 일정한 면적을 갖고 있는 전자 빔을 원하는 형태로 밀도에 대한 패터닝을 수행할 수 있으며, 이에 따라 패터닝된 전자 빔을 감광막에 전사시켜 일시에 감광막을 패터닝할 수 있으므로, 전자 빔 리소그라피에 소요되는 시간을 단축시킬 수 있다.A method of forming a patterned electron beam using a CMOS transistor is disclosed. First, an NMOS region having an N-type active region and a P-type well region and a PMOS region having an P-type active region and an N-type well region are formed on the semiconductor substrate so as to have a predetermined pattern. Primary electrons having a constant density are incident on the entire surface of the semiconductor substrate on which the NMOS region and the PMOS region are formed, thereby generating secondary electrons and backscattered electrons having different electron densities over the NMOS region and the PMOS region. According to this, the electron beam having a predetermined area can be patterned for density in a desired form. Accordingly, the patterned electron beam can be transferred to the photosensitive film so that the photosensitive film can be patterned at a time, thus required for electron beam lithography. It can save time.
Description
본 발명은 반도체 소자의 제조를 위한 전자 빔 리소그라피에 관한 것으로서, 특히 CMOS(Complementary Metal Oxide Semiconductor) 트랜지스터를 이용하여 패터닝된 전자 빔을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electron beam lithography for the manufacture of semiconductor devices, and more particularly to a method of forming a patterned electron beam using a complementary metal oxide semiconductor (CMOS) transistor.
일반적으로 감광막을 패터닝하는 리소그라피(lithography) 기술로서 광학 리소그라피, 전자 빔 리소그라피, X-선 리소그라피 등과 같이, 사용되는 소스에 따라 여러 가지 방법으로 대별할 수 있다. 이 중에서 전자 빔을 이용하여 감광막을 패터닝하는 전자 빔 리소그라피 기술은 광학 리소그라피에 비하여 높은 해상도를 가지므로 미래의 감광막 패터닝 기술로서 널리 각광받고 있는 추세이다.In general, as a lithography technique for patterning a photoresist film, it can be classified into various methods depending on the source used, such as optical lithography, electron beam lithography, X-ray lithography, and the like. Among these, the electron beam lithography technology for patterning the photoresist film using the electron beam has a higher resolution than the optical lithography, and thus has been widely spotted as a future photoresist patterning technology.
그러나, 전자 빔 리소그라피는 감광막을 패터닝하는 데 소요되는 시간이 길다는 단점이 있다. 즉, 광학 리소그라피는 원하는 형태로 패터닝된 마스크를 이용하여 패터닝된 빛을 형성하고, 이 패터닝된 빛을 감광막에 조사하여 감광막을 패터닝하므로 감광막을 패터닝하는데 소요되는 시간이 짧다. 이와 대조적으로, 전자 빔 리소그라피는 전자 빔 소스로부터 발생되는 전자 빔을 감광막 표면에 주사하면서 감광막을 패터닝하므로 감광막을 패터닝하는데 소요되는 시간이 길다. 이와 같이, 전자 빔 리소그라피법에 의한 패터닝 시간이 긴 이유는, 일정한 면적을 갖는 전자 빔을 원하는 형태로 패터닝할 수 있는 마스크가 존재하지 않기 때문이며, 전자 빔 소스로부터 발생되는 전자 빔이 패터닝하고자 하는 선폭(line width)보다 작은 면적을 갖는 경우가 대부분이기 때문이다.However, electron beam lithography has a drawback in that it takes a long time to pattern the photoresist. That is, the optical lithography forms patterned light using a mask patterned in a desired shape, and the patterned film is irradiated by irradiating the patterned light on the photosensitive film so that the time required for patterning the photosensitive film is short. In contrast, electron beam lithography patternes the photoresist while scanning the electron beam generated from the electron beam source onto the photoresist surface, so that the time required for patterning the photoresist film is long. As such, the reason for the long patterning time by the electron beam lithography method is that there is no mask capable of patterning an electron beam having a constant area in a desired shape, and the line width to which the electron beam generated from the electron beam source is to be patterned. This is because most cases have an area smaller than the (line width).
실질적으로, 이와 같은 방식으로 수백만 개 이상의 셀이 포함되어 있는 마이크로 칩을 제조하는데 필요한 감광막 패터닝을 실시할 경우에, 전체 감광막 패터닝에 상대적으로 많은 시간이 소요되므로, 전자 빔 리소그라피가 갖고 있는 고해상도의 장점에도 불구하고 실제 공정에 적용하기가 어렵다는 문제가 있다.In practice, the photoresist patterning required to fabricate microchips containing millions of cells in this manner takes relatively long time for the entire photoresist patterning, thus providing the advantages of high resolution of electron beam lithography. Nevertheless, there is a problem that it is difficult to apply to the actual process.
따라서, 이를 극복하기 위해서는, 선폭보다 작은 면적을 갖는 전자 빔을 직접 감광막에 순차적으로 주사함으로써 패터닝하는 현재의 방법 대신에, 칩 전체의 형태로 미리 패터닝된 전자 빔을 형성하고 이 패터닝된 전자 빔을 감광막 상에 일시에 전사하여 감광막을 패터닝하는 방식을 개발할 필요가 있다. 그리고, 이를 위해서는 일정한 면적을 갖는 전자 빔을 칩 전체의 형태로서 감광막 상에 일시에 전사할 수 있도록 패터닝된 전자 빔을 형성하는 방법의 개발이 선행되어야 할 필요가 있다.Thus, to overcome this, instead of the current method of patterning by sequentially scanning an electron beam having an area smaller than the line width directly into the photosensitive film, a pre-patterned electron beam is formed in the form of an entire chip and the patterned electron beam is formed. There is a need to develop a method of patterning the photoresist film by transferring it on the photoresist at a time. To this end, development of a method of forming a patterned electron beam so as to transfer an electron beam having a predetermined area on a photosensitive film in the form of an entire chip at a time needs to be preceded.
따라서, 본 발명의 목적은 감광막 상에 일시에 전사할 수 있도록 CMOS 트랜지스터를 이용하여 패터닝된 전자 빔을 형성하는 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method of forming a patterned electron beam using a CMOS transistor so that it can be temporarily transferred onto a photoresist film.
도 1은 1차 전자 주입에 대한 2차 전자 및 후방 산란 전자의 방출을 설명하기 위한 단면도,1 is a cross-sectional view illustrating the emission of secondary electrons and backscattered electrons for primary electron injection;
도 2a는 본 발명에 사용되는 CMOS 트랜지스터의 NMOS에서의 1차 전자 주입에 따른 2차 전자 및 후방 산란 전자의 방출을 설명하기 위한 단면도,2A is a cross-sectional view for explaining emission of secondary electrons and backscattered electrons according to primary electron injection in an NMOS of a CMOS transistor used in the present invention;
도 2b는 본 발명에 사용되는 CMOS 트랜지스터의 PMOS에서의 1차 전자 주입에 따른 2차 전자 및 후방 산란 전자의 방출을 설명하기 위한 단면도,2B is a cross-sectional view for explaining emission of secondary electrons and backscattered electrons according to primary electron injection in a PMOS of a CMOS transistor used in the present invention;
도 3a는 본 발명에 사용된 CMOS 트랜지스터의 레이아웃도,3A is a layout diagram of a CMOS transistor used in the present invention;
도 3b는 도 3a의 CMOS 트랜지스터의 전면에 1차 전자를 주입해서 발생된 2차 전자 및 후방 산란 전자를 SEM으로 관찰한 결과를 나타낸 사진,3B is a photograph showing the results of observing secondary electrons and backscattered electrons generated by injecting primary electrons into the front surface of the CMOS transistor of FIG.
도 4a는 본 발명에 의해 CMOS 트랜지스터에 1차 전자를 주입하는 것을 설명하기 위한 도면,4A is a view for explaining injection of primary electrons into a CMOS transistor according to the present invention;
도 4b는 도 4a의 CMOS 트랜지스터에 1차 전자를 주입하여 발생된 2차 전자 및 후방 산란 전자의 패터닝된 형상을 설명하기 위한 도면.4B is a view for explaining a patterned shape of secondary electrons and backscattered electrons generated by injecting primary electrons into the CMOS transistor of FIG. 4A.
상기 목적을 달성하기 위하여, 본 발명에 따른 패터닝된 전자 빔 형성방법에 의하면, 반도체 기판에 N형의 활성영역과 P형의 웰영역을 갖는 NMOS 영역과, P형의 활성영역과 N형의 웰영역을 갖는 PMOS 영역을 각각 일정한 패턴을 갖도록 형성한다. 그리고, 그 NMOS 영역과 PMOS 영역이 형성된 반도체기판 전면에 밀도가 일정한 1차 전자를 입사시켜, NMOS 영역 및 PMOS 영역 위로 서로 다른 전자 밀도를 갖는 2차 전자 및 후방 산란 전자들을 발생시킨다.In order to achieve the above object, according to the method for forming a patterned electron beam according to the present invention, an NMOS region having an N-type active region and a P-type well region, a P-type active region and an N-type well in a semiconductor substrate PMOS regions having regions are formed to each have a constant pattern. Then, primary electrons having a uniform density are incident on the entire surface of the semiconductor substrate on which the NMOS region and the PMOS region are formed, thereby generating secondary electrons and backscattered electrons having different electron densities on the NMOS region and the PMOS region.
여기서, NMOS 영역은 낮은 전자 밀도를 갖는 전자 빔을 발생시킬 영역에 형성하고, PMOS 영역은 높은 전자 밀도를 갖는 전자 빔을 발생시킬 영역에 형성하는 것이 바람직하다.Here, the NMOS region is preferably formed in a region where an electron beam having a low electron density will be generated, and the PMOS region is formed in a region where an electron beam having a high electron density is to be generated.
본 발명의 패터닝된 전자 빔 형성방법에 있어서, NMOS 영역의 P형의 활성영역과 PMOS 영역의 N형의 활성영역 사이에 산화막을 형성하는 단계를 더 포함할 수 있으며, 또한 NMOS 영역의 P형의 활성영역과 PMOS 영역의 N형의 활성영역 위에 각각 텅스텐막을 형성하는 단계를 더 포함할 수도 있다. 그리고, 발생된 2차 전류 및 후방 산란 전자들을 NMOS 영역과 PMOS 영역이 형성된 반도체기판 전면에 다시 입사시켜, NMOS 영역 및 PMOS 영역 위로 발생되는 2차 전자 및 후방 산란 전자들의 밀도차를 증가시키는 단계를 더 포함할 수도 있다.In the method for forming a patterned electron beam of the present invention, the method may further include forming an oxide film between the P-type active region of the NMOS region and the N-type active region of the PMOS region. The method may further include forming a tungsten film on each of the N-type active regions of the active region and the PMOS region. Then, the generated secondary currents and backscattered electrons are incident again on the front surface of the semiconductor substrate on which the NMOS region and the PMOS region are formed to increase the density difference between the secondary electrons and the backscattered electrons generated over the NMOS region and the PMOS region. It may further include.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 일반적으로 1차 전자 주입에 대한 2차 전자 및 후방 산란 전자의 방출을 설명하기 위해 나타내 보인 단면도이다.1 is a cross-sectional view generally shown to explain the emission of secondary electrons and backscattered electrons for primary electron injection.
도 1을 참조하면, 회로 요소(10) 내의 피사체(100)에 외부로부터의 1차 전자(primary electron)들(101)이 입사되면, 피사체(100)로부터는 2차전자(secondary electron)들(102) 및 후방 산란 전자(back-scattered electron)들(103)이 방출된다. 이 때, 2차 전자들(102)은 피사체(100)의 표면(S)으로부터 대략 300Å의 두께 이내에서 생성되는 전자들로서, 통상적으로 50eV 이하의 상대적으로 낮은 에너지를 갖는다. 이에 반하여, 후방 산란 전자들(103)은 입사되는 1차 전자들(101)과 피사체(100)가 반응하는 최대 깊이의 대략 1/3 정도의 깊이에서 발산되는 전자들로서, 통상적으로 50eV 이상의 상대적으로 높은 에너지를 갖는다.Referring to FIG. 1, when the primary electrons 101 from the outside are incident on the subject 100 in the circuit element 10, the secondary electrons (secondary electrons) from the subject 100 ( 102 and back-scattered electrons 103 are emitted. At this time, the secondary electrons 102 are electrons generated within a thickness of approximately 300 mW from the surface S of the object 100 and typically have a relatively low energy of 50 eV or less. In contrast, the backscattered electrons 103 are electrons emitted at a depth of about 1/3 of the maximum depth at which the incident primary electrons 101 and the subject 100 react, and are generally relatively larger than 50 eV. Have high energy.
따라서, 피사체(100)의 낮은 위치에서 피사체(100)의 외부로 발산되는 2차 전자들(102)의 발산양은 피사체(100)의 표면 형태와 표면에서의 축전 상태에 의해 좌우되며, 피사체(100)의 깊은 위치에서 피사체의 외부로 발산되는 후방 산란 전자들(103)의 발산양은 대부분 피사체 내부의 축전 상태에 의해 좌우된다. 그리고, 입사되는 1차 전자들(101)의 양과 에너지에 따라서 2차 전자들(102)과 후방 산란 전자들(103)의 발산양도 달라진다. 즉, 입사되는 1차 전자들(101)의 양과 에너지가 적은 경우에는 피사체(100)의 내부로 침투하는 1차 전자들(101)의 양이 적으므로 후방 산란 전자들(103) 보다는 2차 전자들(102)이 많이 발생된다. 그러나, 입사되는 1차 전자들(101)의 양과 에너지가 많은 경우에는 피사체(100)의 내부로 침투하는 1차 전자들(101)의 양이 많아지므로 후방 산란 전자들(103)이 2차 전자들(102)보다 상대적으로 많아지게 되는 경향을 나타낸다.Accordingly, the amount of divergence of the secondary electrons 102 emitted from the lower position of the subject 100 to the outside of the subject 100 depends on the surface shape of the subject 100 and the storage state on the surface. The amount of divergence of the backscattered electrons 103 emitted to the outside of the subject at a deep position of the subject depends largely on the storage state inside the subject. The amount of divergence of the secondary electrons 102 and the backscattered electrons 103 also varies according to the amount and energy of the incident primary electrons 101. That is, when the amount and energy of the incident primary electrons 101 are small, since the amount of the primary electrons 101 penetrating into the interior of the subject 100 is small, the secondary electrons are lower than the back scattered electrons 103. A lot of things 102 are generated. However, when the amount and energy of the incident primary electrons 101 are large, the amount of primary electrons 101 penetrating into the inside of the object 100 increases, so that the back-scattered electrons 103 are secondary electrons. Tends to be relatively greater than the number 102.
도 2a는 본 발명에 따른 패터닝된 전자 빔 형성방법에서 사용되는 CMOS 트랜지스터의 PMOS에서의 1차 전자 주입에 따른 2차 전자 및 후방 산란 전자의 방출을설명하기 위해 나타내 보인 단면도이다.2A is a cross-sectional view illustrating the emission of secondary electrons and backscattered electrons due to primary electron injection in a PMOS of a CMOS transistor used in a method of forming a patterned electron beam according to the present invention.
도 2a를 참조하면, CMOS 트랜지스터의 일부를 구성하는 NMOS 트랜지스터(200A)는, P형 도전형을 갖는 P형 웰영역(201)과 그 상부 영역에 형성된 N형 활성영역(202)을 갖는다. N형 활성영역(202)의 표면 위에는 텅스텐막(203)이 형성되며, 텅스텐막(203) 사이에는 산화막(204)이 형성된다.Referring to FIG. 2A, the NMOS transistor 200A constituting part of the CMOS transistor has a P type well region 201 having a P type conductivity type and an N type active region 202 formed in an upper region thereof. A tungsten film 203 is formed on the surface of the N-type active region 202, and an oxide film 204 is formed between the tungsten films 203.
이와 같은 NMOS 트랜지스터의 P형 웰영역(201)은 전기적 용량이 매우 크기 때문에, 전자들이 외부로부터 유입되더라도 그 전위가 크게 변하지 않는다. 반면에, N형 활성영역(202)은 전기적 용량이 작기 때문에, 전자들이 외부로부터 유입되면 그 전위가 쉽게 변하는 특성이 있다. 또한, 서로 도전형이 다른 불순물 입자들로 도핑된 P형 웰영역(201)과 N형 활성영역(202) 사이의 접합면에서 PN 접합이 구성되며, 따라서 전면에 1차 전자를 입사하게 되면 이 접합면에서는 다이오드 효과가 나타난다.Since the P-type well region 201 of the NMOS transistor is very large in electrical capacity, the potential does not change significantly even when electrons are introduced from the outside. On the other hand, since the N-type active region 202 has a small electric capacity, when the electrons are introduced from the outside, its potential is easily changed. In addition, a PN junction is formed at the junction between the P-type well region 201 and the N-type active region 202 doped with impurity particles having different conductivity types. At the junction, the diode effect appears.
즉, 외부로부터 1차 전자들이 입사하게 되면, NMOS(200A)의 내부에서 발생된 후방 산란 전자들이 등방성 확산을 하게 되며, 이는 P형 웰영역(201)과 N형 활성영역(202) 사이의 PN 접합에 순방향 바이어스를 인가하는 것과 동일한 효과가 나타난다. 결국, 전자들은 전기적 용량이 큰 P형 웰영역(201)으로 용이하게 이동할 수 있으며, 이로 인하여 N형 활성영역(202) 내의 축전 상태가 낮아지고, 텅스텐막(203)을 통해 외부로 방출되는 2차 전자 및 후방 산란 전자의 양은 작아진다.That is, when primary electrons are incident from the outside, backscattered electrons generated inside the NMOS 200A cause isotropic diffusion, which is a PN between the P-type well region 201 and the N-type active region 202. The same effect is applied to applying forward bias to the junction. As a result, the electrons can easily move to the P-type well region 201 having a large electric capacitance, thereby lowering the storage state in the N-type active region 202 and emitting 2 to the outside through the tungsten film 203. The amount of difference electrons and backscattered electrons becomes small.
도 2b는 본 발명에 따른 패터닝된 전자 빔 형성방법에서 채용하는 PMOS에서의 1차 전자 주입에 따른 2차 전자 및 후방 산란 전자의 방출을 설명하기 위해 나타내 보인 단면도이다.2B is a cross-sectional view illustrating the emission of secondary electrons and backscattered electrons due to primary electron injection in a PMOS employed in the patterned electron beam forming method according to the present invention.
도 2b를 참조하면, CMOS 트랜지스터의 일부를 구성하는 PMOS 트랜지스터(200B)는, N형 도전형을 갖는 N형 웰영역(211)과 그 상부 영역에 형성된 P형 활성영역(212)을 갖는다. P형 활성영역(212)의 표면 위에는 텅스텐막(213)이 형성되며, 텅스텐막(213) 사이에는 산화막(214)이 형성된다.Referring to FIG. 2B, the PMOS transistor 200B constituting a part of the CMOS transistor has an N type well region 211 having an N type conductivity type and a P type active region 212 formed in an upper region thereof. A tungsten film 213 is formed on the surface of the P-type active region 212, and an oxide film 214 is formed between the tungsten films 213.
이와 같은 PMOS 트랜지스터의 N형 웰영역(211)은 전기적 용량이 매우 크기 때문에 전자들이 외부로부터 유입되더라도 그 전위가 크게 변하지 않는다. 반면에, P형 활성영역(212)은 전기적 용량이 작기 때문에 전자들이 외부로부터 유입되면 그 전위가 쉽게 변하는 특성이 있다. 또한, 서로 도전형이 다른 불순물 입자들로 도핑된 N형 웰영역(211)과 P형 할성영역(212) 사이의 접합면에서 PN 접합이 구성되며, 따라서 전면에 1차 전자를 입사하게 되면 이 접합면에서는 다이오드 효과가 나타난다.Since the N-type well region 211 of the PMOS transistor is very large in electrical capacity, even if electrons are introduced from the outside, its potential does not change significantly. On the other hand, since the P-type active region 212 has a small electric capacitance, when the electrons are introduced from the outside, its potential is easily changed. In addition, a PN junction is formed at the junction between the N-type well region 211 and the P-type active region 212 doped with impurity particles having different conductivity types. At the junction, the diode effect appears.
즉, 외부로부터 1차 전자들이 입사하게 되면, PMOS(200B)의 내부에서 발생된 후방 산란 전자들이 등방성 확산을 하게 되며, 이는 N형 웰영역(211)과 P형 활성영역(212) 사이의 PN 접합에 역방향 바이어스를 인가하는 것과 동일한 효과가 나타난다. 결국, 전자들은 N형 웰영역(211)으로 이동할 수 없으며, 이로 인하여 P형 활성영역(212) 내의 축전 상태는 매우 높아지고, 따라서 텅스텐막(213)을 통해 외부로 방출되는 2차 전자 및 후방 산란 전자의 양은 커진다.That is, when primary electrons are incident from the outside, backscattered electrons generated inside the PMOS 200B cause isotropic diffusion, which is a PN between the N-type well region 211 and the P-type active region 212. The same effect is applied to applying reverse bias to the junction. As a result, the electrons cannot move to the N-type well region 211, and thus the storage state in the P-type active region 212 becomes very high, and thus secondary electrons and backscattering emitted to the outside through the tungsten film 213. The amount of electrons increases.
이상 도 2a 및 도 2b를 참조하여 설명한 바와 같이, CMOS 트랜지스터에 1차전자를 입사하게 되면, NMOS 영역에서 방출되는 전자들의 양은 작고 PMOS 영역에서 방출되는 전자들의 양은 많다는 것을 알 수 있다.As described above with reference to FIGS. 2A and 2B, when the primary electrons are incident to the CMOS transistor, the amount of electrons emitted in the NMOS region is small and the amount of electrons emitted in the PMOS region is large.
도 3a는 본 발명에 따른 패터닝된 전자 빔 형성방법에서 사용된 CMOS 트랜지스터의 레이아웃도이다.3A is a layout diagram of a CMOS transistor used in the patterned electron beam forming method according to the present invention.
도 3a를 참조하면, CMOS 트랜지스터(300A)는 NMOS 영역과 PMOS 영역이 교대로 형성된 구조를 갖는다. NMOS 영역에는 P형 웰영역(301) 위에 N형 활성영역(302)이 형성된다. PMOS 영역에는 N형 웰영역(311) 위에 P형 활성영역(312)이 형성된다. NMOS 영역 및 PMOS 영역 내의 N형 활성영역(302) 및 P형 활성영역(312)은 각각 패터닝되어 소정의 형상을 갖는다. 한편, 게이트 도전막 패턴(320)이 NMOS 영역 및 PMOS 영역 내에 형성되며, N형 활성영역(302), P형 활성영역(312) 및 게이트 도전막 패턴(320)에는 텅스텐막 패턴(330)이 형성된다. 그리고, 도면에는 나타내지 않았지만 N형 활성영역(302)과 P형 활성영역(312)은 산화막(도시되지 않음)에 의해 전기적으로 분리된다.Referring to FIG. 3A, the CMOS transistor 300A has a structure in which an NMOS region and a PMOS region are alternately formed. An N-type active region 302 is formed on the P-type well region 301 in the NMOS region. The P-type active region 312 is formed on the N-type well region 311 in the PMOS region. The N-type active region 302 and the P-type active region 312 in the NMOS region and the PMOS region are each patterned to have a predetermined shape. Meanwhile, the gate conductive layer pattern 320 is formed in the NMOS region and the PMOS region, and the tungsten layer pattern 330 is formed in the N-type active region 302, the P-type active region 312, and the gate conductive layer pattern 320. Is formed. Although not shown, the N-type active region 302 and the P-type active region 312 are electrically separated by an oxide film (not shown).
이와 같은 CMOS 트랜지스터(300A)에 1차 전자를 유입시키면, 각각 텅스텐막 패턴(330)을 통해 외부로 2차 전자 및 후방 산란 전자들이 유출된다. 이 때, 상술한 바와 같이, NMOS 영역내의 텅스텐막 패턴(330)을 통해 유출되는 2차 전자 및 후방 산란 전자의 밀도는 PMOS 영역내의 텅스텐막 패턴(330)을 통해 유출되는 2차 전자 및 후방 산란 전자의 밀도에 비하여 매우 작다.When primary electrons are introduced into the CMOS transistor 300A, secondary electrons and backscattered electrons flow out through the tungsten film pattern 330, respectively. At this time, as described above, the density of secondary electrons and backscattered electrons flowing out through the tungsten film pattern 330 in the NMOS region is secondary electrons and backscattering flowing out through the tungsten film pattern 330 in the PMOS region. It is very small compared to the density of electrons.
도 3b는 도 3a에 나타낸 CMOS 트랜지스터의 전면에 1차 전자를 주입해서 발생된 2차 전자 및 후방 산란 전자를 전자 주사 현미경으로 관찰한 결과를 나타낸사진이다.3B is a photograph showing the results of observing secondary electrons and backscattered electrons generated by injecting primary electrons into the front surface of the CMOS transistor shown in FIG. 3A with an electron scanning microscope.
일반적으로, 주사형 전자 현미경(Scanning Electron Microscope; SEM)의 영상 밝기는 피사체에서 방출되는 2차 전자 및 후방 산란 전자의 양과 비례한다. 따라서, 도 3b에서 알 수 있는 바와 같이, PMOS 활성영역(312)에 형성된 텅스텐막 패턴(330)으로부터 방출되는 전자들의 양이 많고, NMOS 활성영역(302)에 형성된 텅스텐막 패턴(330)으로부터 방출되는 전자들의 양은 적다. 그리고, NMOS 활성영역(302)과 PMOS 활성영역(312)을 전기적으로 분리시키는 산화막으로부터 방출되는 전자들의 양은 NMOS 활성영역(302)과 PMOS 활성영역(312)에서 각각 방출되는 전자들의 양의 중간 정도임을 알 수 있다.In general, the image brightness of a scanning electron microscope (SEM) is proportional to the amount of secondary electrons and backscattered electrons emitted from a subject. Accordingly, as can be seen in FIG. 3B, the amount of electrons emitted from the tungsten film pattern 330 formed in the PMOS active region 312 is large and is emitted from the tungsten film pattern 330 formed in the NMOS active region 302. The amount of electrons is small. The amount of electrons emitted from the oxide film electrically separating the NMOS active region 302 and the PMOS active region 312 is about the middle of the amount of electrons emitted from the NMOS active region 302 and the PMOS active region 312, respectively. It can be seen that.
도 4a는 본 발명의 패터닝된 전자 빔 형성방법에 의해 CMOS 트랜지스터에 1차 전자를 주입하는 것을 설명하기 위하여 나타내 보인 도면이다.FIG. 4A is a view illustrating the injection of primary electrons into a CMOS transistor by the patterned electron beam forming method of the present invention.
도 4a를 참조하면, 먼저 반도체기판에 N형 활성영역(411)과 P형 웰영역(410)을 갖는 NMOS 영역(400N)과, P형 활성영역(421)과 N형 웰영역(420)을 갖는 PMOS 영역(400P)을 각각 일정한 패턴을 갖도록 형성한다. NMOS 영역(400N)에서 N형 활성영역(411)은 P형 웰영역(410) 위에 형성되며, PMOS 영역(400P)에서 P형 활성영역(421)은 N형 웰영역(420) 위에 형성된다. 이 때, NMOS 영역(400N)은 낮은 전자 밀도를 갖는 전자 빔을 발생시키고자 하는 영역에 형성하며, PMOS 영역(400P)은 높은 전자 밀도를 갖는 전자 빔을 발생시키고자 하는 영역에 형성한다.Referring to FIG. 4A, first, an NMOS region 400N having an N-type active region 411 and a P-type well region 410 is formed on a semiconductor substrate, and a P-type active region 421 and an N-type well region 420 are formed. Each of the PMOS regions 400P is formed to have a predetermined pattern. The N-type active region 411 is formed on the P-type well region 410 in the NMOS region 400N, and the P-type active region 421 is formed on the N-type well region 420 in the PMOS region 400P. At this time, the NMOS region 400N is formed in a region where an electron beam having a low electron density is to be generated, and the PMOS region 400P is formed in a region where an electron beam having a high electron density is to be generated.
다음에, N형 활성영역(411)과 P형 활성영역(421) 사이에 산화막(430)을 형성한다. 이 산화막(430)은 N형 활성영역(411)과 P형 활성영역(421)을 전기적으로 분리시킨다. 그리고, 산화막(430) 사이의 N형 활성영역(411) 위와 P형 활성영역(421) 위에는 텅스텐막 패턴(440)을 형성한다. 이 텅스텐막 패턴(440)은 입사되는 1차 전자들에 의해 N형 활성영역(411) 및 P형 활성영역(421)이 손상되는 것을 방지하며, 따라서 텅스텐막 패턴(440)의 존재로 인하여 높은 에너지를 갖는 1차 전자들을 입사시키는 것이 가능해지고, 이에 따라 N형 활성영역(411) 및 P형 활성영역(421)에서 방출되는 전자들의 밀도를 높일 수 있다.Next, an oxide film 430 is formed between the N-type active region 411 and the P-type active region 421. The oxide film 430 electrically separates the N-type active region 411 and the P-type active region 421. The tungsten film pattern 440 is formed on the N-type active region 411 and the P-type active region 421 between the oxide layers 430. The tungsten film pattern 440 prevents the N-type active region 411 and the P-type active region 421 from being damaged by incident primary electrons. It is possible to inject primary electrons having energy, thereby increasing the density of electrons emitted from the N-type active region 411 and the P-type active region 421.
이와 같이 NMOS 영역(400N) 및 PMOS 영역(400P)을 갖는 CMOS 트랜지스터를 제조한 후에는, 이 CMOS 트랜지스터를 마스크막으로 사용한다. 즉, NMOS 영역(400N)과 PMOS 영역(400P)이 형성된 반도체기판 전면에 밀도가 일정한 1차 전자를 입사시킨다.In this manner, after the CMOS transistor having the NMOS region 400N and the PMOS region 400P is manufactured, the CMOS transistor is used as a mask film. That is, primary electrons having a uniform density are incident on the entire surface of the semiconductor substrate on which the NMOS region 400N and the PMOS region 400P are formed.
도 4b는 도 4a의 CMOS 트랜지스터에 1차 전자를 주입하여 발생된 2차 전자 및 후방 산란 전자의 패터닝된 형상을 설명하기 위하여 나타내 보인 도면이다.FIG. 4B is a view illustrating a patterned shape of secondary electrons and backscattered electrons generated by injecting primary electrons into the CMOS transistor of FIG. 4A.
도 4b를 참조하면, 도 4a에 나타낸 바와 같이 1차 전자를 입사시키면, N형 활성영역(411) 및 P형 활성영역(421)을 통해 서로 다른 밀도를 갖는 전자들이 방출된다. 즉, 앞서 설명한 바와 같이, N형 활성영역(411)을 통해 방출되는 전자들의 밀도는 낮고, P형 활성영역(421)을 통해 방출되는 전자들의 밀도는 높다.Referring to FIG. 4B, when primary electrons are incident as shown in FIG. 4A, electrons having different densities are emitted through the N-type active region 411 and the P-type active region 421. That is, as described above, the density of electrons emitted through the N-type active region 411 is low, and the density of electrons emitted through the P-type active region 421 is high.
이 때, N형 활성영역(411)에서 방출되는 전자들은 N형 활성영역(411)의 패턴 형상과 동일한 패턴 형상을 가지며, P형 활성영역(421)에서 방출되는 전자들은 P형 활성영역(421)의 패턴 형상과 동일한 패턴 형상을 가진다.At this time, the electrons emitted from the N-type active region 411 have the same pattern shape as that of the N-type active region 411, and the electrons emitted from the P-type active region 421 are the P-type active region 421. Has the same pattern shape as that of
한편, 도 4a 및 도 4b에 나타낸 CMOS 마스크를 복수개 사용하여 패터닝된 전자선의 밀도 차이를 보다 더 증폭시킬 수도 있다. 즉, 첫 번째 마스크를 이용하여 패터닝된 전자 빔을 집중 및 가속시킨 후에, 동일한 형태로 형성된 두 번째 마스크에 패터닝된 전자 빔을 입사시킨다. 이 때, 패터닝된 전자 빔 중에서 전자 밀도가 낮은 전자 빔은 두 번째 마스크로 사용하는 CMOS 트랜지스터의 NMOS 영역에 입사시키고, 패터닝된 전자 빔 중에서 전자 밀도가 높은 전자 빔은 두 번째 마스크로 사용하는 CMOS 트랜지스터의 PMOS 영역에 입사시키면, 결국 동일한 형태의 밀도 패터닝을 유지하면서 그 밀도차는 적어도 두 배로 증폭시킨다. 이와 같이, 동일한 방식으로 마스크 패터닝 단계를 여러 번 수행하면, 원하는 만큼의 밀도 차를 갖고 패터닝된 전자 빔을 얻을 수 있다.On the other hand, a plurality of CMOS masks shown in Figs. 4A and 4B may be used to further amplify the difference in density of the patterned electron beam. That is, after concentrating and accelerating the patterned electron beam using the first mask, the patterned electron beam is incident on the second mask formed in the same shape. At this time, the electron beam having a low electron density among the patterned electron beams is incident on the NMOS region of the CMOS transistor used as the second mask, and the CMOS transistor using the electron beam having high electron density as the second mask among the patterned electron beams. When incident on the PMOS region, the density difference is amplified at least twice while maintaining the same density patterning. As such, if the mask patterning step is performed several times in the same manner, a patterned electron beam can be obtained with a desired density difference.
이와 같은 방식에 의해 얻어진 패터닝된 전자 빔은 적절한 전자기적 장치를 이용하여 집중 및 가속시키고, 이어서 최종적으로 감광막에 전사하면 감광막에 대하여 원하는 형태의 패터닝을 일시에 구현할 수 있다.The patterned electron beam obtained in this manner can be focused and accelerated using a suitable electromagnetic device, and then finally transferred to the photoresist to realize desired patterning of the photoresist at a time.
이상과 같이, 본 발명에 따른 패터닝된 전자 빔 형성방법에 의하면, 일정한 면적을 갖는 전자 빔을 원하는 형태로 밀도에 대한 패터닝을 수행할 수 있으며, 이에 따라 패터닝된 전자 빔을 감광막에 전사시켜 일시에 감광막을 패터닝할 수 있으므로 전자 빔 리소그라피에 소요되는 시간을 단축시킬 수 있다.As described above, according to the method for forming a patterned electron beam according to the present invention, an electron beam having a predetermined area can be patterned with respect to a density, and thus, the patterned electron beam is transferred to the photosensitive film at once. Since the photoresist can be patterned, the time required for electron beam lithography can be shortened.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065557A KR100327593B1 (en) | 1999-12-30 | 1999-12-30 | Method for forming patterned electron beam |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065557A KR100327593B1 (en) | 1999-12-30 | 1999-12-30 | Method for forming patterned electron beam |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010065638A KR20010065638A (en) | 2001-07-11 |
| KR100327593B1 true KR100327593B1 (en) | 2002-03-15 |
Family
ID=19632746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065557A KR100327593B1 (en) | 1999-12-30 | 1999-12-30 | Method for forming patterned electron beam |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100327593B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439099B1 (en) * | 2001-12-07 | 2004-07-05 | 주식회사 하이닉스반도체 | Method for exposing electron beam of semiconductor device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343306A (en) * | 1992-06-05 | 1993-12-24 | Hitachi Ltd | Electron beam pattern drawing apparatus |
| JPH09199388A (en) * | 1995-08-10 | 1997-07-31 | Motorola Inc | Electron source for multi-beam electron lithography system |
| JPH11233418A (en) * | 1998-02-18 | 1999-08-27 | Jeol Ltd | Electron beam lithography device |
| KR19990081033A (en) * | 1998-04-24 | 1999-11-15 | 김영환 | Method of manufacturing semiconductor device using electron beam |
| US6005333A (en) * | 1993-05-05 | 1999-12-21 | Canon Kabushiki Kaisha | Electron beam-generating device, and image-forming apparatus and recording apparatus employing the same |
-
1999
- 1999-12-30 KR KR1019990065557A patent/KR100327593B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343306A (en) * | 1992-06-05 | 1993-12-24 | Hitachi Ltd | Electron beam pattern drawing apparatus |
| US6005333A (en) * | 1993-05-05 | 1999-12-21 | Canon Kabushiki Kaisha | Electron beam-generating device, and image-forming apparatus and recording apparatus employing the same |
| JPH09199388A (en) * | 1995-08-10 | 1997-07-31 | Motorola Inc | Electron source for multi-beam electron lithography system |
| JPH11233418A (en) * | 1998-02-18 | 1999-08-27 | Jeol Ltd | Electron beam lithography device |
| KR19990081033A (en) * | 1998-04-24 | 1999-11-15 | 김영환 | Method of manufacturing semiconductor device using electron beam |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010065638A (en) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600551B2 (en) | Programmable photolithographic mask system and method | |
| US9305799B2 (en) | Method and system for E-beam lithography with multi-exposure | |
| US9748071B2 (en) | Individually switched field emission arrays | |
| JP4344319B2 (en) | Method of manufacturing an integrated pin diode and related circuit structure | |
| KR102619433B1 (en) | Semiconductor detector and method of manufacturing the same | |
| NL8204240A (en) | Semiconductor device for emitting electrons and device provided with such a semiconductor device. | |
| KR20010089522A (en) | Array of multiple charged particle beamlet emitting columns | |
| US3983574A (en) | Semiconductor devices having surface state control | |
| JPH0567753A (en) | Semiconductor device with dual structured well and manufacture thereof | |
| KR100327593B1 (en) | Method for forming patterned electron beam | |
| US3956025A (en) | Semiconductor devices having surface state control and method of manufacture | |
| Wolf et al. | Electron beam and ion beam fabricated microwave switch | |
| Shibata et al. | Stencil mask ion implantation technology | |
| Wind et al. | Lithography and fabrication processes for sub‐100 nm scale complementary metal–oxide semiconductor | |
| KR100439099B1 (en) | Method for exposing electron beam of semiconductor device | |
| JPS58223321A (en) | Implantation of ion | |
| US3979629A (en) | Semiconductor with surface insulator having immobile charges | |
| JPH0510821B2 (en) | ||
| Kojima et al. | Sub-30-nm resolution parallel EB lithography based on a planar type Si nanowire array ballistic electron source | |
| KR0177587B1 (en) | Method for forming fine pattern of semiconductor device | |
| JPS62174915A (en) | Manufacture of semiconductor device | |
| KR100540332B1 (en) | Method for fabricating pattern of semiconductor device | |
| KR100202677B1 (en) | Method of manufacturing semiconductor device | |
| KR19990039596A (en) | Ion Injection Device | |
| JPS61163635A (en) | Semiconductor impurity doping device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |