KR100326245B1 - Apparatus for conversion to standby mode in a specified temperature - Google Patents
Apparatus for conversion to standby mode in a specified temperature Download PDFInfo
- Publication number
- KR100326245B1 KR100326245B1 KR1019980014183A KR19980014183A KR100326245B1 KR 100326245 B1 KR100326245 B1 KR 100326245B1 KR 1019980014183 A KR1019980014183 A KR 1019980014183A KR 19980014183 A KR19980014183 A KR 19980014183A KR 100326245 B1 KR100326245 B1 KR 100326245B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- chip
- standby mode
- burn
- standby
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 온도에 반응하여 동작하는 장치에 관한 것으로서, 특히 동작 온도 이상의 고온을 감지하여 칩 혹은 장치를 스탠바이(standby) 모드로 전환하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device operating in response to temperature, and more particularly, to a device for sensing a high temperature above an operating temperature and switching a chip or device to a standby mode.
일반적으로, 메모리 칩의 규격(specification)에 정해진 정상 동작을 보증하는 적정 환경(특히 온도)에서 벗어나 칩이 동작하게 되는 경우 통상적으로 칩이 오동작하거나 또는 칩의 무리한 동작에 의해 칩 라이프 시간(Life time)이 감소하게 되는 문제점이 발생한다. 또한, 칩이 오동작하게 될 경우 칩 내부에 저장되어 있던 데이터가 오동작에 의해 지워짐으로써 정상 동작시의 데이터를 유지하지 못하게 된다.In general, when a chip operates out of an appropriate environment (especially a temperature) that guarantees normal operation specified in the specification of a memory chip, the chip life time is usually caused by a malfunction of the chip or an excessive operation of the chip. Problem occurs that decreases. In addition, when a chip malfunctions, data stored in the chip is erased by a malfunction, thereby preventing data from being maintained in normal operation.
따라서, 적정 환경을 벗어난 고온 상에서 칩이 동작하게 될 경우 이를 감지하여 칩의 오동작 및 무리한 동작을 방지하는 장치가 필요하다.Therefore, there is a need for a device that detects a chip operating at a high temperature outside of an appropriate environment and prevents chip malfunction and unreasonable operation.
본 발명은 상기의 제반 요구사항에 따라 제안된 것으로서, 동작온도를 넘어선 고온 상에서 칩이 동작하게 될 경우 이를 감지하여 자동으로 칩을 스탠바이 모드로 전환시켜 저장된 데이터를 보호하고, 칩의 오동작을 방지하는 특정 온도에서의 스탠바이 모드 전환 장치를 제공하는 데 그 목적이 있다.The present invention has been proposed in accordance with the above requirements, and detects when the chip is operating at a high temperature exceeding the operating temperature to automatically switch the chip to the standby mode to protect the stored data, and prevent the chip malfunction The object is to provide a standby mode switching device at a specific temperature.
도 1은 본 발명의 특정 온도에 대한 스탠바이 모드로의 전환 장치를 개념적으로 도시한 도면.1 conceptually illustrates an apparatus for switching to a standby mode for a particular temperature of the present invention.
도 2는 감지부의 내부 구조도.2 is an internal structure diagram of a sensing unit.
도 3은 제어부의 내부 구조도.3 is an internal structural diagram of a control unit;
도 4 및 도 5는 본 발명의 시뮬레이션도.4 and 5 are simulation diagrams of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
10 : 감지부12 : 제어부10 detection unit 12 control unit
14 : 칩 모드 전환부20 : 전압 디바이더14 chip mode switching unit 20 voltage divider
22 : 옵션부24 : 스위칭부22: Option part 24: Switching part
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 칩이 정상적으로동작하는 동작 온도 이상의 특정 고온 하에서 문턱 전압의 변화를 감지하여 감지 신호를 생성하는 감지 수단; 상기 감지 수단으로부터 출력되는 상기 감지 신호 및 번인 신호에 응답하여 스탠바이 모드로의 전환을 위한 스탠바이 신호를 생성하는 제어 수단; 및 상기 제어 수단으로부터 출력되는 상기 스탠바이 신호에 응답하여 상기 특정 고온 하에서 상기 칩의 동작을 제어하기 위한 칩 제어 신호가 상기 칩으로 인가되는 것을 차단하여 상기 칩을 상기 스탠바이 모드로 전환하는 모드 전환 수단을 포함하여 이루어지되, 상기 감지 수단은, 다수의 모스 필드 옥사이드 트랜지스터(MOS Field Oxide Transistor)를 구비하고, 상기 트랜지스터의 문턱 전압에 대한 절대값이 온도가 상승함에 따라 작아지는 것을 감지하여 상기 감지 신호를 생성하는 것을 특징으로 한다.According to an aspect of the present invention for achieving the above object, the sensing means for generating a detection signal by detecting a change in the threshold voltage under a specific high temperature above the operating temperature of the chip operating; Control means for generating a standby signal for switching to a standby mode in response to the sensing signal and the burn-in signal output from the sensing means; And mode switching means for switching the chip to the standby mode by blocking a chip control signal for controlling the operation of the chip under the specific high temperature in response to the standby signal output from the control means. The sensing means includes a plurality of MOS Field Oxide Transistors, and senses that the absolute value of the threshold voltage of the transistor decreases as temperature increases, thereby detecting the sensing signal. It is characterized by generating.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 살펴본다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 모스 필드 옥사이드 트랜지스터(MOS Field Oxide Transistor)의 문턱 전압(Threshold voltage, 이하 Vth라 함)이 온도에 따른 변수로 작용한다는 점에 기반하고 있다. 즉, 모스 트랜지스터의 Vth는 온도가 상승함에 따라 그 절대값이 작아지는 방향성을 가지는 점을 이용한다.The present invention is based on the fact that the threshold voltage (hereinafter referred to as Vth) of a MOS Field Oxide Transistor acts as a variable with temperature. In other words, the Vth of the MOS transistor uses the point that the absolute value decreases as the temperature increases.
도 1은 본 발명의 일실시예인 메모리 칩에서의 특정 온도에 대한 스탠바이 모드로의 전환 장치를 개념적으로 도시한 것으로서, 번인(Burn-in) 테스트를 위한 번인 신호(BURN_in#)를 입력받되, 온도에 대한 Vth의 변화를 감지하여 스위칭하는 감지부(10), 감지부(10)로부터 출력되는 감지 신호와 번인 신호(BURN_in#)에 응답하여 칩을 스탠바이 모드로 변환시키는 스탠바이 신호를 생성하는 제어부(12) 및제어부(12)로부터 출력되는 스탠바이 신호와 칩 선택 신호(/CS) 또는 스누즈(snooze) 신호(ZZ)에 응답하여 메모리 칩을 스탠바이 모드로 전환하는 칩 모드 전환부(14)로 이루어진다.FIG. 1 conceptually illustrates an apparatus for converting to a standby mode for a specific temperature in a memory chip according to an embodiment of the present invention, and receives a burn-in signal BURN_in # for a burn-in test, wherein the temperature A controller for sensing and switching a change in Vth with respect to the controller; and a controller configured to generate a standby signal for converting the chip into a standby mode in response to a sense signal and a burn-in signal BURN_in # output from the detector 10 ( 12) and a chip mode switching unit 14 for switching the memory chip to the standby mode in response to the standby signal and the chip select signal / CS or the snooze signal ZZ output from the controller 12.
도 2는 감지부(10)의 내부 구조로서, 도면에서 20은 전압 디바이더(voltage divider), 22는 옵션부, 24는 스위칭부를 각각 나타낸다.2 is an internal structure of the sensing unit 10, in which 20 is a voltage divider, 22 is an option unit, and 24 is a switching unit, respectively.
본 발명의 감지부(10) 동작은 먼저, 다양한 전원 전압 환경 하에서의 적용을 위한 옵션부(22)에서 게이트로 각기 다른 제어 신호(d, c, b, a)를 입력받는 직렬로 연결된 피모스트랜지스터(P1, P2, P3, P4) 중 하나가 턴-온되어 전압 디바이더(20)와 연결된다. 옵션부(22)에서 턴-온된 피모스트랜지스터로부터 전압 디바이더(20)의 전압 디바이딩 동작을 수행하는 트랜지스터 개수가 결정된다.In operation of the sensing unit 10 of the present invention, first, the PMO transistors connected in series to receive different control signals d, c, b and a from the option unit 22 to the gate for application under various power supply voltage environments. One of (P1, P2, P3, P4) is turned on to be connected to the voltage divider 20. The number of transistors for performing the voltage dividing operation of the voltage divider 20 is determined from the PMOS transistor turned on in the option unit 22.
전압 디바이더(20)의 피모스트랜지스터는 0℃에서의 Vth와 90℃에서의 Vth사이에 ΔVth만큼의 차를 가지며, 직렬 연결된 모스 트랜지스터는 ΔVth의 연속적인 합 만큼의 차(N × ΔVth)가 발생한다. 0℃∼90℃의 범위에서 모스트랜지스터 하나당 ΔVth는 약 0.25V정도로, 4단계 직렬로 연결하면 약 1V정도의 차이를 보인다. 즉, 전압 디바이더(20)의 출력 전압(A)은 온도가 고온으로 변화함에 따라 접지전원(ground)에서 5ΔVth로 변하게 되고, 스위칭부(24)의 인버터(inverter, I1)는 5ΔVth에 의해 스위칭된다.The PMOS transistor of the voltage divider 20 has a difference of ΔVth between Vth at 0 ° C and Vth at 90 ° C, and the MOS transistor connected in series generates a difference (N × ΔVth) by a continuous sum of ΔVth. do. In the range of 0 ° C to 90 ° C, the ΔVth per MOS transistor is about 0.25V, and when connected in series with four stages, the difference is about 1V. That is, the output voltage A of the voltage divider 20 changes to 5ΔVth at ground as the temperature changes to a high temperature, and the inverter I1 of the switching unit 24 is switched by 5ΔVth. .
스위칭부(24)는 접지전원과 전압 디바이더(20)의 출력 전압 간의 차이로 스위칭되어질 수 있도록 설계하여, 감지 신호(PTS)를 출력한다. 스위칭부(24)는 직렬 연결된 인버터(I1, I2)로 구성된다.The switching unit 24 is designed to be switched by a difference between the ground power supply and the output voltage of the voltage divider 20, and outputs a detection signal PTS. The switching unit 24 is composed of inverters I1 and I2 connected in series.
예를 들어 설명하자면, 5V 전원전압과 정상 동작의 범위 내 온도에서는 옵션부(22)를 통해 피모스트랜지스터(P1)가 선택되어 전압 디바이더(20)와 연결되면, 직렬 연결된 피모스트랜지스터(P5, P6, P7, P8, P9)의 전압 강하에 의해 전압 디바이더(20)의 출력 전압(A 노드)은 접지전원 레벨이 된다. 그에 따라, 스위칭부(24)의 스위칭 동작은 발생하지 않게 되고, 감지 신호(PTS)는 접지전원 레벨을 유지하게 된다.For example, when the PMOS transistor P1 is selected and connected to the voltage divider 20 through the option unit 22 at a 5V power supply voltage and a temperature within a normal operation range, the connected PMO transistors P5, Due to the voltage drop of P6, P7, P8 and P9, the output voltage (node A) of the voltage divider 20 becomes the ground power supply level. Accordingly, the switching operation of the switching unit 24 does not occur, and the sensing signal PTS maintains the ground power level.
온도가 점차 올라가 정상 동작의 범위를 벗어나 90℃가 되는 경우, 전압 디바이더(20)의 피모스트랜지스터(P5, P6, P7, P8, P9)를 통해 전압 강하가 이루어지되, 온도에 대한 문턱전압의 차(ΔVth를 0.25V라 할 경우, 1.25V)로 인해 스위칭부(24)에서 스위칭 동작이 일어나고, 감지 신호(PTS)는 전원전압 레벨로 출력된다.When the temperature gradually rises to 90 ° out of the normal operation range, a voltage drop is made through the PMOS transistors P5, P6, P7, P8, and P9 of the voltage divider 20. When the difference ΔVth is 0.25V, 1.25V causes a switching operation in the switching unit 24, and the sensing signal PTS is output at the power supply voltage level.
도 2의 엔모스트랜지스터(N1)는 번인 테스트 시 고의로 가해주는 고온에 대해 본 발명의 스탠바이 모드 전환 장치가 동작하여 번인 테스트를 실시하지 못하는 경우를 막기 위해 추가된 것으로서, 번인 신호(BURN_in#)가 인가될 경우 본 발명의 스탠바이 모드 전환 장치를 디스에이블(disable)시켜 번인 테스트를 가능하게 한다.The NMOS transistor N1 of FIG. 2 is added to prevent a case in which the standby mode switching device of the present invention does not perform a burn-in test for a high temperature deliberately applied during the burn-in test, and the burn-in signal BURN_in # is When applied, the standby mode switching device of the present invention is disabled to enable burn-in test.
도 3은 제어부(12)의 내부 구조로서, 감지 신호(PTS)와 번인 신호(BURN_in#)에 응답하여 칩을 스탠바이 모드로 변환시키는 스탠바이 신호(standby)를 생성하되, 반전된 감지 신호(PTS) 및 번인 신호(BURN_in#)를 입력으로 받아 부정논리곱하는 부정논리곱게이트(ND1) 및 부정논리곱게이트(ND1)로부터의 출력을 반전하는 인버터(I3)로 구성된다. 감지부(10)로부터 출력되는 전원전압 레벨의 감지 신호(PTS)에 응답하여 접지전원 레벨의 스탠바이 신호(standby)를 출력한다. 여기서, 입력되는 번인 신호(BURN_in#) 역시 번인 테스트 시 스탠바이 모드 전환 장치를 디스에이블시켜 번인 테스트를 수행하기 위해 추가된 것이다.3 is an internal structure of the control unit 12 and generates a standby signal standby for converting the chip into the standby mode in response to the detection signal PTS and the burn-in signal BURN_in #, but inverted the detection signal PTS. And an inverter I3 which receives the burn-in signal BURN_in # as an input and inverts the output from the negative logic gate ND1 and the negative logic gate ND1. In response to the detection signal PTS of the power supply voltage level output from the sensing unit 10, a standby signal standby of the ground power supply level is output. Here, the input burn-in signal BURN_in # is also added to disable the standby mode switching device during the burn-in test to perform the burn-in test.
접지접원 레벨의 스탠바이 신호(standby)는 칩 모드 전환부(14)로 입력되어 칩 선택 신호(/CS)와 스누즈 신호(ZZ)를 칩 내부로 입력되지 못하게 차단함으로써, 자동적으로 칩 자체가 스탠바이 모드로 전환되어지도록 한다. 따라서, 이전에 저장된 데이터는 그 값을 그대로 유지하게 되며, 칩의 오동작 및 무리한 동작을 방지할 수 있다.The standby signal of the grounding level is input to the chip mode switching unit 14 to block the chip select signal / CS and the snooze signal ZZ from being entered into the chip. To be switched to. Therefore, the previously stored data is kept as it is, it is possible to prevent malfunction and excessive operation of the chip.
한편, 칩 모드 전환부(14)에 대해 보다 구체적으로 설명하면 다음과 같다.On the other hand, the chip mode switching unit 14 will be described in more detail as follows.
칩 모드 전환부(14)는 칩이 정상 동작 범위를 벗어난 고온 상에 있을 때 감지부(10) 및 제어부(12)를 거쳐 인가되는 접지접원 레벨의 스탠바이 신호(standby)를 인가받아 칩 선택 신호(/CS)와 스누즈 신호(ZZ)를 칩 내부로 입력되지 못하게 차단하는 수단으로서, 그 내부 구성은 반도체 칩 설계에 종사하는 당업자에 의해 논리 게이트들로 간단히 구현될 수 있다. 일예로서, 로우 엑티브 신호인 칩 선택 신호(/CS)와 스탠바이 신호(standby)를 입력받아 스탠바이 신호가 접지전원 레벨(로우 신호)일 경우 칩 선택 신호(/CS)의 신호 레벨에 관계없이 하이 레벨 신호를 출력하는 부정논리곱 게이트와, 하이 엑티브 신호인 스누즈 신호(ZZ)와 스탠바이 신호를 입력받아 스탠바이 신호가 접지전원 레벨(로우 신호)일 경우 스누즈 신호(ZZ)의 신호 레벨에 관계없이 로우 레벨 신호를 출력하는 논리곱 게이트를 포함하도록 구성하여, 접지전원 레벨의 스탠바이 신호에 의해 칩으로 인가되는 칩 선택 신호(/CS) 및 스누즈 신호(ZZ)를 디스에이블시킴으로써 자동적으로 칩이 스탠바이 모드로 전환되어지도록 할 수 있다.The chip mode switching unit 14 receives a standby signal of ground level applied through the sensing unit 10 and the control unit 12 when the chip is at a high temperature outside the normal operating range, and receives the chip selection signal ( / CS) and the snooze signal ZZ as a means of blocking the input into the chip, the internal configuration can be simply implemented by logic gates by those skilled in the semiconductor chip design. For example, when the standby signal is a ground power level (low signal) by receiving the chip selection signal / CS and the standby signal, which are the low active signals, the high level regardless of the signal level of the chip selection signal / CS. A low level irrespective of the signal level of the snooze signal ZZ when the standby signal is a ground power supply level (low signal) by receiving a negative logic gate that outputs a signal, a snooze signal ZZ which is a high active signal, and a standby signal. It is configured to include an AND gate to output a signal, and the chip is automatically switched to the standby mode by disabling the chip select signal (/ CS) and the snooze signal (ZZ) applied to the chip by the standby signal of the ground power level. It can be done.
도 4 및 도 5는 본 발명의 시뮬레이션도로서, 도 4는 ΔVth 특성을 도시한 것이고, 도 5는 온도 변화에 따른 감지 신호(PTS) 및 스탠바이신호(standby)의 그래프를 도시한 것이다.4 and 5 are simulation diagrams of the present invention, and FIG. 4 shows a ΔVth characteristic, and FIG. 5 shows a graph of a sensing signal PTS and a standby signal according to temperature change.
일반적인 동작온도의 규격이 0℃∼70℃일 때 4.5V 공급전압을 기준으로하여 90℃를 목표로 시뮬레이션한 것으로, 도 4는 Vth의 변화에 의한 ΔVth의 합이 4.5V가 되었을 때 감지 신호(PTS)가 스위칭되어짐을 알 수 있다. 도 5는 온도를 스윕(sweep)했을 때 스탠바이 신호(standby)의 토글링(Toggling)이 90℃근처에서 이루어지고 있음을 보여준다.When the standard operating temperature is 0 ℃ ~ 70 ℃, the simulation is aimed at 90 ℃ based on 4.5V supply voltage. FIG. 4 shows the detection signal when the sum of ΔVth due to the change of Vth becomes 4.5V. It can be seen that PTS) is switched. FIG. 5 shows that the standby signal is toggled around 90 ° C. when the temperature is swept.
본 발명의 이러한 특정 온도에 대한 스탠바이 모드 전환 장치는 비단 메모리 칩 뿐만 아니라 순간적인 고열이 발생할 수 있는 전기장치, 자동차의 팬 컨트롤러(Fan Controller)등에 적용할 수 있다.The standby mode switching device for the specific temperature of the present invention can be applied not only to memory chips but also to electric devices that can generate instantaneous high heat, fan controllers of automobiles, and the like.
상기와 같이 이루어지는 본 발명은, 동작 온도 이상의 고온을 감지하여 스탠바이 신호를 생성함으로써 칩의 스탠바이 모드로의 전환을 가능하게 하여, 고온 시 미리 저장되어 있는 데이터를 보호하고, 오동작에 의한 불량 발생 및 라이프 시간 감소를 방지하는 효과가 있다.The present invention as described above, by generating a standby signal by detecting a high temperature above the operating temperature to enable the switch to the standby mode of the chip, to protect the data stored in advance at high temperature, failure generation and life due to malfunction It is effective in preventing time reduction.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980014183A KR100326245B1 (en) | 1998-04-21 | 1998-04-21 | Apparatus for conversion to standby mode in a specified temperature |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980014183A KR100326245B1 (en) | 1998-04-21 | 1998-04-21 | Apparatus for conversion to standby mode in a specified temperature |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990080731A KR19990080731A (en) | 1999-11-15 |
KR100326245B1 true KR100326245B1 (en) | 2002-04-17 |
Family
ID=37478291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980014183A KR100326245B1 (en) | 1998-04-21 | 1998-04-21 | Apparatus for conversion to standby mode in a specified temperature |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100326245B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101050699B1 (en) * | 2008-04-04 | 2011-07-20 | 엘피다 메모리 가부시키가이샤 | Semiconductor memory devices |
-
1998
- 1998-04-21 KR KR1019980014183A patent/KR100326245B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990080731A (en) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100269313B1 (en) | Semiconductor memory device for consuming small current at stand-by state | |
US10305474B2 (en) | High voltage output driver with low voltage devices | |
US5420798A (en) | Supply voltage detection circuit | |
KR100313494B1 (en) | Sram for low power application | |
US8385134B2 (en) | Semiconductor integrated circuit device | |
KR20040110669A (en) | Ative driver for generating internal voltage | |
US5781485A (en) | Apparatus and method for controlling operating mode in semiconductor memory device | |
US6867641B2 (en) | Internal voltage generator for semiconductor device | |
CN100419911C (en) | Power-up circuit in semiconductor memory device | |
KR100326245B1 (en) | Apparatus for conversion to standby mode in a specified temperature | |
KR960003531B1 (en) | High speed current sense amplifier | |
EP0748535B1 (en) | Improved supply voltage detection circuit | |
KR0164802B1 (en) | Driver circuit of burn-in test mode | |
KR100604905B1 (en) | Semiconductor memory device controlling VPP level independently | |
US20020024070A1 (en) | Integrated circuit with protection device | |
CN114826245A (en) | Output buffer | |
US20190163253A1 (en) | Semiconductor apparatus | |
KR20040008540A (en) | Temperature detecting circuit | |
JP2000152497A (en) | Power sequence circuit device | |
KR0167261B1 (en) | The control circuit for power supply | |
KR20190075337A (en) | Power gating control circuit | |
KR100269619B1 (en) | Low voltage detection circuit | |
KR100266666B1 (en) | Burn-in judgment circuit | |
KR100336785B1 (en) | Voltage supply control circuit | |
KR100313938B1 (en) | Circuit for Supplying Power of Eprom Cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |