KR100326244B1

KR100326244B1 - Current source circuit for low voltage

Info

Publication number: KR100326244B1
Application number: KR1019980024684A
Authority: KR
Inventors: 이도영; 여정현
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1998-06-29
Filing date: 1998-06-29
Publication date: 2002-04-17
Also published as: KR20000003442A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

본 발명은 저전압용 전류원 회로에 관한 것임.The present invention relates to a current source circuit for a low voltage.

2.발명이 해결하고자 하는 기술적 과제2. Technical Problems to be Solved by the Invention

본 발명은, 그 전류원을 이용하는 주회로의 최대동작범위를 향상시키면서, 동시에 안정적으로 전류를 제공하는 저전압용 전류원(current source) 회로를 제공하고자 함.An object of the present invention is to provide a current source circuit for a low voltage that can provide a stable current at the same time while improving the maximum operating range of the main circuit using the current source.

3. 본 발명의 해결 방법의 요지3. Points of Solution of the Invention

본 발명은, 주회로와 전원간에 구비되는 전류원 회로에 있어서, 소정의 기준 전류를 제공하기 위한 전류원; 드레인이 상기 전류원에 연결되고, 게이트는 소정 바이어스 전압이 인가되도록 연결된 제1 MOS 트랜지스터; 게이트가 상기 전류원에 연결되고, 드레인이 상기 제1 MOS 트랜지스터에 연결되며, 소오스가 접지에 연결된 제2 MOS 트랜지스터; 상기 제2 MOS 트랜지스터의 게이트와 상기 전류원에 비반전 입력단이 연결되고 상기 주회로의 입력전압을 반전 입력으로 하는 음의 귀환을 통해 소정의 이득율 만큼 증폭된 전압을 출력하는 증폭 수단; 및 드레인이 상기 주회로에 연결되고, 게이트가 상기 증폭 수단의 출력 단자에 연결되며, 소오스가 접지에 연결되어 상기 증폭 수단의 출력 전압에 따라 상기 주회로에 입력되는 전류를 조절하는 제3 MOS트랜지스터를 포함한다.The present invention is a current source circuit provided between a main circuit and a power supply, comprising: a current source for providing a predetermined reference current; A drain connected to the current source, and a gate connected to apply a predetermined bias voltage; A second MOS transistor having a gate connected to the current source, a drain connected to the first MOS transistor, and a source connected to the ground; Amplifying means connected to the gate of the second MOS transistor and the current source and connected to a noninverting input terminal and outputting a voltage amplified by a predetermined gain factor through negative feedback with the input voltage of the main circuit being an inverting input; And a drain connected to the main circuit, a gate connected to an output terminal of the amplifying means, and a source connected to the ground to control a current input to the main circuit according to an output voltage of the amplifying means. .

4. 발명의 중요한 용도4. Important Uses of the Invention

본 발명은 넓은 동작영역과 안정적인 전류를 제공하는 저전압용 전류원으로 이용됨.INDUSTRIAL APPLICABILITY The present invention is used as a low-voltage current source that provides a wide operating range and stable current.

Description

[0001] CURRENT SOURCE CIRCUIT FOR LOW VOLTAGE [0002]

본 발명은 안정적인 전류를 제공하고 넓은 영역에서 동작하는 저전압용 전류원(current source) 회로에 관한 것이다.The present invention relates to a current source circuit for a low voltage that provides a stable current and operates in a wide area.

저전압용 아날로그 또는 디지털 회로에서 다양한 종류의 전류재생기(current mirror)가 전류공급원으로 사용되고 있다.A variety of current mirrors are used as the current source in low voltage analog or digital circuits.

그러나, 상기 다양한 전류원들은 기본적으로 출력저항과, 그 전류원을 사용하는 주회로의 동작영역과의 관계에 있어서, 출력저항을 높이면 동작영역이 줄어들고, 넓은 동작영역을 확보하면 반대로 출력저항이 작아지는 문제점을 내포하고 있었다.However, in the relation between the output resistance and the operation region of the main circuit using the current source, the various current sources basically have a problem that the operation region is reduced when the output resistance is increased and the output resistance is reduced .

도 1 은 일반적인 전류원의 전압-전류 관계를 나타낸 그래프도이다.1 is a graph showing a voltage-current relationship of a general current source.

도면에 도시된 바와 같이, 일반적인 전류원의 전압-전류 관계는, 전압이 서서히 증가함에 따라 일정한 기울기를 가지고 전류가 증가하다가, 문턱 전압 이상이 되면 전압 변화에 대하여 전류는 완만한 기울기를 유지하게 된다.As shown in the figure, the voltage-current relationship of a general current source is such that the current increases with a gradual gradient as the voltage gradually increases. When the voltage exceeds the threshold voltage, the current maintains a gentle slope with respect to the voltage change.

그리고, 이상적인 전류원은 기울기 θ가 0이고, 문턱 전압 ΔVDS가 0인 것이다. 즉, 전류원 양단간의 전압변화에 무관하게 일정한 전류를 흘려주는 것이 이상적인 전류원인 것이다. 여기서 θ는 전류원의 출력 저항에 관련되는 값으로 0에 접근할수록 이상적이므로 출력저항(ΔVDS/ΔIDS)이 큰 것이 좋은 전류원이 될 수 있다.The ideal current source has a slope? Of 0 and a threshold voltage? VDS of zero. That is, it is an ideal current to flow a constant current irrespective of the voltage change across the current source. Here, θ is a value related to the output resistance of the current source, and it is ideal as it approaches zero. Therefore, a large output resistance (ΔVDS / ΔIDS) can be a good current source.

도 2 는 일반적인 전류원 회로도이다.2 is a general current source circuit diagram.

도면에 도시된 바와 같이, 일반적인 전류원 회로는, 기준전류 IREF를 제공하는 전류원과, 상기 전류원에 대하여 다이오드 연결을 갖는 제1 NMOS 트랜지스터(M1)와, 상기 전류원에 게이트가 연결되어 출력전류(IDS)를 결정하는 제2 NMOS 트랜지스터(M2)를 구비하고 있다. 여기서, 상기 전류원과 제1 NMOS 트랜지스터(M1)는 정전압원으로 기능하고, 상기 전류원의 전류세기에 따라 출력 전류 IDS가 결정된다.As shown in the figure, a general current source circuit includes a current source providing a reference current IREF, a first NMOS transistor M1 having a diode connection to the current source, a gate connected to the current source, And a second NMOS transistor M2 for determining the threshold voltage. Here, the current source and the first NMOS transistor M1 function as a constant voltage source, and the output current IDS is determined according to the current intensity of the current source.

상기 회로가 정상적으로 동작하기 위해서는 상기 제1 및 제2 NMOS 트랜지스터(M1, M2)가 포화 영역(saturation region)에서 동작해야 하는데, 상기 제1 NMOS 트랜지스터(M1)는 다이오드 연결이므로 자연히 포화 영역에서 동작하게 되지만, 상기제2 NMOS 트랜지스터(M2)가 포화영역에서 동작하기 위해서는 게이트와 소오스간의 최소의 전압은 VTH+ΔVDS, 드레인과 소오스간의 최소 전압은 ΔVDS로 되어야 한다.In order for the circuit to operate normally, the first and second NMOS transistors M1 and M2 must operate in a saturation region. Since the first NMOS transistor M1 is diode-connected, However, in order for the second NMOS transistor M2 to operate in the saturation region, the minimum voltage between the gate and the source should be VTH +? VDS, and the minimum voltage between the drain and the source should be? VDS.

즉, 도 2 의 회로는 드레인과 소오스간의 전압 VDS가 약 ΔVDS 인 범위에서만 전류원으로 사용할 수 있다.That is, the circuit of FIG. 2 can be used as a current source only in a range where the voltage VDS between the drain and the source is about? VDS.

이때, 출력 저항 Ro는 상기 제2 NMOS 트렌지스터(M2)의 내부저항 ro2이다.At this time, the output resistance Ro is the internal resistance ro2 of the second NMOS transistor M2.

상기 출력 저항 Ro는 다음 (수학식 1)과 같이 표현된다.The output resistance Ro is expressed by the following equation (1).

R₀= r₀₂= 1/( ??*I_DS)R ₀ = r ₀₂ = 1 / (?? * I _DS )

단, λ는 채널 길이 모듈 인자(channel length modulation factor)임.Where [lambda] is the channel length modulation factor.

그러나, 이러한 전류원은 동작 시점이 낮은 전압에서부터 이루어지므로 이 전류원을 사용하는 주회로의 넓은 동작 영역을 보장할 수 없고, 출력저항이 낮아 안정적으로 전류를 제공할 수 없다는 문제점이 있었다.However, since such a current source is made at a low operating point, there is a problem that a wide operating region of the main circuit using the current source can not be guaranteed, and the output resistance is low and the current can not be stably supplied.

도 3 은 종래의 캐스케이드 구조 전류원 회로로서, 상기 도 2의 전류원보다 출력 저항을 개선하기 위해 캐스케이드(cascade) 구조를 갖는 회로이다.3 is a circuit having a cascade structure in order to improve the output resistance of the conventional cascade structured current source circuit as compared with the current source of FIG.

상기 캐스케이드 구조를 갖는 전류원 회로의 출력 저항 Ro은 다음의 (수학식 2)로 표현된다.The output resistance Ro of the current source circuit having the cascade structure is expressed by the following equation (2).

R₀= [1+(gm₄+gm_b4)??r₀₃]??r₀₄+r₀₃?? (gm₄+gm_b4)??r₀₃??r₀₄?? gm₄??r₀₃??r₀₄ R ₀ = [1+ (gm ₄ + gm _b4 )? R ₀₃ ]? R ₀₄ + r ₀₃ ?? (gm ₄ + gm _b4 ) ?? r ₀₃ ?? r ₀₄ ?? gm ₄ ?? r ₀₃ ?? r ₀₄

(∵ gm₄≫ gm_b4)(∵ gm ₄ »gm _b4 )

단, r₀₄는 M4의 드레인에서 바라본 출력 저항, gm₄는 M4의 트랜스콘덕턴스(transeconductance), gm_b4는 M4의 바디 효과 트랜스콘덕턴스(body-effect transconductance)이며, r_o3는 M3의 드레인 쪽에서 보이는 출력 저항이다.Where r ₀₄ is the output resistance seen from the drain of M4, gm ₄ is the transconductance of M4, gm _b4 is the body-effect transconductance of M4, r _o3 is the drain- Visible output resistance.

상기 (수학식 2)에서 알 수 있는 바와 같이, 상기 도 2에 도시된 한단의 트랜지스터(M2)를 사용할 때보다 출력저항이 gm₄r₀₄배 만큼 좋아졌음을 알 수 있다.As can be seen from Equation (2), it can be seen that the output resistance is improved by gm ₄ r ₀₄ times as compared with the use of the transistor M2 at the one end shown in FIG.

도 4 는 도 3 의 전압-전류 관계를 나타낸 그래프도이다.4 is a graph showing the voltage-current relationship of FIG. 3. FIG.

도면에 도시된 바와 같이, 종래의 캐스케이드 구조 전류원의 전압-전류 관계는, (a)는 제2 및 제4 NMOS 트랜지스터(M4,M3)가 모두 트로이드(triode) 영역에 있는 경우의 전류와 전압 관계를 나타내고, (b)는 제2 NMOS 트랜지스터(M4)가 포화영역에 있는 경우의 전류와 전압 관계를 나타내며, (c)는 제2 및 제4 NMOS 트랜지스터(M4, M3)가 모두 포화영역에 있는경우의 전류 전압 관계를 나타낸다.As shown in the figure, the voltage-current relationship of the conventional cascaded structure current source is shown in (a), when both the second and fourth NMOS transistors M4 and M3 are in the triode region, (B) shows the relationship between the current and the voltage when the second NMOS transistor M4 is in the saturation region, and (c) shows the relationship between the current and the voltage when both the second and fourth NMOS transistors M4 and M3 are in the saturation region Current-voltage relationship.

그러나, 도 4 에 도시된 바와 같이, 이 회로가 전류원으로 동작하는 범위는 V₀가 V_TH+2ΔV_DS전압 이상에서만 가능하므로,이 전류원을 이용하게 될 주회로의 동작 영역은 상기 도 2 의 경우에 비해 상대적으로 V_TH+ΔV_DS만큼 줄어 들어 저전압용회로에서 결정적인 단점을 갖게 된다.However, in the case of this circuit in the range serving as the current source is V ₀ is V _TH + 2ΔV _DS so only in voltage or higher, the operating region of the main circuit will take advantage of this source is the Figure 2 as shown in Figure 4 V _TH + DELTA V _{DS, which} is a critical disadvantage in the low-voltage circuit.

결론적으로, 상기한 바와 같은 종래 기술에 따른 전류원들은, 이상적인 전류원을 만들기 위해 출력 저항을 높여주면 주회로의 동작 영역이 줄어들고, 반면에 동작 영역을 넓히려면, 출력 저항이 줄어들어 VDS의 변화에 대해 안정적인 전류를 공급하지 못하는 문제점이 있었다.As a result, the current sources according to the related art as described above can reduce the operation area of the main circuit if the output resistance is increased to make the ideal current source. On the other hand, if the operation area is widened, The current can not be supplied.

따라서, 상기한 바와 같은 종래의 제반 문제점을 해결하기 위하여 안출된 본 발명은, 안정적인 전류를 제공함과 아울러,그 전류원을 이용하는 주 회로가 넓은 동작 영역을 갖도록 하는 저전압용 전류원 회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a low-voltage current source circuit that provides a stable current and has a wide operation range of a main circuit using the current source. have.

도 1은 일반적인 전류원의 전압-전류 관계를 나타낸 그래프도,1 is a graph showing a voltage-current relationship of a general current source,

도 2는 일반적인 전류원 회로도,2 is a general current source circuit diagram,

도 3은 종래의 캐스케이드 구조 전류원 회로도,3 is a circuit diagram of a conventional cascade structure current source,

도 4는 도 3의 전압-전류 관계를 나타낸 그래프도,4 is a graph showing the voltage-current relationship of FIG. 3,

도 5는 본 발명의 일실시예에 따른 저전압용 전류원 회로의 개략도,5 is a schematic view of a current source circuit for a low voltage according to an embodiment of the present invention,

도 6은 도 5의 등가 모델 회로도,Fig. 6 is an equivalent model circuit diagram of Fig. 5,

도 7a 및 도 7b는 도 5의 증폭기 내부를 나타낸 회로도,7A and 7B are circuit diagrams showing the inside of the amplifier of FIG. 5,

도 8a 및 도 8b는 본 발명에 따른 저전압용 전류원의 상세 회로도.8A and 8B are detailed circuit diagrams of a current source for a low voltage according to the present invention.

* 도면의 주요 부분에 대한 설명Description of the main parts of the drawings

M1, M2, M3 : NMOS 트랜지스터 51 : 증폭기M1, M2, M3: NMOS transistor 51: Amplifier

61 : 종속 전류전원 62, 74, 75, 84, 85 : 저항61: Slave current source 62, 74, 75, 84, 85: Resistance

71, 81 : 연산 증폭기 72, 73, 82, 83 : 커패시터71, 81: operational amplifiers 72, 73, 82, 83: capacitors

상기 목적을 달성하기 위한 본 발명의 장치는, 주회로와 전원간에 구비되는 전류원 회로에 있어서, 소정의 기준 전류를 제공하기 위한 전류원; 드레인이 상기 전류원에 연결되고, 게이트는 소정 바이어스 전압이 인가되도록 연결된 제1 MOS 트랜지스터; 게이트가 상기 전류원에 연결되고, 드레인이 상기 제1 MOS 트랜지스터에 연결되며, 소오스가 접지에 연결된 제2 MOS 트랜지스터; 상기 제2 MOS 트랜지스터의 게이트와 상기 전류원에 비반전 입력단이 연결되고 상기 주회로의 입력전압을 반전 입력으로 하는 음의 귀환을 통해 소정의 이득율 만큼 증폭된 전압을 출력하는 증폭 수단; 및 드레인이 상기 주회로에 연결되고, 게이트가 상기 증폭 수단의 출력 단자에 연결되며, 소오스가 접지에 연결되어 상기 증폭 수단의 출력 전압에 따라 상기 주회로에 입력되는 전류를 조절하는 제3 MOS트랜지스터를 포함하여 이루어지는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a current source circuit provided between a main circuit and a power source, the current source circuit comprising: a current source for providing a predetermined reference current; A drain connected to the current source, and a gate connected to apply a predetermined bias voltage; A second MOS transistor having a gate connected to the current source, a drain connected to the first MOS transistor, and a source connected to the ground; Amplifying means connected to the gate of the second MOS transistor and the current source and connected to a noninverting input terminal and outputting a voltage amplified by a predetermined gain factor through negative feedback with the input voltage of the main circuit being an inverting input; And a drain connected to the main circuit, a gate connected to an output terminal of the amplifying means, and a source connected to the ground to control a current input to the main circuit according to an output voltage of the amplifying means. And a control unit.

이하, 도 5 내지 8b 를 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to FIGS. 5 to 8B.

도 5 는 본 발명의 일실시예에 따른 저전압용 전류원 회로의 개략도이다.5 is a schematic diagram of a low-voltage current source circuit according to an embodiment of the present invention.

도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 저전압용 전류원 회로는, 기준전류 I_REF를 제공하고, 주회로에 연결된 전류원과, 드레인이 전류원에 연결되고, 게이트가 전압 V_bias에 바이어스되어 있는 제1 NMOS 트랜지스터(M2)와, 드레인이 제1 NMOS트랜지스터(M2)의 소오스에 연결되어 있고, 게이트가 전류원에 연결되어 있으며, 소오스가 접지와 연결되어있는 제2 NMOS 트랜지스터(M1)와, 반전입력단이 주회로에 연결되고, 비반전입력단은 제2 NMOS 트랜지스터(M1)의 게이트와 연결되어 증폭된 신호를 출력단으로 출력하는 증폭기(51) 및 드레인이 주회로에 연결되고, 게이트가 증폭기(51)의 출력단에 연결되는 제3 NMOS 트랜지스터(M3)를 구비하고 있다.As shown in the figure, the current source circuit for a low voltage, according to one embodiment of the present invention is providing a reference current I _REF, and become a source and a drain connected to the primary circuit connected to a current source, a gate bias voltage V _bias A second NMOS transistor M2 having a drain connected to the source of the first NMOS transistor M2, a gate connected to the current source, and a source connected to the ground; , An inverting input terminal connected to the main circuit, a non-inverting input terminal connected to the gate of the second NMOS transistor M1 to output an amplified signal to an output terminal, and a drain connected to the main circuit, And a third NMOS transistor M3 connected to an output terminal of the second NMOS transistor 51. [

여기서, 본 발명의 전류원 회로는 하나의 제3 NMOS 트랜지스터(M3)에 증폭기(51)가 음의 귀환(negative feedback)으로 드레인과 소오스 사이에 연결된 것이 특징이다.Here, the current source circuit of the present invention is characterized in that the amplifier 51 is connected to one third NMOS transistor M3 by a negative feedback between the drain and the source.

상기한 바와 같은 구조를 갖는 본 발명의 일실시예에 따른 저전압용 전류원 회로의 동작을 상세하게 살펴보면 다음과 같다.The operation of the current source circuit for low voltage according to one embodiment of the present invention having the above structure will be described in detail.

먼저, 제1 NMOS 트랜지스터(M2)는 일정전압 V_bias에 게이트가 연결되어 있어, 전류원의 일정전류 I_REF를 출력한다.First, 1 NMOS transistor (M2) is there a gate is connected to a constant _bias voltage V, and outputs a constant current I _REF of current sources.

그리고, 제2 NMOS 트랜지스터(M1)는 제1 NMOS 트랜지스터(M2)의 드레인에 게이트가 연결됨으로 다이오드용으로 연결된 것으로, 게이트와 소오스 간의 일정한 전압을 유지하여, 정전압원으로 기능한다.The second NMOS transistor M1 is connected to the drain of the first NMOS transistor M2 and is connected to the diode. The second NMOS transistor M1 maintains a constant voltage between the gate and the source, thereby functioning as a constant voltage source.

결론적으로, 전류원과 제1 NMOS 트랜지스터(M2) 및 제2 NMOS 트랜지스터(M1)는 정전압원으로 기능하며 증폭기(51)의 비반전단자에 기준전압을 제공하는 역할을 한다.Consequently, the current source, the first NMOS transistor M2 and the second NMOS transistor M1 function as a constant voltage source and serve to provide a reference voltage to the non-inverting terminal of the amplifier 51. [

그리고, 증폭기(51)는 제3 NMOS 트랜지스터(M3)의 드레인과 소오스 전압 V_DS에서 제2 NMOS 트랜지스터(M1)의 게이트 소오스간의 전압을 뺀 값을 증폭률 H배 만큼 증폭하여 출력한다.The amplifier 51 amplifies a value obtained by subtracting the voltage between the drain of the third NMOS transistor M3 and the gate source of the second NMOS transistor M1 from the source voltage V _DS by an amplification factor H times.

따라서, 제3 NMOS 트랜지스터(M3)의 드레인과 소오스 간의 전압이 일정전압이상인 경우에는 제3 NMOS 트랜지스터(M3)는전류원으로 동작한다.Therefore, when the voltage between the drain and the source of the third NMOS transistor M3 is equal to or higher than a predetermined voltage, the third NMOS transistor M3 operates as a current source.

그리고, 주회로의 상황 변화에 의해 출력전류 I_o에 약간의 증분 ΔI_o가 발생하려고 하면 제3 NMOS 트랜지스터(M3)의 저항때문에 V_o(V_DS)에도 전압의 증분 ΔV_o가 발생하게 되고, 이에 따라 증폭기(51)의 반전 단자의 전압 상승을 초래한다. _If a slight increment ΔI _o is caused to occur in the output current I _o due to a change in the state of the main circuit, an increment ΔV _o of the voltage is also generated in V _o (V _DS ) due to the resistance of the third NMOS transistor M 3, Thereby causing the voltage of the inverting terminal of the amplifier 51 to rise.

이는 곧바로 제3 NMOS 트랜지스터(M3)의 게이트 전압을 떨어뜨리는 역할을 하게 되는데, 이로인해 제3 NMOS 트랜지스터(M3)에 흐르는 전류는 다시 줄어들게 된다.This immediately drains the gate voltage of the third NMOS transistor M3, which causes the current flowing in the third NMOS transistor M3 to decrease again.

왜냐하면, 제3 NMOS 트랜지스터(M3) 하나에 대해서 살펴볼 때, 게이트의 전압 변화에 의한 드레인 전류 제어 능력은 드레인 전압 변화에 의한 전류 제어 능력 보다 월등히 뛰어나기 때문이다.This is because, when one of the third NMOS transistor M3 is examined, the drain current control ability due to the gate voltage change is much higher than the current control ability due to the drain voltage change.

따라서, 증가되려던 ΔI_o가 다시 감소 추세로 돌아서게 된다.Therefore, ΔI _{o, which} is to be increased, will return to the decreasing trend again.

여기서 주의 할 것은 귀환되는 회로의 증폭률이 커지게 되면 위상이 바뀌어 오히려 대단히 훌륭한 다이오드 연결이 되어저항이 극도로 작아지는 현상을 초래하게 된다.Note that when the amplification factor of the feedback circuit increases, the phase changes and the diode connection becomes very good, which results in a very small resistance.

다음으로 출력저항을 구하면 다음과 같다.Next, the output resistance is obtained as follows.

도 6 은 도 5 의 등가 모델 회로도이다.6 is an equivalent model circuit diagram of Fig.

도면에 도시된 바와 같이, 등가 모델은, 게이트와 소오스 사이는 개방회로로 모델링 되고, 드레인과 소오스 사이에는 전류이득 gm₃을 가지고, 게이트 소오스간의 전압 V_gs3에 가변되는 종속 전류전원(61)과 크기 r_o를 가지고 있는 내부 저항(62)이병렬 연결된 것으로 모델링된다.As shown in the figure, the equivalent model is modeled as an open circuit between a gate and a source, a slave current power supply 61 having a current gain gm ₃ between the drain and the source, and varying a voltage V _gs3 between the gate and source the internal resistance (62) that has a size that is modeled r _o yibyeongryeol connected.

그리고, 입력단에 연결된 전류의 세기 I_o를 가지는 전류원은 출력 저항을 구하기 위한 검사용 전류원이다.Then, the current source having an intensity I _o of the current coupled to the input stage is a current source for checking and finding an output resistance.

상기 소신호 등가 모델을 이용하여 출력 저항을 계산하면, 다음의 (수학식 3)으로 표현된다.When the output resistance is calculated using the small-signal equivalent model, it can be expressed by the following equation (3).

R₀= V₀/I₀= r₀₃/(1-g_m3r₀₃H)R ₀ = V ₀ / I ₀ = r ₀₃ / (1-g _m3 r ₀₃ H)

상기 (수학식 3)에서 알 수 있는 바와 같이 출력 저항 R_o를 r_o3보다 크게 만드는 방법은 (수학식 4)와 같은 조건이 되면된다. 이것을 좀더 구체적으로 표현한 것이 다음의 (수학식 5)로 표현된다.As can be seen from Equation (3), a method of making the output resistance R _o larger than r _o3 may be the same as the following Equation (4). More specifically, this is represented by the following equation (5).

0 ?? 1-g_m3r₀₃H ?? 10 ?? 1-g _m3 r ₀₃ H ?? One

0 ?? H ?? 1/(1-g_m3r₀₃)0 ?? H ?? 1 / (1-g _m3 r ₀₃ )

따라서, 상기 (수학식 5)에 부합하는 증폭기(실제적인 의미상으로는 감폭기)(51)를 만들어 연결해 주면 된다.Accordingly, an amplifier (actually a dimmer in the sense of the amplifier) 51 conforming to (Equation 5) may be formed and connected.

증폭율 H가 1/(g_m3r_o3)에 가까워질수록 상기 (수학식 3)은 분모가 0값에 접근하므로 전체적인 R_o가 크게 증가하게 된다.As the amplification factor H approaches 1 / (g _m3 r _o3 ), the Equation (3) increases the overall R _o due to the denominator approaching zero.

g_m3r_o3H가 0.9998 인 경우를 상기 (수학식 3)에 대입하면 다음의 (수학식 6)으로 표현된다.g _m3 r _o3 H is 0.9998 is substituted into the above equation (3), it can be expressed by the following equation (6).

R0 = r₀₃/(1-0.9998) = r₀₃* 5000 _{R0 = r 03 /(1-0.9998) = r} 03 * 5000

상기 (수학식 6)에서 알수 있는 바와 같이 본 발명의 전류원은 트랜지스터 하나의 출력 저항의 5000배에 달하는 큰 저항을 얻어 낼 수가 있게 된다.As can be seen from Equation (6), the current source of the present invention can obtain a large resistance as large as 5000 times the output resistance of one transistor.

동시에 트렌지스터 한단 만을 사용했음으로 더 넓은 영역에서 동작할 수 있다.At the same time, it is possible to operate in a wider area because only one transistor is used.

도 7a 및 7b 는 도 5 의 증폭기 내부를 나타낸 회로도이다.7A and 7B are circuit diagrams showing the inside of the amplifier of FIG.

도 7a 에 도시된 바와 같이, 증폭기 내부는, 증폭률 A를 갖는 연산증폭기(71), 연산증폭기(71)의 반전단자에 연결되는 커패시턴스 C1을 갖는 제1 커패시터(72), 연산증폭기(71)의 반전단자와 출력단자 사이에 연결되는 커패시턴스 C2를 가지는 제2 커패시터(73)를 구비하고 있다.7A, the amplifier includes an operational amplifier 71 having an amplification factor A, a first capacitor 72 having a capacitance C1 connected to the inverting terminal of the operational amplifier 71, And a second capacitor 73 having a capacitance C2 connected between the inverting terminal and the output terminal.

도 7b에 도시된 바와 같이, 증폭기 내부는, 증폭률 A를 갖는 연산증폭기(71), 연산증폭기(71)의 반전단자에 연결되는 크기 R₁을 갖는 제1 저항(74), 연산증폭기(71)의 반전단자와 출력단자 사이에 연결되는 크기 R₂를 갖는 제2 저항(75)을 구비하고 있다.7B, the amplifier includes an operational amplifier 71 having an amplification factor A, a first resistor 74 having a size R ₁ connected to an inverting terminal of the operational amplifier 71, an operational amplifier 71, And a second resistor 75 having a size R ₂ connected between an inverting terminal and an output terminal of the second resistor 75.

도 7a의 회로의 전압 이득 H는 다음의 (수학식 7)로 표현된다.The voltage gain H of the circuit of FIG. 7A is expressed by the following equation (7).

H = C1/C2H = C1 / C2

도 7b의 회로의 전압 이득 H는 다음의 (수학식 8)로 표현된다.The voltage gain H of the circuit of FIG. 7B is expressed by the following equation (8).

H = R₂/R₁ H = R ₂ / R ₁

도 8a 및 8b 는 본 발명에 따른 저전압용 전류원의 상세 회로도이다.8A and 8B are detailed circuit diagrams of a current source for a low voltage according to the present invention.

도 8a 에 도시된 바와 같이, 기준전류 I_REF를 가지고 있고, 외부에 연결된 전류원과, 드레인이 전류원에 연결되고, 게이트가 전압 V_bias에 바이어스되어 있는 제1 NMOS 트랜지스터(M2)와, 드레인이 제1 NMOS 트랜지스터(M2)의 소오스에 연결되어있고, 게이트가 전류원에 연결되어 있으며, 소오스가 접지와 연결되어 있는 제2 NMOS 트랜지스터(M1)와, 비반전단자가 제2 NMOS 트랜지스터(M1)의 게이트에 연결된 증폭률 A를 갖는 연산증폭기(81), 연산증폭기(81)의 반전 단자에 연결되고 주회로로부터 전류 I_O를 입력받는 커패시턴스 C₁을 가지고 있는 제1 커패시터(82), 연산증폭기(81)의 반전 단자와 출력 단자사이에 연결되는 커패시턴스 C₂를 가지는 제2 커패시터(83), 드레인이 전류 I₀를 제공하는 주회로에 연결되고, 게이트가 증폭기(81)의 출력단에 연결되는 제3 NMOS 트랜지스터(M3)를 구비하고 있다.As shown in FIG. 8A, a first NMOS transistor M2 having a reference current I _REF , a current source connected to the outside, a drain connected to the current source, and a gate biased to a voltage V _bias , A second NMOS transistor M1 connected to a source of the first NMOS transistor M2 and having a gate connected to the current source and having a source connected to the ground, and a non-inverting terminal connected to the gate of the second NMOS transistor M1 An operational amplifier 81 having an amplification factor A connected to the operational amplifier 81, a first capacitor 82 connected to the inverting terminal of the operational amplifier 81 and having a capacitance C ₁ for receiving the current I ₀ from the main circuit, A second capacitor 83 having a capacitance C ₂ connected between the inverting terminal and the output terminal of the amplifier 81, a third NMOS transistor having a drain connected to the main circuit providing current I ₀ and a gate connected to the output terminal of the amplifier 81, The And a randomizer M3.

도 8b 에 도시된 바와 같이, 기준전류 I_REF를 가지고 있고, 외부에 연결된 전류원과, 드레인이 전류원에 연결되고, 게이트가 전압 V_bias에 바이어스되어 있는 제1 NMOS 트랜지스터(M2)와, 드레인이 제1 NMOS트랜지스터(M2)의 소오스에 연결되어 있고, 게이트가 전류원에 연결되어 있으며, 소오스가 접지와 연결되어 있는 제2 NMOS 트랜지스터(M1)와, 비반전단자가 제2 NMOS 트랜지스터(M1)의 게이트에 연결된 증폭률 A를 가지고 있는 연산증폭기(81), 연산증폭기(81)의 반전 단자에 연결되고 주회로로부터 전류 I_O를 입력받는 크기 R₁을 갖는 제1 저항(84), 연산증폭기(81)의 반전 단자와 출력단자 사이에 연결되는 크기 R₂를 갖는 제2 저항(85), 드레인이 전류 I_o를 제공하는 주회로에 연결되고, 게이트가 증폭기(81)의 출력단에 연결되는 제3 NMOS 트랜지스터(M3)를 구비하고 있다.A first NMOS transistor M2 having a reference current I _REF , a current source connected to the outside, a drain connected to the current source, a gate biased to a voltage V _bias , A second NMOS transistor M1 connected to a source of the first NMOS transistor M2 and having a gate connected to the current source and having a source connected to the ground, and a non-inverting terminal connected to the gate of the second NMOS transistor M1 An operational amplifier 81 having an amplification factor A connected to the operational amplifier 81, a first resistor 84 having a magnitude R ₁ connected to the inverting terminal of the operational amplifier 81 and receiving the current I ₀ from the main circuit, A second resistor 85 having a size R ₂ connected between an inverting terminal and an output terminal of the amplifier 81, a third NMOS transistor having a drain connected to the main circuit providing current I _o and a gate connected to the output of the amplifier 81, A transistor M3 have.

도면에서 알 수 있는 바와 같이, 주회로의 상황 변화에 의해 전류 I_o에 약간의 증분 ΔI_o가 발생되게 하려 하면, 제3 NMOS트랜지스터(M3)의 저항 때문에 V_o에도 전압의 증분 ΔV_o가 발생하게 되며, 이에 따라 증폭기의 반전 단자의 전압 상승을초래한다.As can be seen from the figure, if a slight increment ΔI _o is generated in the current I _o due to a change in the state of the main circuit, an increment ΔV _o of the voltage occurs in V _o due to the resistance of the third NMOS transistor M 3 Thereby causing a voltage rise of the inverting terminal of the amplifier.

이는 곧바로 제3 NMOS 트랜지스터(M3)의 게이트 전압을 떨어뜨리는 역할을 하게 되는데, 이로 인해 제3 NMOS 트랜지스터(M3)에 흐르는 전류는 다시 줄어들게 된다.This immediately drains the gate voltage of the third NMOS transistor M3, which causes the current flowing in the third NMOS transistor M3 to decrease again.

왜냐하면 제3 NMOS 트랜지스터(M3) 하나에 대해서 살펴볼 때, 게이트의 전압 변화에 의한 드레인 전류 제어 능력은 드레인 전압 변화에 의한 전류 제어 능력 보다 월등히 뛰어나기 때문이다.This is because, when one of the third NMOS transistor M3 is examined, the drain current control capability due to the voltage change of the gate is much higher than the current control ability due to the drain voltage change.

따라서, 증가 되려던 ΔI_o가 다시 감소 추세로 돌아서게 하는 기능을 가지고 있다.Therefore, ΔI _{o, which} is to be increased, has a function to return to a decreasing trend again.

따라서, 덧붙여진 커패시터(82, 83)와 저항(84, 85)은 항상 출력 저항 R_o가 내부 저항 r_o보다 훨씬 더 큰 상태로 머물 수 있도록 증폭률을 조정하여 만들며, 제1 커패시터(82)와 제2 커패시터(83)(제1 저항(84)과 제2 저항(85)) 사이에 (수학식 7)과 (수학식 8)에 따라 제3 NMOS 트랜지스터(M3)에 일치하도록 조절해 주면 아주 훌륭한 출력 저항값을 얻을 수있다.Therefore, the added capacitors 82 and 83 and the resistors 84 and 85 are always made by adjusting the amplification factor so that the output resistance R _o can stay much larger than the internal resistance r _o . It is very good if the third NMOS transistor M3 is matched between the two capacitors 83 (first resistor 84 and second resistor 85) according to (Equation 7) and (Equation 8) The output resistance value can be obtained.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. The present invention is not limited to the drawings.

상기와 같은 본 발명에 따른 전류원 회로는, 간단한 구성을 가지면서, 전류원을 필요로 하는 모든 아날로그 또는 디지털회로에 대하여 최대 동작 범위를 향상 시키면서 대단히 안정적인 전류를 공급 할 수 있으며, 특히 저전압용 회로의 설계를 간단하고 용이하게 하는 효과가 있다.The current source circuit according to the present invention as described above can supply a very stable current while improving the maximum operating range for all analog or digital circuits requiring a current source while having a simple structure, There is an effect that it is simple and easy.

Claims

In the current source circuit provided between the main circuit and the power source,

A current source for providing a predetermined reference current;

A drain connected to the current source, and a gate connected to apply a predetermined bias voltage;

A second MOS transistor having a gate connected to the current source, a drain connected to the first MOS transistor, and a source connected to the ground;

Amplifying means connected to the gate of the second MOS transistor and the current source and connected to a noninverting input terminal and outputting a voltage amplified by a predetermined gain factor through negative feedback with the input voltage of the main circuit being an inverting input; And

A third MOS transistor connected to the main circuit and having a gate connected to the output terminal of the amplifying means and having a source connected to the ground and controlling a current input to the main circuit according to an output voltage of the amplifying means,

And the current source circuit.

The method of claim 3,

Wherein the amplifying means comprises:

A first capacitor coupled to the main circuit;

An operational amplifier having a first input connected to the first capacitor and a second input coupled to the reference voltage providing means; And

A second capacitor connected between the first input terminal and the output terminal of the operational amplifier,

And the current source circuit.

The method of claim 3,

Wherein the amplifying means comprises:

A first resistor coupled to the main circuit;

An operational amplifier having a first input connected to the first resistor and a second input coupled to the reference voltage providing means; And

A second resistor connected between the first input terminal and the output terminal of the operational amplifier;

And a current source circuit.

ㅡ