KR100325385B1 - 금속구조물의부식방지방법및장치 - Google Patents

Abstract

본 발명은

(a) 금속 구조물의 표면의 적어도 일부분과 전도성 접촉 상태에 있고, 상기 표면과 부식성 환경 사이에 계면 층을 형성하는 전도성 아연 실리케이트 코팅; 및

(b) 상기 금속 구조물에 순 부 바이어스를 제공하며, 상기 금속 구조물에 직접 커플링된 음극 단자, 및 상기 음극 단자로부터 떨어진 위치에서 축전기 또는 저항기에 의하여 상기 금속 구조물에 커플링된 양극 단자를 갖는 전원 공급 수단을 포함하는 수단으로 이루어진, 부식성 환경과 접촉된 상태에 있는 금속 구조물의 표면의 부식 방지 시스템 및 이 시스템을 사용하는 부식 방지 방법에 관한 것이다.

Description

금속 구조물의 부식 방지 방법 및 장치

기술 분야

본 발명은 일반적으로 금속 구조물의 부식을 방지하기 위한 방법 및 장치에 관한 것이다.

배경기술

대형 금속 구조물의 제작시에, 강철은 경제실용면에서 선택되는 물질이다. 불행하게도, 강철은 시간이 지남에 따라 부식되는 경향이 있다.

지난 수 세기 동안 부식을 방지하는 여러가지 방법들이, 특히 부식성 환경에서의 금속 구조물의 수명을 연장시키기 위한 방법에 중점을 두면서 발달되어왔다. 이들 방법으로는 통상적으로 강철과 같은 철계 금속 및 알루미늄과 같은 일부 비철 금속의 내식성을 개선하고, 보다 고가의 합금을 사용하는 필요성을 없애기 위하여 주로 사용되는 보호 코팅을 들 수 있다. 따라서, 이들은 성능을 증가시키고 비용을 감소시키는 역할 모두를 한다. 그러나, 이러한 보호 코팅은 통상적으로 몇가지 단점을 갖는다.

보호 코팅은 두 가지 주된 부류로 나누어진다. 이들 부류 중 가장 큰 것은 환경에 대하여 물리적 장벽으로서의 역할을 하는 페인트와 같은 국소 코팅이다. 두번째 부류는 기재 금속을 부식으로부터 보호하기 위하여 우선적으로 부식하도록 고안된 아연 또는 카드뮴과 같은 대체물 코팅이다.

음극 보호 및 코팅은 모두 부식의 완화 및 방지라는 1 차 목적을 갖는 공학적 통제법이다. 이들 방법은 상이하다: 음극 보호는 통상의 전기 화학적 부식 반응을 억제하기 위하여 외부원으로부터 전류를 도입함으로써 부식을 방지하는 반면, 코팅은 자연적으로 발생하는 양극 및 음극 사이 또는 갈바닉 커플(galvanic couple) 내의 부식 전류 또는 전자의 흐름을 방지하기 위한 하나의 장벽을 형성함으로써 부식을 방지한다. 이들 방법들은 각각 제한적으로 성공하였다. 지금까지 코팅은 일반적 부식 방지법으로서 가장 광범위하게 사용되던 방법이었다[문헌 Leon et al., 미합중국 특허 제3,562,124호 및 Hayashi et al., 미합중국 특허 제4,219,358호). 그러나, 음극 보호는 수십만 마일의 파이프 또는 매장되거나 또는 침수 조건에 노출된 넓은 구역의 강철 표면을 보호하는 데에 사용되어 왔다.

음극 보호 기법은 충분한 음극 전류를 제공함으로써 그의 양극 환멸율을 무시할 정도로 작게 만들어 금속 표면의 부식을 감소시키는 데에 사용된다[문헌 Pryor, 미합중국 특허 제3,574,801호; Wasson 미합중국 특허 제3,864,234호; Maes 미합중국 특허 제4,381,981호; Wilson et al,, 미합중국 특허 제4,836,768호; Webstsr 미합중국 특허 제4,863,578호; 및 Stewart et al,, 미합중국 특허 제4,957,612호]. 음극 보호 개념은 양극의 전위에 대한 음극을 분극시키기에 충분한 전류를 인가하여 국소 양극 및 음극 표면 사이의 전위차를 소멸시킴으로써 달성된다. 즉, 음극 전류를 인가하는 효과는 상기 잔존하는 양극의 부식율을 감소시키는 것 보다 양극으로서 계속하여 작동하는 영역을 감소시키는 것이다. 완전 보호는 양극이 모두 소멸되었을 때 달성된다. 전기화학적 견지에서 볼 때, 이는 충분한 전자가 보호될 금속에 공급됨으로서, 금속이 이온화되거나 용액으로 될 경향이 소멸되었다는 것을 의미한다.

그러나, 페인트 코팅의 지지자들 및 음극 보호의 지지자들 사이에 강한 이견이 있다. "코팅만을" 주장하는 지지자들은 종종 양호하고 훌륭하게 도포된 코팅이 강철의 유일한 필수 보호법이라고 주장하면서 음극 보호의 장점을 일반적으로 무시한다. 또한, 음극 보호의 지지자들은 종종 어떤 침수되거나 또는 매장된 금속 구조물도 훌륭한 공학적 음극 보호 시스템을 설치함으로써 우수하게 보호시킬 수 있다고 주장한다. 한 가지 형태의 보호가 다른 것에 비해 우수할 수 있는 많은 조건들이 있다. 그러나, 보다 통상적으로 발생하는 대부분의 조건 중에서, 가장 통상적인 부식 보호는 실제적으로 두 가지 개념들을 조합한 것이다. 그러나, 두 가지 개념들을 조합시킬 때 조차, 여전히 여러 문제들이 발생한다.

무기 아연 코팅은 먼저 부식 과정 동안에 주된 강철로부터 전자가 제거되는 것을 배제하는 데에 충분한 유리 전자를 제공하기 위하여 혼입된 아연이 제한적으로 대체 부식되게 하는 기능을 한다. 미합중국 내의 공업 환경에서의 통상의 노출 조건하에서, 50.8 ㎛(2 mil) 코팅으로 강철의 부식이 기후에 따라 4 년 내지 6 년 동안 억제될 것으로 기대되었다. 염수 환경하에 침수된 경우, 동일 코팅은 주된 강철이 1 년 내지 2 년 동안 부식되지 않도록 할 것이다. 무기 아연을 형교(珩橋)형 고속도로 또는 자동차 하체를 보호하는 데에 사용하는 경우, 이는 염화 이온과의 계속적인 접촉과 수분이 코팅 내의 금속성 아연의 대체 부식을 가속화하고 다양한 유기 탑 코트(top coat)를 발포시키기 때문에 덜 성공적인 것으로 판명되었다.

무기 아연 코팅 위의 유기 탑 코트의 파괴는 인가된 음극 보호가 동시에 시도되는 경우에 특히 심각하다. 일반적으로, 무기 아연 코팅 위에 유기 탑 코트로 탑 코팅하였을 때의 문제는 마침내 유기 코팅을 통과하여 침투한 물이 아연과 접촉하여 부식 과정에서 충분한 수소를 방출시켜 유기 탑 코트를 발포시키는 것이다. 무기 아연 코팅 위의 유기 탑 코트의 파괴는 인가된 음극 보호가 동시에 시도된 경우에 특히 심각하다. 인가된 음극 보호가 시스템에 적용되는 경우, 전기 전위는 전기 삼투(electroendomesis)를 유도하고 심지어 어떤 전류도 인가되지 않을 경우 보다 더 빨리 탑 코트를 발포시킨다.

도체 또는 n-형 반도체 물질(부동성 필름, 스케일 등)이 있는 이들 금속들은 표면 필름의 힘에 의해 유도되는 국소화된 공격의 견지에서 음극 반응을 지지하여 부식 과정에 갈바닉 효과를 제공하는 갈바닉 부식의 위험이 있다. 부도체 또는 p-형 반도체 필름의 물질은 위험하지 않다고 말할 수는 없다. 알루미늄은 터넬링에 의한 전자 이동 또는 표면 상태를 지지하는 극히 박막(니켈 및 구리)에서의 결과에서와 같이 명백히 예외이다. 그러나, 국소 부식에 대한 갈바닉 영향이 수성 시스템에서 발생하는 경우, H⁺의 환원을 보조할 수 있는 음극 물질이 필요하다고 말할 수 있다. n-형 반도체, 고유 또는 퇴화 도체 또는 매우 박막의 경우에 가장 그럴듯하다.

특히, 고체의 부식 생성물은 전극으로서 작용하는 그의 능력에 기초하여 세 개의 상이한 부류로 나눌 수 있는데, 이들 세 개의 부류는 절연재, 반도체 및 도체이다. 이들 부류들을 나누는 분할선은 꽤 모호하고 특히 그의 산화물 또는 황화물은 그의 화학양론적 양에 의존하는 전도성 범위를 나타낼 수 있다.

이미 부식은 일반적으로 바닷물과 같은 이온화 성분들의 전도성 용액 내에 침수된 금속성 표면 상의 양이온(산화) 위치 및 음이온(환원) 위치 사이에 갈바닉 커플이 성장하는 것이라고 알려졌다. 갈바닉 커플은 양극 위치에서의 산화에 의해 생성될 이온으로부터 음극 위치에서의 환원성 이온까지 부식성 금속을 통하여 전자가 이동되게 한다. 전체 결과는 고유 금속 모두가 보다 낮은 화학적 에너지 상태로 전환될 때 까지 금속이 양극에서 그의 여러 성분들로 전환되고 음극에서 각종 이온의 환원이 일어난다는 것이다.

발명의 개시

따라서, 본 발명의 목적은 어떤 외부 양극, 어떤 전해질, 및 어떤 전류도 사용하지 않고 반도체 기법을 이용함으로써 금속 구조물의 부식을 방지하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 요구되는 최소 시스템 지속능을 갖는 장기간 보호를 제공하는 장치인, 부식으로부터 금속 구조물을 보호하기 위한 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 물에 침수되거나, 공기에 노출되거나 또는 그 두 가지가 복합된 상태에서 금속 구조물의 부식을 방지하는 장치 및 방법을 제공하는 것이다.

본 발명의 다른 목적은 또한 해상 미생물에 의한 구조물의 오염을 방지하기위한 역할을 하는 해상 구조물의 부식을 방지하는 장치 및 방법을 제공하는 것이다.

이들 및 다른 목적은

(a) 부식성 환경에 접해 있는 금속 구조물의 외표면의 적어도 일부분과 전도성 접촉 상태에 있고, 상기 외표면과 상기 부식성 환경 사이에 계면 층을 형성하는 전도성 아연 실리케이트 코팅물; 및

(b) 축전기 또는 저항기에 의하여 상기 금속 구조물에 순 음의 바이어스를 제공하며, 상기 금속 구조물에 직접 커플링된 음극 단자, 및 상기 음극 단자로부터 떨어진 위치에서 상기 금속 구조물의 일부에 커플링된 양극 단자를 갖는 전력공급 수단을 포함하는 수단을 포함함을 특징으로 하는, 부식성 환경에 접해 있는 금속 구조물의 표면 또는 표면들의 부식을 방지하는 장치 및

1) 금속 구조물의 외표면을 세정하는 단계;

2) 외표면을 무기 아연 실리케이트 기재 코팅으로 코팅하는 단계; 및

3) 금속 구조물 상에 순 음의 바이어스를 유도 및 유지하는 단계

를 포함함을 특징으로 하는 부식 방지 방법을 발견함으로써 만족시켰다.

발명의 간단한 설명

본 발명의 보다 완전한 이해 및 그에 부수하는 많은 장점들을 첨부하는 도면과 함께 하기하는 상세한 설명을 참고로 하여 보다 잘 이해할 수 있을 뿐 아니라 용이하게 이해할 수 있을 것이다.

제1도는 철 구조물 상의 본 발명 코팅물의 개략도를 나타낸다.

제2도는 본 발명 코팅물의 다공성 미세구조의 개략도를 나타낸다.

제3도 내지 8도 하기하는 표 II에 제시된 데이타를 얻는 데에 사용되는 장치 배열을 나타낸다.

본 발명을 수행하기 위한 최선의 방법

본 발명은

(a) 부직성 환경에 접해 있는 금속 구조물의 외표면의 적어도 일부분과 전도성 접촉 상태에 있고, 상기 외표면과 상기 부식성 환경 사이에 계면 층을 형성하는 전도성 아연 실리케이트 코팅물; 및

(b) 축전기 또는 저항기에 의하여 상기 금속 구조물에 순 음의 바이어스를 제공하며, 상기 금속 구조물에 직접 커플링된 음극 단자, 및 상기 음극 단자로부터 떨어진 위치에서 상기 금속 구조물의 일부에 커플링된 양극 단자를 갖는 전력 공급 수단을 포함하는 수단

을 포함함을 특징으로 하는, 부식성 환경에 접해 있는 금속 구조물의 일부 표면 및 전체 표면의 부식을 방지하는 장치에 관한 것이다.

본 발명은 또한

1) 금속 구조물의 외표면을 세정하는 단계;

2) 외표면을 무기 아연 실리케이트 기재 코팅물로 코팅하는 단계; 및

3) 금속 구조물 상에 음의 바이어스를 유도 및 유지하는 단계

를 포함함을 특징으로 하는 부식 방지 방법에 관한 것이다.

본 발명의 장치는 두 가지 상호독립적인 성분들을 포함함을 특징으로 한다:(1) 아연-실리케이트-기재 코팅물, 및 (2) 코팅물이 도포되는 금속 구조물에 순 음의 바이어스를 부여하기 위한 수단. 일반적으로, 아연-실리케이트-기재 코팅물은 바람직하게는 시판되는 블래스트 피니쉬(blast finish)에 그릿 블래스팅(grit blasting)함으로써 세정한 후에 금속성 표면에 도포된다. 금속 표면을 그릿 블래스팅 또는 그에 비교할만한 방법으로 세정하는 경우, 표면은 2.54 ㎛ 이상 수십 ㎛ (0.1 mil 이상 수 mil) 깊이의 수 많은 홈 또는 함몰부를 가질 것이다. 본 발명의 아연-기재 코팅물은 그 금속의 그릿 블래스팅으로부터 형성된 피트의 깊이 보다 적어도 50.8 ㎛(2 mil) 더 큰 두께, 바람직하게는 50.8 내지 254 ㎛ (2 내지 10 mil), 가장 바람직하게는 177.8 내지 228.6 ㎛ (7 내지 9 mil)의 두께로 도포되어야 할 것이다.

본 발명의 아연 실리케이트-기재 코팅물은 본 발명에서 참고문헌으로 채택한 미합중국 특허 제5,009,757호(W. Riffe)에 개시된 바와 같은 코팅물일 수 있다. 무기 아연 코팅물의 기본 빌딩 블록은 실리카, 산소, 및 아연이다. 액체 형태로는 이들은 비교적 분자량이 작은 나트륨 실리케이트와 같은 금속성 실리케이트 또는 에틸 실리케이트와 같은 유기 실리케이트이다. 이들 본질적인 모노머 재료는 무기 아연 코팅물 모두에 대한 기본 필름 형성제 또는 결합제인 실리카-산소-아연 구조로 가교 결합된다. 본 발명에 사용하기에 적합한 무기 아연 코팅물은 각종 시판되는 알킬 실리케이트 또는 알칼리 가수분해된 실리케이트 타입이다. 이러한 시판 페인트 중 한 가지는 카르보아연 D7 WB^TM(제조원:Carboline, Inc.)이다.

이들은 본질적으로 무기 아연 코팅물의 형성에 세 단계를 제공한다. 첫 반응은 코팅물이 표면에 도포된 후 증발에 의하여 코팅물 내의 실리케이트를 농축시키는 것이다. 용매 증발에서와 같이, 실리케이트 분자와 산화 아연은 밀접하게 접촉되어 서로서로 반응할 수 있는 위치에 있게 된다. 이 초기의 용매 증발은 금속 구조물의 표면 상에 필름이 1 차 침착되도록 한다. 증발은 열을 인가하기나, 표면 상에 공기를 가압하거나, 또는 천연 증발과 같은 임의의 적합한 수단으로 수행시킬 수 있다.

두 번째 반응은 아연 실리케이트 중합체를 형성하기 위한 산화 아연 및 산화철과 실리케이트 분자와의 반응을 개시하는 아연 및 철 금속의 산화 반응이다.

세 번째 반응은 아연 이온을 계속적으로 형성시켜 아연 실리케이트 중합체의 크기를 증가시키고 이를 매우 불용성이고, 내성이며, 삼차원 구조로 가교결합시키도록 반응시켜 필름 반응을 완결시키는 것이다. 이 반응은 1 내지 3 일 내에 유용한 가교결합 정도에 도달하면서 코팅물 수명 전체를 통하여 막연히 계속된다. 이러한 구조물을 제1도에 개략적으로 나타냈다. 이러한 밀착 박막의 형성은 무기 재료가 일반적으로 밀착 박막을 형성하지 않기 때문에 무기 화학에서는 비교적 특이한 반응이다. 유일한 통상의 다른 무기 필름은 세라믹 에나멜을 만들기 위하여 기재 금속에 무기 재료를 융합시킴으로써 형성된 것이다.

도포전에 무기 아연 실리케이트 코팅물은 바람직하게는 아연분 또는 분말을 75% 이하로 포함하여야 한다. 필름을 건조시킬 때, 건조 필름의 아연 함량은 적어도 80 중량%, 바람직하게는 80 내지 92 중량%, 더 바람직하게는 85 내지 89 중량%이어야 한다. 건조 필름의 아연 함량이 92 중량%를 초과하는 경우에, 필름의 온전성이 손상되게 된다.

산화 아연 내의 반도체 특성의 발현은 결정 격자의 개질을 통하여 달성되는 것으로 보인다. 순수 산화 아연(ZnO) 격자는 아연과 산소 이온의 주기적 배열로 되어 있다. 이들 이온의 전하는 결정 구조의 강한 이온성 결합을 이루지만 전도에는 유용하지 않다. 유리 전자가 없는 경우, 전기 전도성은 낮고 재료는 절연재가 된다.

산화 아연 내의 반도체 특성을 발현시키기 위한 한 가지 방법은 산화 아연 내의 갈라진 틈에 승온(약 400 내지 900 ℃)에서 예를 들어, 일산화탄소 또는 수소와 같은 환원제와 반응시킴으로써 부분적으로 환원시킨 아연 원자를 삽입하는 것이다. 제거된 각 산소 원자는 아연 원자 및 두 개의 전자를 방출한다. 아연 원자는 산소 원자 사이의 빈 공간으로 이동하여, "틈새 원자"가 된다. 이 원자의 전하 및 전자의 배열은 지난 반 세기 동안 연구원들 사이의 논쟁의 촛점이 되어왔다. 틈새 아연 원자는 주로 온도에 의존하여 다양한 전하량(Zn, Zn⁺, 및 Zn⁺⁺)을 운반할 것이어서 유리 전자의 수가 가변되게 된다. 실온에서, 예를 들어, 원자는 전하 운반체로서 작용할 하나의 유리 전자를 남겨둔 채 Zn⁺로서 존재할 것이다. 틈새 아연 이온 Zn⁺('초과 아연'으로 칭함)는 결정의 전기 전도성에 기여하는데, 사실상 일부 연구원들은 이 전도성이 초과 아연의 농도와 일치한다고 보고 있다.

본 발명의 장치에서 발생하는 틈새 전기장은 어떤 외부 인가된 전압 때문이아니라 금속-반도체에서 타고난 것으로 보고 있다. 금속 표면은 이들이 적절하게 도핑(dope)된 반도체와 계면을 이루어 금속 및 금속 반도체 및 금속-산화물(절연재)-반도체 구조를 형성할 경우 양성 이극 층을 이룬다. 이들 계면 공간의 전하 층은 타고난 전기장을 발생시키고 전자의 에너지 띠의 굴곡을 일으킨다. 순수 띠 굴곡은 활성 전자 장벽으로 정의된다. 금속 표면에 대한 반도체 코팅 재료를 적절하게 선택함으로써 통상의 부동성 뿐만 아니라 신규 활성 장벽 모두를 실현할 수 있음을 알 수 있다.

금속성 표면은 또한 금속-산화물(절연재)-p 반도체 (MOS) 배열 내에 양으로 대전된 이극 층 및 연결된 활성 전자 장벽을 발현할 수 있다. 활성 전자 장벽은 금속 표면으로부터 산화 종에까지의 전자의 순수 전이를 방해하여, 산화/부식의 가능성을 낮게 한다. 또한, 전자 장벽은 반도체 층 내에 미소구 및 핀홀(pinhole)을 갖는 영역에서 도움이 될 수 있다. 이들 영역에서, 본 발명자들은 전자의 전이를 지연시킬 유한 전기장을 예견하였다.(장 주변 효과 때문).

산화 아연으로 덮힌 아연 금속은 전자들이 산화물로부터 기재 금속까지 이동하는 것 보다 기재 금속으로부터 산화물로 더 용이하게 이동한다는 점에서 다이오드와 같이 거동하는 것으로 보인다. 본 발명의 무기 아연 실리케이트 코팅물의 경우에, 강철 기판으로부터 이동하는 어떤 전자도 산화 철 층을 횡단하여야 하고, 철 실리케이트 층으로 전이되어야 하며, 아연 금속으로 들어가기 위하여 아연 실리케이트를 통과하여야 한다. 그러나, 고체-액체 계면에서의 표면 부식은 표면에서 아연 이온이 아연 금속으로부터 액체로 들어가는 경우에 발생할 수 있다. 이를 위하여, 전자가 양극 중심에서 산화 아연으로부터 분리되어야 하고 산화 아연/아연 실리케이트층을 통하여 음극 영역으로 이동하여야 한다.

코팅물 표면에서의 금속성 아연의 부식을 방지하기 위하여, 갈바닉적으로 대체 시키거나 또는 부식 금속의 그것에 역인 전기적으로 인가된 전위 및 전류를 제공하는 외부 양극을 공급함으로써 아연 표면에 과잉의 전자를 제공하는 통상의 접근법이 있을 수 있다.

본 발명의 방법은 이온화 아연으로부터 표면/물 계면의 전자의 흐름을 방지함으로써 부식을 제어하는 다른 수단을 제공한다. 이는 부식성 양극 위치에서 음극 위치까지 전자의 흐름을 방지함으로써 그리고 무기 아연 실리케이트 코팅물에 미소한 내부 전류를 제공함으로써 수행한다. 부식 과정에서 초기 전자 및 아연 이온은 통상의 틈새 아연으로부터 산화 아연까지 발생한다. 그러나, 이들 재료들의 계속적인 치환은 n-형 반도체 산화 아연을 통하여 아연 금속으로부터 발생되어야 할 것이다. 아연분 상의 산화 아연과, 강철에서의 기재 철에 대한 아연 실리케이트/나트륨 실리케이트/철 실리케이트/산화 철에 있어서, n-p-n 반도체 활성이 있다.

pn 접합 다이오드가 p-측에서 음성(-) 및 n-측에서 양성(+)으로 바이어스되었을 때, 전류가 억제될 것이다. 통상의 실리콘 다이오드의 경우에, 전류는 1.0 μA 아래로 떨어진다. 동시에 이는 고갈된 접합 영역에서 약 40 pF의 전기용량을 가진다. 매우 유사한 값이 본 발명의 장치에서 얻어진다. 이는 기판 금속이 축전성 회로에서 음으로 바이어스될 경우, 무기 아연 실리케이트 코팅물의 pn 접합은 틈새 전자의 표면/물 경계면까지의 초기 이동으로부터 양 전하가 발생되기 때문에 가능하다. 따라서, p-측은 음 전위를 나타내고 n-측은 양 전위를 나타내며 부식 전류는 매우 소량의 "역 전류"를 제외하고는 중단된다. 이는 반-자기 바이어싱 메카니즘으로서 생각될 수 있다. 코팅물 표면에 대한 전자의 흐름을 차단함으로써 아연, 통상적으로 무기 아연 실리케이트 코팅물이 대체적 부식이 억제되고, 금속 기판에 제공되는 부식 보호가 감소되지 않고도 코팅물의 수명이 크게 연장된다.

본 발명의 시스템은 통상의 음극 보호 시스템에서와 같은 단순 전자 치환을 통해서 또는 통상의 페인트 코팅에서와 같은 화학적 반응물의 배제에 의해서도 아닌, 부식에 대해 본질적으로 계면 전류 흐름을 전기적으로 억제함으로써 화학적 산화/환원 반응을 제거한다는 점에서 통상의 부식 방지 방법과는 실질적으로 상이하다. 이는 더 이상 주된 구조물에 보호적 단리를 제공할 수 없을 때까지 계속적으로 대기 붕괴되는 페인트 필름이 없다는 점에서 이전의 실험과는 총체적으로 다르다.

본 발명의 코팅물의 아연분은 산화 아연이 n-형 반도체가 되고, 아연 금속이 p-형 반도체가 되면서, 아연 금속과 산화 아연 계면에 pn 접합을 형성한다. 이는 효과적으로 장 효과 트랜지스터(FET)를 형성한다.

완결 코팅물을 제2도에 개략적으로 나타낸다. 제2도는 본 발명의 아연 실리케이트 코팅물(4)의 다공성 특징을 나타낸다. 아연 입자(1)은 불용성 중금속 실리케이트 결합제(3)에 의하여 둘러싸인 각종 산화물 코팅된 입자를 갖는 산화 아연층 (2)에 의하여 덮혀있다. 코팅물과 금속 구조물 사이의 계면(5)에 불용성 금속 실리케이트층이 있는데, 강철 구조물의 경우에는 불용성 철 실리케이트 층일 수 있다.

본 발명의 아연 실리케이트 코팅물의 구조물은 산화 금속 반도체 장 효과 트랜지스터(MOSFET)와 유사하다. 모든 금속-산화물-반도체 장 효과 트랜지스터 (MOSFET)는 "n"형 또는 "p"형 재료이다. MOSFET는 유입구와 배출구 사이에 어떤 전기적 접촉도 없다. 유리-유사 절연 층은 구조물의 나머지 부분으로부터 게이트 (gate)의 금속 접촉을 분리해준다. 이는 다음과 같이 작동한다: "p-n" 접합에서 공간 전하 장벽이 있다. 이 공간 전하 영역은 그 통상의 캐리어 밀도가 접합점에서 의 평형을 위한 열역학적 요구조건에 의하여 고갈되는 영역이다. 공간 전하 영역이 샘플의 큰 분획을 포함하는 경우에, 이 샘플의 저항을 모듈레이팅하는 수단은 용이하게 얻을 수 있는데, 이는 접합점에서의 전압을 변경시킴으로써 공간 전하 영역의 너비를 다소 광범위한 범위로 가변시킬 수 있기 때문이다. 게이트에서의 적절한 전압을 증가시킴으로써, 전류가 공급원에서 배출구로 흐를 수 있는 전도성 영역의 단면을 감소시킬 수 있다. 긴 거리(0.01 cm 초과)에 대한 공간 전하 장벽을 연장시키기가 어렵기 때문에 이러한 장치는 작게 만들거나 또는 상기한 작은 영역으로 세분시켜 공간 전하 장벽을 총 전도성 영역을 통하여 확장시킬 수 있다.

게이트 상에 인가된 전압의 다양한 전위 분포는 다음 포이슨(Poisson) 방정식으로 나타낸다:

d²V/dx²= 4 πp(x)/k

여기서, p는 x점에서의 공간 전하 밀도이고, V는 전위값이며, V₀는 "핀치-오프(pinch-off)" 전압이고, k는 이온 대기 반경 1/k의 역이다(여기서, 이온 대기 반경은 표면과 전기적 상호작용의 주된 부분이 발생하는 것으로 여겨지는 용액 중의대전된 표면으로부터의 거리로서 정의된다). 이온 대기 반경은 또한 데바이(Debye) 길이로서 공지되어 있고 전기적 이중 층의 유효 두께이다. 본 발명의 시스템은 직경 0.0007 내지 0.0014 cm이고 게이트 두께 약 0.0001 cm인 아연분 입자의 크기에 의하여 요구되는 소 영역을 얻는다.

본 발명의 코팅물은 실리케이트에 의하여 둘러싸이고 절연되며 n-산화물에 인접한 p-금속이다. 총 구조물은 그로부터 장이 인가될 수 있는 강철 기판 "게이트"인 것처럼 작동한다. 통상의 대체적 보호 방법하에서, 코팅물 중에 포함된 아연은 실제적으로 메트릭스로부터 고갈되어 코팅을 최종적으로 실패하게하고 기판 강철은 부식하게 된다. 아연의 고갈은 산화 아연층을 통한 전자의 손실 및 아연 이온의 손실에 의하여 발생한다.

본 발명의 아연 실리케이트 코팅물의 반도체 성질에 대한 중대한 증거가 있다. 일반적으로, 금속의 온도가 증가함에 따라 저항도 증가한다. 그러나, 본 발명의 아연 실리케이트 코팅이 가열되는 경우, 그의 저항은 감소하고, 통상의 반도체에서와 마찬가지로, 열은 틈새 공극 및 전자의 이동에 영향을 주어 전류를 증진시킨다.

또한, 아연 실리케이트가 직렬 R-C 회로에서 축전기를 대체하는 경우, 코팅은 그의 트랜지스터 pn-접합 축전 효과를 지시하는 미분기의 특성을 나타낸다.

통상의 FET에서, 인가된 시그널의 빈도가 증가함에 따라, RC-회로에서의 축전기의 이완 시간의 불활성 때문에 FET의 게이트에서 발생하는 널리 공지된 "핀치 효과"를 일으키기에 충분한 시간을 갖도록 FET의 게이트를 통한 전류의 흐름이 증가한다. 본 발명의 시스템에서, 본 발명의 코팅물을 통하여 인가된 시그널의 빈도가 증가함에 따라 저항은 감소하고 따라서 전류 흐름은 증가되게 된다.

그러나, 통상의 FET에서, FET의 게이트가 외부 자장인 경우, FET 트랜지스터내의 큰 임피던스 영역의 디멘젼은 증가하고 그 경계를 가로지르는 구멍 또는 전자의 흐름은 심하게 제한되거나 또는 심지어 전적으로 중지되게 된다. 유사한 효과가 본 발명의 코팅물에 나타날 수 있다. 본 발명의 아연 실리케이트 코팅물을 사용하여 강철 플레이트를 코팅하고 대전되지 않은채 코팅된 플레이트를 접촉 리드(lead)를 사용하여 FET 회로를 포함하는 전위계에 연결하면, 전위계는 전위계의 내부 FET 회로를 통한 전류의 흐름을 지시해준다. 코팅된 금속 플레이트 상에 정전기적으로 대전된 막대와 함께 정전하를 인가하면, 대전된 막대에 의하여 제공된 전자가 전위계의 내부 FET 회로 상에 영향을 미치고 FET의 게이트가 전류 흐름을 "핀치 오프" 하도록 하므로 미터기는 즉각 어떤 전류의 흐름도 지시하지 않는다. 그러나, 코팅된 강철 구조물이 전지와 같은 외부 전지원에 의하여 바이어스되는 경우, 아연 실리케이트 코팅물의 산화 아연/아연 입자는 바이어스 하에서, 마치 이들이 많은 수의 작은 FET이어서 막대로부터 코팅 강철 플레이트를 통하여 전위계까지의 전자의 흐름을 차단하고 그렇게 함으로써 전위계의 내부 FET 회로가 한 번 더 전류를 나타내도록 하는 기능을 한다.

통상의 대체적 시스템이 공기 중에서 물 또는 수분과 접촉되는 경우, 아연 상의 산화물 층에 침투되고 양극 부식 전지가 개시된다. 아연 이온에 의하여 남겨진 전자는 산화물 층을 통하여 표면 환원 위치로 이동한다. 아연/산화 아연 계면에서의 부식/이온화를 중지시키기 위해서는, 전자의 이동이 감소되어야 한다. 이것은 본 발명에서는 장치를 가로지르는 순 음의 바이어스의 인가로 달성된다. 이 바이어싱 장이 기판 강철에 인가되는 경우, 산화 층은 전자 흐름에 가까와지고 결과적으로 어떤 이온도 만들어지지 않을 수 있고 부식은 중지된다. 따라서, 기판 상의 바이어스는 코팅물이 전자 흐름에 대한 장벽으로서 작용하도록 하고 통상의 코팅 시스템에 비하여 수 배 정도로 아연 입자의 부식을 감소시킨다.

실리케이트는 그 자체 스스로 천연의 부식 억제제이다. 그러나, 단순히 아연 및 산화 아연이 실질적으로 부재한 상태에서 부식을 방지하기 위하여 실리케이트의 존재에만 의존하는 경우에, 상기한 코팅은 실리케이트의 고 용해도 때문에 몇 일 동안만 지속될 것이다. 그러나, 본 발명의 조성물 중 실리케이트의 존재로 얻은 장점중의 하나는 주로 금속 구조물에 음의 바이어스를 부여하기 위한 수단의 전원 손실시 천연 부식 억제 특성의 장점을 제공하는 것이다. 이러한 경우에, 본 발명의 코팅은 전력이 복원될 때 까지 보호를 여전히 제공할 것인데, 이 보호는 실리케이트의 천연 부식 억제능의 존재에 의하여 개선된다.

본 발명의 금속 구조물은 부식으로부터 보호할 필요가 있는 임의의 금속 구조물일 수 있다. 이러한 금속 구조물의 예로는 금속 운반부, 교량, 철도 커플링 메카니즘, 컨테이너, 파이프 및 금속 타워를 들 수 있다. 금속 운반부의 예로는 자동차, 비행기, 기차, 탱크와 같은 군용 육상 운송 수단과 같은 운송 수단 및 배 및 다른 해상 운송 수단의 금속부를 들 수 있다. 컨테이너의 예로는 제련소 컨테이너, 저장 사일로(silo) 및 저장 빈(bin)을 들 수 있다.

무기 아연 실리케이트 시스템을 통하여 강철로부터 이동하는 전류의 양은 작다. 중대한 개념은 강철 파이프 전도체로부터 인접 물까지 전류가 이동하는 것을 유추하여 얻을 수 있다.

물을 함유하는 파이프에서 전류의 흐름은 일반적으로 파이프 내부로 가속화된 부식을 일으키지 않는다. 물(또는 바닷물)에 대한 CN의 고 전기 전도성은 부식을 가속화하기에 충분한 파이프/물 계면을 가로지르는 부식 전류를 생성하는 것을 거의 불가능하게 만든다. 예를 들어, 단위 길이 당 임의의 전도체의 저항은 p/A와 동일하다(여기서 p는 저항이고 A는 단면적이다). 따라서, 파이프에 함유된 물에 의하여 운반된 전류에 대한 금속 파이프에 의하여 운반된 전류의 비는 p_wA_m/p_mA_w와 동일한데, 여기서 하첨자 w와 m은 각각 물과 금속을 의미한다. 철에 있어서는 pm은 약 10^-5Ω m/cm이고 음료수의 pw는 10⁴Ω/cm일 수 있다. 물의 단면적이 강철 파이프의 10 배에 해당한다고 가정하면, 파이프를 통하여 흐르는 전류가 1 A인 경우, 약 10^-8A만이 물을 통하여 흐르게 된다. 파이프를 이탈하여 물로 들어오는 이러한 소량의 전류는 무시해도 좋을만큼의 부식을 일으킨다. 바닷물이 pw=20 Ω/cm으로 대신 수송되는 경우, 물에 의해 운반된 전류 대 파이프에 의해 운반된 전류의 비는 2 ×10^-5인데, 이 경우에 조차 전류의 대부분이 금속성 파이프에 의하여 운반되고 파이프의 내표면 상에 어떤 작은 전류 부식 흔적도 없다는 것을 지시해준다.

순수 물에서의 저항은 10⁴Ω이고 입수에 대해서는 20 Ω/cm이며 매우 전도성이 있는 강철로부티 물까지의 전류의 수송은 비례적으로 10^-5이라는 것이 공지되어 있다. 무기 아연 실리케이트 코팅물의 구조물의 경우, 저항은 하기 표에 나타낸 바와 같이 보다 커진다.

표 I. 아연분 농도 대 저항

본 발명의 시스템을 근거하여 측정하는 경우 본 발명의 시스템을 사용하는 값은 침수된 경우 전도성 파이프로부터 인접하여 흐르는 물까지의 전류의 이동에 대하여 0.01 μA(10^-8A) 또는 그와 거의 동일한 값이었다.

본 발명의 코팅은 네 가지 다른 방법으로 부식을 방지할 수 있다: 그것은 세 가지의 통상의 방법과 본 발명의 핵심인 전기화학 기원의 네 번째 메카니즘이다. 통상의 제1 방법에서는, 아연 실리케이트 코팅은 수분이 코팅 기판에 닿는 것으로부터 막는 통상의 장벽 코팅으로서의 역할을 한다. 두 번째는, 기판에 인접하여 공간이 있고 수분이 이들 공간을 통하여 침투하는 경우, 유리 실리카는 다음과 같은 억제제로서 역할을 할 것이다:

아연이 부식 억제제로서 사용되고 알칼리성도가 제어되지 않는 경우(pH가 8 이상)와 근접한 상황하에서 아연은 실리카 혼입에 기여를 할 것이다. 이러한 조건하에서, 하기의 화학 반응이 일어날 것으로 생각된다:

따라서, 알칼리 조건하에서, 침투된 유체는 코팅물/아연 계면에서는 염기이고 화학 반응을 방해하지 않는다.

세 번째 통상의 방법에서, 코팅물 내의 아연은 상술한 바와 같이 음극 보호를 제공하기 위한 대체물적 금속으로서의 역할을 한다. 강철과 바닷물의 음극 보호의 가장 바람직한 메카니즘은 보호될 금속의 총 표면에 대하여 산소 환원 또는 수소 방출과 같은 음극 반응을 조정하기 위한 바람직한 외부원으로부터 얻은 충분한 전자수이다. 음극 보호가 없는 경우, 음극 표면에서 산소와 반응하는 전자는 양극 영역(금속 기판 표면)에서의 부식으로부터 공급되어야 한다. 추가의 전자가 외부원으로부터 공급됨에 따라, 산소 환원 반응은 이들 추가의 전자에 의해 융통되고 원래의 양극으로부터는 소량만이 요구된다. 이는 원래의 양극의 일부를 음극으로 전환시키고, 그럼으로써 잔류 양극으로부터 음극 표면에 도달하는 전류가 외부 전류가 증가함에 따라 감소하게 되어, 총 음극의 전류 밀도가 모든 양극이 없어질 때까지 실질적으로 변화하지 않고 전류 밀도가 금속 표면 전체 상에서 증가하게 된다.

상기한 부식 방지의 세 가지 통상의 방법에서 중요한 것은 먼저 금속성 표면에 수분 접근을 방지하고, 고 방수 페인트 필름을 사용함으로써 갈바닉 커플을 방지하는 것이다. 두 번째로, 억제제를 부식 위치에서의 화학반응을 저지하는 데에 사용하고, 세 번째로 기판의 보다 바람직한 금속을 부식으로부터 보호하기 위하여 일부 다른 금속을 대체적으로 산화시키는 것이다.

그러나, 본 발명의 방법은 부식을 제어하기 위하여 이용한 적이 없는 전기화학적 전기원의 네 번째 메카니즘에 의존한다. 본 발명은 금속을 통하여 양극 이온화 위치로부터 환원성 음극 위치까지 전자가 흐르는 것을 방지하는 것에 의존한다. 따라서, 금속성 매트릭스 내에서 금속 원자가 전자를 방출하는 것이 불가능한 경우, 금속 내에 어느 정도의 음극 전하가 생성될 때 이온화는 중단될 것이다. 통상의 인가 음극 보호 시스템에서, 일부 외부원으로부터 도입된 많은 전자가 있어서 금속성 표면 모두가 음극이 된다. 이렇게 함으로서, 인접 용액 내에 양이온이 계속 환원되어 기체가 방출되고 많은 침전물이 용액을 이탈하게 된다. 이러한 음극 보호에 있어서의 가장 큰 단점은 풍부하고 계속적인 전기의 공급이 요구된다는 것이다.

본 발명의 시스템에서, 전기적으로 음성인 바이어스가 기판에 전하를 인가함으로써 금속 기판 상의 무기 아연 실리케이트 코팅물 내에 만들어진다. 코팅물 매트릭스가 전도성이 있기 때문에, 전하 장이 아연 분말의 아연 금속 성분 내에 유도된다. 아연/산화 아연은 약한 pn 접합을 형성하고, 여기서, 인가된 전하 및 약한 표면 이온화는 역 바이어스를 발생시켜 아연/산화 아연으로부터 환원 위치에까지의전자의 이동을 효과적으로 차단한다. 따라서, 음전하는 기재 금속에 비하여 부분 양전하를 갖는 코팅물과 함께 코팅물의 Zn 금속 내에 발생하고 부식은 중지된다. 이는 전자가 과량으로 제공될 때 보다 코팅물/물 계면에 접근하기 어렵고, 전류 흐름과는 반대로, 인가된 전하가 정적이라는 점에서 음극 보호와는 실질적으로 상이하다.

본 발명에서 얻은 한 가지 중요한 장점은 무기 아연 실리케이트 코팅물의 매트릭스 내에 아연의 부식을 방지함으로서, 코팅물의 수명이 통상의 아연 실리케이트 코팅 보호 시스템의 수명 보다 수 배 더 길어질 것이라는 것이다. 이는 음극 전류를 인가하는 것을 통하여 물에서 달성하는 것이 가능한 반면, 실질적 전류를 필요로 하고 제어하기에 매우 어렵다. 또한, 이러한 음극 시스템은 실질적으로 갈바닉 커플이 없는 곳에서 물 위에서의 구조물을 보호하기 위한 어떤 이익도 없다. 본 발명의 방법은 코팅물에 내부적인 기능을 함으로써 부식 매체가 음극 보호를 가능하게 하기에 불충분한, 공기 중의 수분에 불과한 경우 대기의 부식을 방지한다. 이는 수반하여 증가하는 무식 경향 영역을 갖는 증가된 강도를 제공하도록 고안된 최신의 배의 내표면에서와 같은 표면을 보호하는 데에, 그리고 자동차 부품, 교량, 비행기, 및 기차를 보호하는 데에 극히 중요하게 된다.

예를 들어, 본 발명의 방법은 응결이 그의 강한 염분 함량 때문에 가장 부식성인 곳에서, 그리고 동시에 음극 보호 시스템에 대한 역할을 하기에 불충분한 수분이 있는 곳에서 최신의 배의 내표면을 보호하는 데에 사용할 수 있다. 본 발명의 인가된 음의 바이어스가 없다면, 무기 아연 실리케이트 코팅물 내의 아연은 재빨리용해되어 응착질의 빌지(bilge)로의 유동에 의하여 침식되게 된다. 그러나, 금속성 기판에 전기적 음의 바이어스가 인가됨에 따라, 상기 용해 과정이 효과적으로 중지된다.

따라서, 장이 코팅물에 인지할 수 있을 정도로 조사되지 않기 때문에 상기 배의 기판 강철 상의 전하는 배 내에 전구를 밝히는 것 보다 배의 전기 상에 큰 간섭을 제공하지 않으며 또한 부적절한 탐지 장치에 탐지가능한 시그널을 제공하지 않을 것이다. 아연의 흡광 특성은 널리 공지되어 있으며, 종종 EM 차폐 및 전기 폐쇄에 사용된다. 따라서, 본 발명의 시스템이 인가된 쇼어-기재(shore-based) 구조물로부터 EM 조사를 측정할 수 없을 것이다.

본 발명에서, 인가된 음극 보호와는 달리, 사실상의 전류의 흐름은 없다. 대신에, 금속 기판은 전기용량 전하에서와 동일한 방법으로 정전기적으로 대전되고 금속기판 및 산화 아연은 pn 또는 npn 반도체의 방법으로 역으로 바이어스되고 전류 흐름은 실질적으로 중단된다. 전기장이 코팅물 및 구조물에 내재하기 때문에, 여기에는 인가될 수 있는 유기 탑 코트 중으로 히드록실의 삼투 인력은 거의 없거나 또는 인가된 음극 보호 시스템에서와 같은 침수된 표면 상의 석회질 강화제의 어떤 증대도 없다.

본 발명의 장치 내의 순 음의 바이어스를 부여하는 수단은 기판 금속 밖으로 보다는 기판 금속 중으로의 전자 흐름을 조력하도록 순 전자 흐름을 발생시키기에 충분한 순 음의 바이어스를 부여할 수 있는 임의의 수단일 수 있다. 순 음의 바이어스를 부여하기 위한 적절한 수단은 전지, 바람직하게는 12 V 전지, 및 태양 전지와 같은 직류(DC) 전력 공급 수단 및 교류(AC) 전력 공급 수단을 들 수 있다. 바람직하게 사용되는 전력 공급 수단(10)은 0.5 내지 30 V, 가장 바람직하게는 10 내지 20 V의 전압을 전달한다. 본 발명의 전력 공급 수단(10)은 보호될 금속 구조물(6)에 직접 커플링된 음극 단자(11)를 갖는다. 전력 공급 수단(10)의 양극 단자(12)는 축전기 또는 저항기(13)에 의하여 금속 구조물(6)에, 즉, 음극 단자 연결점으로부터 떨어진 금속 구조물(6)의 일부분에 커플링된다. 본 발명이 발생한 단자 사이의 거리가 증가함에 따라 떨어지는 전류 흐름에 의존하지 않기 때문에, 양극 및 음극 단자가 서로서로에 연결되지 않고 전력 공급이 부족하지 않는 한 단자 사이의 거리는 중요하지 않다. 양극 단자 연결점은 바람직하게는 음극 단자 연결점의 위치로부터 0.01 내지 30 m의 금속 구조물 상의 위치에 만들어지고, 가장 바람직하게는 음극단자 연결점의 위치로부터 5 내지 10 m의 위치에 만들어진다.

순 음의 바이어스원은 목적하는 용도에 따라 직류 또는 교류일 수 있다. 물과 접촉되지 않는 금속 구조물의 용도에서, 부식을 막고 코팅물의 수명을 연장하기 위하여 언제나 음의 바이어스를 사용하는 것이 바람직하다. 그러나, 물 중에서 사용하기 위해서, 음의 바이어스가 사이클의 70 내지 100 %, 더 바람직하게는 사이클의 85 % 이상이고, 양의 바이어스가 사이클의 0 내지 30 %이고, 바람직하게는 사이클의 15 % 미만인 교류 바이어스를 사용하는 것이 유리하다. 이 방법의 교류 바이어스를 사용하는 것은 미합중국 특허 제5,009,757호에 개시된 본 발명의 코팅물의 오염방지 특성과 함께 본 발명에 내식 효과를 제공한다.

본 발명의 방법은 시스템의 수명 동안 셀프-텐딩(self-tending)이다. 통상의음극 보호 시스템에서와 같이 주기적으로 전류 또는 전위를 모니터링하고 제어하지 않는다. 또한, 본 시스템은 인가된 음극 보호 시스템에서 발생할 수 있는 지지 구조물을 제어할 수 없게 되고 심각하게 손상시킬 가능성도 가지고 있지 않다. 따라서, 바람 및 물에 의한 마멸에 의해서만 코팅물 수명이 유효하게 감소된다. 코팅물의 내마멸성이 갈바닉화된 것의 내성 보다 다소 양호하기 때문에, 코팅물의 수명 기대값이 수 십년 동안 연장될 수 있다.

이기에 본 발명을 일반적으로 기재하였지만, 보다 더 자세한 이해는, 다르게 지시하지 않는 한, 제한적인 것으로 의도한 것이 아니라 단지 예시의 목적으로 본 발명에 제시한 구체적인 실시예를 참고하여 얻을 수 있을 것이다.

실시예

본 발명에 따른 접지 및 비접지 어셈블리 모두의 음의 바이어스 효과를 입증하기 위하여, 하기의 실험을 수행하였다.

모래분사되고 본 발명의 무기 아연 실리케이트 코팅물 0.0102 cm 두께 (0.004")로 코팅된 0.4763 cm (3/l6") 연강 플레이트를 전극에 부착하고 이를 물을 채운 탱크 내에 위치시키고 통상의 식염을 바닷물의 농도와 동일한 농도로 가하였다. 본 발명에 따라 음으로 바이어스된 플레이트를 제3도 내지 8도에 나타낸 바와 같이 플레이트와 전지의 양극 단자 사이의 1.0 μF 축전기를 갖는 12 V DC 전지에 연결하였다.

제3도 및 8도는 표 II에 나타낸 데이타를 얻는 데에 사용된 배열을 보여준다. 각 경우에서 바이어스 플레이트에서와 동일한 방법으로 제조되어 긴 구리 와이어를 통하여 접지된 접지 플레이트가 사용된다. 제3도는 인가된 음극 전하를 사용하여 샘플 플레이트 상의 접지 음의 바이어스를 배치시키는 데에 사용된 배열을 보여준다. 제4도는 인가된 양극 전하를 사용한 샘플 플레이트 상의 접지 음의 바이어스를 제공하는 데에 사용된 배열을 보여준다. 제5도 및 6도는 각각 인가된 음극 및 양극 전하를 사용한 샘플 플레이트 상에 비접지된 음의 바이어스를 부과하는 데에 사용된 배열을 나타낸다. 제7도 및 8도는 각각 인가된 음극 및 양극 전하를 사용하여 샘플 플레이트 상에 비접지 양의 바이어스를 부과하기 위한 배열을 나타낸다. 얻은 결과를 표 II에 나타냈다. 건전지를 바이어스된 어셈블리 상에 양극 또는 음극 전위를 인가하기 위하여 사용하이 1.6 V DC를 생성하였다. 0.8 V DC는 염수에서 강철/아연의 이온화를 억제하는데 통상적으로 허용되는 수치이다. 기록된 수반 μA 값은 1.603 V DC 건전지와 비교한 값과 거의 동일하였다.

표 II

바이어스 어셈블리에 대한 음극 전위는 아연 및 코팅물을 인접 물 중으로 이온화시키는 경항을 일으킬 것으로 기대된다. 부식 방지의 견지에서, 볼 때, 상기 타입의 전기화학 활성을 최소화하는 것이 바람직할 것이다. 그러나, 상기한 표에 나타낸 바와 같이, 양극압하에서의 이온화에 대해 가장 큰 저항성(가장 큰 kΩ)을 제공하는 본 발명의 시스템은 음의 바이어스를 갖는 접지 어셈블리이고 이어서 음의 바이어스를 갖는 비접지 어셈블리 및 양의 바이어스를 갖는 비접지 어셈블리의 내림순이다. 비접지 어셈블리에서, 음의 바이어스를 갖는 것들은 양의 바이어스를 갖는 어셈블리에서 보다 산화 및 환원에 더 우수한 내성을 나타낸다.

비접지 어셈블리 상에서 상기한 양들을 측정함에 있어서, 양성 바이어스 측정값을 제일 먼저 계산하였다. 양의 바이어스 측정에 이어서, 이 바이어스는 음의 바이어스가 되도록 반전시켰다. 반전 후 10 분 미만이 지난후에, 음의 바이어스 어셈블리의 측정값을 얻었다. 이는 바이어스 인가 후에 만들어진 바이어싱 효과에 대해 요구되는 시간 연장이 필요없다는 것을 나타낸다.

접지의 수단을 통하여 인가된 바이어스에 대한 단리 상태의 금속의 표면에 인가된 바이어스를 비교하면, 접지 시스템이 비접지 시스템 보다 전자 흐름에 약 12.7 kΩ 더 큰 저항을 갖는 것을 나타낸다.

추가의 실험에서, 주석 금속 플레이트를 동시에 이전 실험의 두 개의 바이어스 및 비-바이어스 플레이트로 치환하였다. 두 개의 바이어스 및 비-바이어스된 주석 금속 플레이트는 관찰된 효과가 실험에 사용된 회로 보다 본 발명의 시스템의 아연 실리케이트 코팅 때문이라는 것을 나타내면서 인가된 전류에 대해 동일한 저항을 나타냈다.

명백하게, 상기한 관점에서 볼 때, 본 발명에는 많은 수정 및 변형이 가능하다. 그러므로 첨부된 청구범위의 범위 내에서 본 발명은 명세서에 구체적으로 기술한바와는 다르게 실시할 수도 있다는 것을 이해할 것이다.

Claims (24)

1. (a) 부식성 환경에 접해 있는 금속 구조물(6)의 표면의 적어도 일부분과 전도성 접촉 상태에 있고, 상기 표면과 상기 부식성 환경 사이에 계면 층을 형성하는 전도성 아연 실리케이트 코팅물(4); 및

   (b) 축전기 또는 저항기(13)에 의하여 상기 금속 구조물(6)에 순 음의 바이어스를 제공하며, 상기 금속 구조물(6)에 직접 커플링된 음극 단자(11), 및 상기 음극 단자로부터 떨어진 위치에서 상기 금속 구조물(6)에 커플링된 양극 단자(12)를 갖는 전력 공급 수단(10)을 포함하는 수단

   를 포함함을 특징으로 하는, 부식성 환경에 접해 있는 금속 구조물(6)의 표면의 부식 방지 장치.
2. 제l항에 있어서, 상기 금속 구조물(6)이 철계 금속 및 전도성 비-철계 금속으로 이루어진 군으로부터 선택된 금속을 포함하는 장치.
3. 제2항에 있어서, 상기 금속이 강철인 장치.
4. 제2항에 있어서, 상기 금속이 알루미늄인 장치.
5. 제1항에 있어서, 상기 전력 공급 수단(10)이 상기 장치에 0.5 내지 30 V를전달하는 장치.
6. 제1항에 있어서, 상기 전력 공급 수단(10)이 상기 장치에 10 내지 20 V를 전달하는 장치.
7. 제1항에 있어서, 상기 전력 공급 수단(10)이 전지 및 태양 전지로 이루어진 군으로부터 선택된 직류 전력 공급 수단인 장치.
8. 제1항에 있어서, 상기 전력 공급 수단(10)이 교류 전력 공급 수단인 장치.
9. 제7항에 있어서, 상기 전력 공급 수단(10)이 전지인 장치.
10. 제7항에 있어서, 상기 전력 공급 수단(10)이 태양 전지인 장치.
11. 제1항에 있어서, 상기 금속 구조물(6)이 금속 운반부, 교량 부재, 철도 커플링 메카니즘, 제련장치, 컨테이너 및 금속 타워로 이루어진 군으로부터 선택된 것인 장치.
12. 제1항에 있어서, 상기 전도성 아연 실리케이트 코팅물(4)이 건조 코팅물을 기준으로 아연을 80 내지 92 중량%의 양으로 함유하는 장치.
13. 제1항에 있어서, 상기 전도성 아연 실리케이트 코팅물(4)이 건조 코팅물을 기준으로 아연을 85 내지 89 중량%의 양으로 함유하는 장치.
14. 부식성 환경에 접해 있는 금속 구조물(6)의 표면의 적어도 일부분과 전도성 접촉 상태에 있고 상기 표면과 상기 부식성 환경 사이에 계면 층을 형성하는 전도성 아연 실리케이트 코팅물(4)을 상기 표면에 갖는 금속 구조물(4) 상에 상기 표면의 부식을 방지하기에 충분한 순 음의 바이어스를 유도 및 유지하는 것을 포함함을 특징으로 하는, 부식성 환경과 접해 있는 금속 구조물(6)의 표면의 부식 방지 방법.
15. 제14항에 있어서, 상기 순 음의 바이어스가, 축전기 또는 저항기(13)에 의하여 상기 금속 구조물(6)의 떨어진 위치에 커플링된 양극 단자(12) 및 상기 금속 구조물(6)에 직접 커플링된 음극 단자(11)를 갖는 전력 공급 수단(10)을 포함함을 특징으로 하는 수단에 의하여 유도되고 유지되는 것인 방법.
16. 제15항에 있어서, 상기 전력 공급 수단(10)이 상기 장치에 0.5 내지 30 V를 전달하는 방법.
17. 제15항에 있어서, 상기 전력 공급 수단(10)이 상기 장치에 10 내지 20 V를전달하는 방법.
18. 제15항에 있어서, 상기 전력 공급 수단(10)이 전지 및 태양 전지로 이루어진 군으로부터 선택된 직류 전력 공급 수단인 방법.
19. 제15항에 있어서, 상기 전력 공급 수단(10)이 교류 전력 공급 수단인 방법.
20. 제18항에 있어서, 상기 전력 공급 수단(10)이 전지인 방법.
21. 제18항에 있어서, 상기 전력 공급 수단(10)이 태양 전지인 방법.
22. 제11항에 있어서, 상기 컨테이너가 저장 사일로(silo) 및 저장 빈(bin)으로 이루어진 군으로부터 선택된 것인 장치.
23. 제11항에 있어서, 상기 금속 운반부가 자동차, 트럭, 탱크, 해상 운송 수단, 기차 및 비행기로 이루어진 군으로부터 선택된 운송 수단의 금속부인 장치.
24. 제14항에 있어서, 상기 순 음의 바이어스가 상기 아연 실리케이트 코팅물(4)에 반도체 특성을 제공하기에 충분한 것인 방법.