KR100324328B1 - Switching circuit for bit line driving voltage - Google Patents
Switching circuit for bit line driving voltage Download PDFInfo
- Publication number
- KR100324328B1 KR100324328B1 KR1019990054141A KR19990054141A KR100324328B1 KR 100324328 B1 KR100324328 B1 KR 100324328B1 KR 1019990054141 A KR1019990054141 A KR 1019990054141A KR 19990054141 A KR19990054141 A KR 19990054141A KR 100324328 B1 KR100324328 B1 KR 100324328B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- bit line
- high voltage
- output
- unit
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 2
- 238000005086 pumping Methods 0.000 abstract description 16
- 239000002784 hot electron Substances 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 비트라인 구동 전압 스위치 회로에 관한 것으로, 종래의 기술에 있어서는 비트라인의 전압을 챠지 펌핑부에 의해 생성하면 열전자(Hot electron) 방식의 프로그램을 하면 전류의 소모가 크게되어 챠지 펌핑부의 용량이 커야되며 이에 따라 전체 칩에서 챠지 펌핑부가 차지하는 면적이 커지게 되며, 또한 챠지 펌핑부가 비트라인을 구동하기 위한 전압을 생성하는데 필요한 셋업 시간이 있어 전반적인 프로그램 시간이 길어지고, 고전압 입력단에 고전압이 입력되어 이를 전압강하시켜 비트라인을 구동하면 고전압 전원이 불안정할 때마다 직접적으로 비트라인에 영향을 주게 되어 프로그램 특성이 저하되는 문제점이 있었다. 따라서, 본 발명은 외부전원 입력단의 입력 전압이 고전압(Vpp)인지 아닌지를 검출하는 고전압 검출부와; 비트라인 전압 조정부를 구동시키기 위한 기준전압을 생성하는 기준전압 발생부와; 입력된 고전압을 이용하여 비트라인에 인가하기 위한 고전압(VCC+)을 생성하는 비트라인 전압 조정부와; 상기 고전압 검출부의 출력에 따라 고전압(VCC+) 또는 전원전압(VCC)을 선택하여 비트라인으로 출력하는 전압 스위칭부를 포함하여 구성함으로써 전원전압을 그대로 비트라인에 공급하도록 함으로써 칩의 면적을 줄이고, 프로그램시 필요한 전원의 셋업 시간을 감소시켜 전체적인 프로그램 시간을 단축시키고, 고전압의 레벨에 관계없이 비트라인을 안정되게 구동하여 프로그램 특성을 향상시키는 효과가 있다.The present invention relates to a bit line driving voltage switch circuit. In the related art, when a voltage of a bit line is generated by a charge pumping unit, a hot electron type program causes a large current consumption, thereby increasing the capacity of the charge pumping unit. This increases the area of the charge pumping portion of the entire chip, and the setup time required for the charge pumping portion to generate the voltages to drive the bitline increases the overall program time and the high voltage input to the high voltage input. When the bit line is driven by dropping the voltage, whenever the high voltage power source is unstable, the bit line is directly influenced and thus the program characteristics are deteriorated. Therefore, the present invention includes a high voltage detector for detecting whether the input voltage of the external power input terminal is a high voltage (Vpp); A reference voltage generator for generating a reference voltage for driving the bit line voltage adjuster; High voltage (VCC + to apply to bit line using input high voltage) A bit line voltage adjusting unit for generating C); High voltage VCC + according to the output of the high voltage detector ) Or a voltage switching unit that selects the power supply voltage (VCC) and outputs it to the bit line, thereby supplying the power supply voltage to the bit line as it is. There is an effect of shortening the time and stably driving the bit line regardless of the level of the high voltage, thereby improving the program characteristics.
Description
본 발명은 비트라인 구동 전압 스위치 회로에 관한 것으로, 특히 비트라인을 구동하기 위한 전압을 생성하는 챠지 펌핑부를 삭제하고, 대신 전원전압을 그대로 비트라인에 공급하도록 함으로써 칩의 면적을 줄이고, 프로그램시 필요한 전원의 셋업 시간을 감소시켜 전체적인 프로그램 시간을 단축시키고, 고전압의 레벨에 관계없이 비트라인을 안정되게 구동하여 프로그램 특성을 향상시키는 비트라인 구동 전압 스위치 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bit line driving voltage switch circuit, and in particular, eliminates a charge pumping unit for generating a voltage for driving a bit line, and instead reduces the area of the chip by supplying the power supply voltage to the bit line. The present invention relates to a bit line driving voltage switch circuit that reduces a power supply setup time to shorten an overall program time and stably drives a bit line regardless of a high voltage level, thereby improving program characteristics.
도1은 종래 비트라인 구동 전압 스위치 회로의 구성을 보인 블록도로서, 이에 도시된 바와 같이 고전압 입력단(VPP)으로 입력되는 전압의 레벨을 검출하는 전압 검출부(1)와; 상기 전압 검출부(1)에서 검출된 전압이 전원전압(VCC)일 경우 이를 펌핑하여 출력하는 챠지 펌핑부(2)와; 고전압 입력단(VPP)으로 고전압(Vpp)이 입력될 경우 이를 전압 강하시키는 전압 강하부(4)와; 상기 전압 검출부(1)에서 출력되는 제어신호에 의해 고전압이 입력될 경우 전압 강하부(4)를 거쳐 입력되는 고전압을 비트라인으로 출력하고, 전원전압이 입력될 경우 챠지 펌핑부(2)에서 펌핑된 전압을 비트라인으로 출력하는 전압 스위칭부(3)로 구성된다.Fig. 1 is a block diagram showing the configuration of a conventional bit line driving voltage switch circuit, and as shown therein, a voltage detector 1 for detecting a level of a voltage input to a high voltage input terminal VPP; A charge pumping unit (2) for pumping and outputting the voltage detected by the voltage detecting unit (1) when it is a power supply voltage (VCC); A voltage drop unit 4 for dropping the voltage when the high voltage Vpp is input to the high voltage input terminal VPP; When a high voltage is input by the control signal output from the voltage detector 1, the high voltage input through the voltage dropping unit 4 is output as a bit line, and when the power supply voltage is input, the charge pumping unit 2 pumps the high voltage. It consists of a voltage switching unit 3 for outputting the voltage to the bit line.
여기서, 전압 강하부(4)는 게이트와 소오스가 공통 접속된 3단의 엔모스 트랜지스터(NM1∼NM3)가 직렬 연결되어 구성된다.Here, the voltage drop section 4 is configured by connecting three stage NMOS transistors NM1 to NM3 in which a gate and a source are commonly connected.
이하, 상기와 같이 구성된 비트라인 구동 전압 스위치 회로의 동작 및 작용을 설명하면 다음과 같다.Hereinafter, the operation and operation of the bit line driving voltage switch circuit configured as described above will be described.
먼저, 고전압 입력단(VPP)에 고전압(Vpp)이 입력되면 전압 검출부(1)가 이를 감지하여 전압 스위칭부(3)에 제어신호를 출력한다.First, when the high voltage Vpp is input to the high voltage input terminal VPP, the voltage detector 1 detects this and outputs a control signal to the voltage switching unit 3.
이때 입력된 고전압(Vpp)은 전압 강하부(4)를 거쳐 전압이 강하된 상태로 전압 스위칭부(3)로 입력되며 상기 전압 검출부(1)의 제어신호에 의해 제어되어 출력된다.At this time, the input high voltage Vpp is input to the voltage switching unit 3 while the voltage drops through the voltage dropping unit 4, and is controlled and output by the control signal of the voltage detection unit 1.
또한, 고전압 입력단(VPP)에 전원전압(VCC)이 입력되면 전압 검출부(1)는 이를 감지하여 챠지 펌핑부(2)에 그 검출신호를 출력한다.In addition, when the power supply voltage VCC is input to the high voltage input terminal VPP, the voltage detector 1 detects this and outputs the detection signal to the charge pumping unit 2.
이에 따라 챠지 펌핑부(2)의 승압 동작으로 비트 라인에 인가할 전압을 생성하고, 전압 스위칭부(3)로 입력되며 전압 검출부(1)의 제어신호에 의해 챠지 펌핑부(2)에서 승압된 전원이 선택되어 출력된다.Accordingly, a voltage to be applied to the bit line is generated by the boosting operation of the charge pumping unit 2, input to the voltage switching unit 3, and boosted by the charge pumping unit 2 by the control signal of the voltage detection unit 1. Power is selected and output.
그러나, 상기 종래의 기술에 있어서는 비트라인의 전압을 챠지 펌핑부에 의해 생성하면 열전자(Hot electron) 방식의 프로그램을 하면 전류의 소모가 크게되어 챠지 펌핑부의 용량이 커야되며 이에 따라 전체 칩에서 챠지 펌핑부가 차지하는 면적이 커지게 되며, 또한 챠지 펌핑부가 비트라인을 구동하기 위한 전압을 생성하는데 필요한 셋업 시간이 있어 전반적인 프로그램 시간이 길어지고, 고전압 입력단에 고전압이 입력되어 이를 전압강하시켜 비트라인을 구동하면 고전압 전원이 불안정할 때마다 직접적으로 비트라인에 영향을 주게 되어 프로그램 특성이 저하되는 문제점이 있었다.However, in the conventional technology, when the voltage of the bit line is generated by the charge pumping unit, the hot electron method requires a large current consumption, and thus the charge pumping unit needs to have a large capacity. The additional area becomes larger, and the setup time required for the charge pumping unit to generate the voltage for driving the bit line increases the overall program time, and when the high voltage is input to the high voltage input terminal, the voltage is dropped to drive the bit line. Whenever a high voltage power supply is unstable, the bit line is directly affected, resulting in a deterioration of program characteristics.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로,챠지 펌핑부를 삭제하고 대신 전원전압을 그대로 비트라인에 공급하도록 함으로써 칩의 면적을 줄이고, 프로그램시 필요한 전원의 셋업 시간을 감소시켜 전체적인 프로그램 시간을 단축시키고, 고전압의 레벨에 관계없이 비트라인을 안정되게 구동하여 프로그램 특성을 향상시키는 비트라인 구동 전압 스위치 회로를 제공함에 그 목적이 있다.Therefore, the present invention was created to solve the above-mentioned conventional problems, and by eliminating the charge pumping unit and supplying the power supply voltage to the bit line instead, it reduces the area of the chip and reduces the setup time of the power supply required during programming. The purpose of the present invention is to provide a bit line driving voltage switch circuit that improves program characteristics by shortening the overall program time and stably driving the bit line regardless of the high voltage level.
도 1은 종래 비트라인 구동 전압 스위치 회로의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional bit line driving voltage switch circuit.
도 2는 본 발명에 의한 비트라인 구동 전압 스위치 회로의 구성을 보인 회로도.2 is a circuit diagram showing the configuration of a bit line driving voltage switch circuit according to the present invention;
도 3은 상기 도2의 발명에 의해 출력되는 비트라인 구동전압의 타이밍도.3 is a timing diagram of a bit line driving voltage output by the invention of FIG.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
10 : 고전압 검출부 20 : 기준전압 발생부10: high voltage detector 20: reference voltage generator
30 : 비트라인 전압 조정부 40 : 전압 스위칭부30: bit line voltage adjusting unit 40: voltage switching unit
30a : 전류 미러부 30b : 차동 증폭부30a: current mirror portion 30b: differential amplifier
30c : 출력전압 조절부 40a : 스위칭 제어신호 출력부30c: output voltage control unit 40a: switching control signal output unit
40b : 스위칭부 MP1∼MP7 : 피모스 트랜지스터40b: switching unit MP1 to MP7: PMOS transistor
MN1∼MN8 : 엔모스 트랜지스터 INV1∼INV3 : 인버터MN1 to MN8: NMOS transistors INV1 to INV3: Inverter
R1,R2 : 저항R1, R2: resistance
이와 같은 목적을 달성하기 위한 본 발명은 외부전원 입력단(F_VPP)의 입력 전압이 고전압(Vpp)인지 아닌지를 검출하는 고전압 검출부와; 비트라인 전압 조정부를 구동하기 위한 소정의 기준전압을 생성하는 기준전압 발생부와; 입력된 고전압을 이용하여 비트라인에 인가하기 위한 고전압(VCC+)을 생성하는 비트라인 전압 조정부와; 상기 고전압 검출부에서 출력되는 고전압 검출신호(bl_ctl)에 의해 내부에서 생성된 고전압(VCC+) 또는 전원전압(VCC)을 비트라인으로 출력하기 위한 스위칭 제어신호를 출력하는 스위칭 제어신호 출력부와; 상기 스위칭 제어신호에 의해 스위칭되어, 고전압(VCC+) 또는 전원전압(VCC)을 비트라인으로 출력하는 스위칭부를 포함하여 구성한 것을 특징으로 한다.The present invention for achieving the above object includes a high voltage detection unit for detecting whether or not the input voltage of the external power input (F_VPP) is a high voltage (Vpp); A reference voltage generator for generating a predetermined reference voltage for driving the bit line voltage adjuster; High voltage (VCC + to apply to bit line using input high voltage) A bit line voltage adjusting unit for generating C); The high voltage VCC + generated therein by the high voltage detection signal bl_ctl output from the high voltage detection unit. Or a switching control signal output unit for outputting a switching control signal for outputting a power supply voltage VCC to a bit line; Switched by the switching control signal, high voltage (VCC + ) Or a switching unit for outputting a power supply voltage VCC to a bit line.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도2는 본 발명에 의한 비트라인 구동 전압 스위치 회로의 구성을 보인 회로도로서, 이에 도시한 바와 같이 외부전원 입력단(F_VPP)의 입력 전압이 고전압(Vpp)인지 아닌지를 검출하는 고전압 검출부(10)와; 비트라인 전압 조정부(30)를 구동시키기 위한 기준전압을 생성하는 기준전압 발생부(20)와; 입력된 고전압(Vpp)을 이용하여 비트라인 전압을 생성하는 비트라인 전압 조정부(30)와; 비트라인으로 출력할 전압을선택적으로 출력하는 전압 스위칭부(40)로 구성된다.FIG. 2 is a circuit diagram showing the configuration of a bit line driving voltage switch circuit according to the present invention. As shown therein, a high voltage detection unit 10 for detecting whether an input voltage of an external power input terminal F_VPP is a high voltage Vpp and ; A reference voltage generator 20 for generating a reference voltage for driving the bit line voltage adjuster 30; A bit line voltage adjusting unit 30 generating a bit line voltage using the input high voltage Vpp; The voltage switching unit 40 selectively outputs a voltage to be output to the bit line.
여기서, 상기 기준전압 발생부(20)는 비트라인 전압 조정부(30)가 차동 증폭기와 같은 동작(차동 증폭기의 이득 × Vref)을 하기 때문에 여기에 필요한 기준전압(Vref = 약 2.14V)을 공급하기 위한 것이다.In this case, the reference voltage generator 20 supplies the reference voltage (Vref = about 2.14V) necessary for the bit line voltage adjusting unit 30 to operate like a differential amplifier (gain × Vref of the differential amplifier). It is for.
또한, 상기 비트라인 전압 조정부(30)는 기준전압 발생부(20)에서 출력되는 기준전압(Vref)에 의해 일정 전류가 흐르도록 하는 차동 증폭부(30b)와; 상기 차동 증폭부(30b)의 입력측과 출력측의 전류가 같도록 조절하는 전류 미러부(30a)와; 상기 전류 미러부(30a)와 차동 증폭부(30b)에 의해 출력되는 일정 전압에 의해 출력전압을 조절하는 출력전압 조절부(30c)로 구성한다.In addition, the bit line voltage adjuster 30 may include a differential amplifier 30b for allowing a predetermined current to flow by the reference voltage Vref output from the reference voltage generator 20; A current mirror unit 30a for adjusting the current on the input side and the output side of the differential amplifier 30b to be the same; The output voltage adjusting unit 30c adjusts the output voltage by the constant voltage output by the current mirror unit 30a and the differential amplifier unit 30b.
이때, 상기 전류 미러부(30a)는 피모스 트랜지스터로 구성된 두 개의 전류미러를 직렬 연결하여 외부전원 입력단(F_VPP)의 고전압을 소정전압 강하시킨다.In this case, the current mirror unit 30a connects two current mirrors composed of PMOS transistors in series to drop a high voltage of the external power input terminal F_VPP.
또한, 출력전압 조절부(30c)는 상기 차동 증폭부(30b)의 엔모스 트랜지스터(MN6)의 드레인에 걸리는 전압(Ctl_HV)에 의해 턴온량이 조절되는 엔모스 트랜지스터(MN8)의 소오스측에서 고전압(VCC+)을 출력할 수 있도록 구성한다.Also, the output voltage controller 30c has a high voltage on the source side of the NMOS transistor MN8 whose turn-on amount is controlled by the voltage Ctl_HV applied to the drain of the NMOS transistor MN6 of the differential amplifier 30b. (VCC + ) Can be printed.
다음, 상기 전압 스위칭부(40)는 고전압 검출부(10)에서 출력되는 고전압 검출신호(bl_ctl)에 의해 제어되어 고전압(VCC+) 또는 전원전압을 출력하도록 스위칭 제어신호를 출력하는 스위칭 제어신호 출력부(40a)와; 상기 스위칭 제어신호 출력부(40a)에서 출력되는 제어신호에 의해 스위칭되는 스위칭부(40b)와; 비트라인 전압 조정부(30)의 출력이 고전압(VCC+) 또는 전원전압(VCC)인가에 따라 상기 스위칭제어신호 출력부(40a)의 구동전압을 공급하는 피모스 트랜지스터(MP3)로 구성된다.Next, the voltage switching unit 40 is controlled by the high voltage detection signal bl_ctl output from the high voltage detection unit 10 so that the high voltage VCC + Or a switching control signal output unit 40a for outputting a switching control signal to output a power supply voltage; A switching unit 40b switched by the control signal output from the switching control signal output unit 40a; The output of the bit line voltage adjuster 30 is high voltage (VCC + Or PMOS transistor MP3 for supplying the driving voltage of the switching control signal output section 40a according to application of the power supply voltage VCC.
즉, 상기 피모스 트랜지스터(MP3)는 비트라인 전압 조정부(30)의 출력이 고전압(VCC+)일 경우에는 스위칭부(40b)의 피모스 트랜지스터(MP4)를 턴온시키기 위한 제어신호를 출력하기 위해 스위칭 제어신호 출력부(40a)의 구동전압으로 고전압(VCC+)을 공급하고, 전원전압(VCC)이 입력될 경우는 상기 스위칭 제어신호 출력부(40a)의 구동전압으로 전원전압(VCC)이 공급되게 한다.That is, the output of the bit line voltage adjuster 30 has the high voltage VCC + in the PMOS transistor MP3. ), A high voltage (VCC +) as a driving voltage of the switching control signal output unit 40a to output a control signal for turning on the PMOS transistor MP4 of the switching unit 40b. When the power supply voltage VCC is input, the power supply voltage VCC is supplied to the driving voltage of the switching control signal output unit 40a.
이와 같이 구성한 본 발명에 따른 일실시예의 동작을 첨부한 도3을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.Referring to Figure 3 attached to the operation of an embodiment of the present invention configured as described above in more detail as follows.
먼저, 플레시 메모리의 프로그램시 외부 전원(F_VPP)이 고전압(Vpp)일 경우, 고전압 검출부(10)의 노드(N1)는 '하이'가 되고, 다시 인버터(INV1)를 거쳐 노드(N2)는 '로우'가 되며 최종적으로 인버터(INV2)에 의하여 그 고전압 검출신호(bl_ctl)는 '하이'가 된다.First, when the external power supply F_VPP is a high voltage Vpp during programming of the flash memory, the node N1 of the high voltage detection unit 10 becomes 'high', and again through the inverter INV1, the node N2 becomes 'high'. 'Low' and the high voltage detection signal bl_ctl becomes 'high' by the inverter INV2.
이때 노드(N3)는 '로우'가 되어 엔모스 트랜지스터(MN1)를 턴오프시키게 된다.At this time, the node N3 becomes 'low' to turn off the NMOS transistor MN1.
기준전압 발생부(20)에서 기준전압(Vref)이 비트라인 전압 조정부(30)의 엔모스 트랜지스터(MN5)의 게이트로 입력되어 저항비(R2/R3)에 비례하여 그 출력단(REG_OUT)에 전원전압(VCC)보다 높은 고전압(VCC+)이 생성된다.The reference voltage Vref is input from the reference voltage generator 20 to the gate of the NMOS transistor MN5 of the bit line voltage adjuster 30 and is supplied to the output terminal REG_OUT in proportion to the resistance ratio R2 / R3. High voltage (VCC +) higher than voltage (VCC) ) Is generated.
이때 '하이'인 고전압 검출부(10)의 고전압 검출신호(bl_ctl)는 엔모스 트랜지스터(MN3)를 턴온시켜 노드(N11)를 '로우'로 만들고, 피모스 트랜지스터(MP4)가 턴온되어 비트라인 전압 입력단(V_BL)에 고전압(VCC+)이 출력되어 플레시 메모리의 비트라인에 인가됨으로써 플레시 메모리를 프로그램할 수 있게 된다.At this time, the high voltage detection signal bl_ctl of the high voltage detecting unit 10 that is 'high' turns on the NMOS transistor MN3 to make the node N11 'low', and the PMOS transistor MP4 is turned on to turn on the bit line voltage. High voltage VCC + at input V_BL ) Is output and applied to the bit line of the flash memory to allow the flash memory to be programmed.
다음, 플레시 메모리의 프로그램시 외부 전원(F_VPP)이 전원전압(VCC)일 경우, 고전압 검출부(10)의 노드(N1)는 '로우'가 되고, 다시 인버터(INV1)를 거쳐 노드(N2)는 '하이'가 되며 최종적으로 인버터(INV2)에 의하여 그 고전압 검출신호(bl_ctl)은 '로우'가 된다.Next, when the external power supply F_VPP is the power supply voltage VCC during programming of the flash memory, the node N1 of the high voltage detection unit 10 becomes 'low', and the node N2 passes through the inverter INV1 again. The high voltage detection signal bl_ctl becomes 'low' by the inverter INV2.
이때 노드(N3)는 인버터(INV3)에 의해 '하이'가 되어 엔모스 트랜지스터(MN1)을 턴온시키게 된다.At this time, the node N3 becomes 'high' by the inverter INV3 to turn on the NMOS transistor MN1.
상기 엔모스 트랜지스터(MN1)의 턴온으로 고전압 제어신호(Ctl_HV)는 '로우'가 되어 엔모스 트랜지스터(MN8)를 턴오프시키고, '로우'인 고전압 검출부(10)의 고전압 검출신호(bl_ctl)에 의해 피모스 트랜지스터(MP3)가 턴온되어 비트라인 전압 조정부(30)의 출력단(REG_OUT)에는 전원전압(VCC)이 출력된다.When the NMOS transistor MN1 is turned on, the high voltage control signal Ctl_HV becomes 'low' to turn off the NMOS transistor MN8 and to the high voltage detection signal bl_ctl of the high voltage detector 10 that is 'low'. As a result, the PMOS transistor MP3 is turned on, and the power supply voltage VCC is output to the output terminal REG_OUT of the bit line voltage adjusting unit 30.
이때 '로우'인 고전압 검출부(10)의 고전압 검출신호(bl_ctl)에 의하여 엔모스 트랜지스터(MN4)가 턴온되고, 노드(N12)는 '로우'가 되어 피모스 트랜지스터(MP5)를 턴온시켜 비트라인 전압 입력단(V_BL)에 전원전압(VCC)을 출력시켜 플레시 메모리를 프로그램할 수 있게 된다.At this time, the NMOS transistor MN4 is turned on by the high voltage detection signal bl_ctl of the high voltage detector 10 which is 'low', and the node N12 is 'low' to turn on the PMOS transistor MP5 to turn on the bit line. The flash memory can be programmed by outputting the power supply voltage VCC to the voltage input terminal V_BL.
따라서, 도3의 (a)에 도시된 바와 같이 외부전압 입력단(F_VPP)으로 고전압(약 12V)이 입력되면 전압 스위칭부(40)를 제어하기 위한 고전압 검출부(10)의 고전압 검출신호(bl_ctl)는 '하이'가 되고, 그에 따라 비트라인 전압 입력단(V_BL)으로 출력되는 전압은 (c)에 도시된 바와 같이 고전압(VCC+)이 된다.Therefore, as shown in FIG. 3A, when a high voltage (about 12 V) is input to the external voltage input terminal F_VPP, the high voltage detection signal bl_ctl of the high voltage detection unit 10 for controlling the voltage switching unit 40. Becomes 'high', and accordingly, the voltage output to the bit line voltage input terminal V_BL is a high voltage VCC + as shown in (c). )
그리고, 외부전압 입력단(F_VPP)으로 입력된 전압이 전원전압(VCC)일 경우에는 전압 검출부(10)의 고전압 검출신호(bl_ctl)는 '로우'가 되며, 그에 따라 비트라인 전압 입력단(V_BL)으로 출력되는 전압은 (c)에 도시된 바와 같이 전원전압(VCC)이 된다.When the voltage input to the external voltage input terminal F_VPP is the power supply voltage VCC, the high voltage detection signal bl_ctl of the voltage detector 10 becomes 'low', and accordingly, to the bit line voltage input terminal V_BL. The output voltage becomes the power supply voltage VCC as shown in (c).
이때, 외부전압 입력단(F_VPP)으로 고전압이 입력되는 초기에 비트라인 전압 입력단(V_BL)으로 출력되는 전압이 불안정한 것은 고전압 입력에 의한 기준전압 발생부(20)의 동작에 의한 것으로, 전체 회로의 동작에는 영향을 미치지 않는다.At this time, the unstable voltage output to the bit line voltage input terminal V_BL when the high voltage is input to the external voltage input terminal F_VPP is caused by the operation of the reference voltage generator 20 by the high voltage input, and the operation of the entire circuit Does not affect.
이상에서 설명한 바와 같이 본 발명 비트라인 구동 전압 스위치 회로는, 비트라인 구동을 위한 전압을 생성하는 챠지 펌핑부를 삭제하고, 대신 전원전압을 그대로 비트라인에 공급하도록 함으로써, 칩의 면적을 줄이고, 프로그램시 필요한 전원의 셋업 시간을 감소시켜 전체적인 프로그램 시간을 단축시키고, 고전압의 레벨에 관계없이 비트라인을 안정되게 구동하여 프로그램 특성을 향상시키는 효과가 있다.As described above, the bit line driving voltage switch circuit of the present invention eliminates the charge pumping unit that generates the voltage for driving the bit line, and instead, supplies the power supply voltage to the bit line as it is, thereby reducing the area of the chip and programming. This reduces the setup time of the required power supply, shortens the overall program time, and improves the program characteristics by driving the bit line stably regardless of the high voltage level.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054141A KR100324328B1 (en) | 1999-12-01 | 1999-12-01 | Switching circuit for bit line driving voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054141A KR100324328B1 (en) | 1999-12-01 | 1999-12-01 | Switching circuit for bit line driving voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010053676A KR20010053676A (en) | 2001-07-02 |
| KR100324328B1 true KR100324328B1 (en) | 2002-02-16 |
Family
ID=19622937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054141A KR100324328B1 (en) | 1999-12-01 | 1999-12-01 | Switching circuit for bit line driving voltage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100324328B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001306A (en) * | 1994-06-24 | 1996-01-25 | 배순훈 | Washing / Dehydration Switching Brake of Dual Power Drive Washer |
-
1999
- 1999-12-01 KR KR1019990054141A patent/KR100324328B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960001306A (en) * | 1994-06-24 | 1996-01-25 | 배순훈 | Washing / Dehydration Switching Brake of Dual Power Drive Washer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010053676A (en) | 2001-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100362700B1 (en) | Voltage regulator circuit built in a semiconductor memory device | |
| US6518828B2 (en) | Pumping voltage regulation circuit | |
| US5856748A (en) | Sensing amplifier with current mirror | |
| US6041012A (en) | Semiconductor integrated circuit device having a booster circuit and a storage device | |
| US6385086B1 (en) | Nonvolatile semiconductor memory device capable of high speed generation of rewrite voltage | |
| JP4361648B2 (en) | Internal power supply voltage generation circuit | |
| KR100399437B1 (en) | Internal power voltage generating device | |
| JPH07122998B2 (en) | High voltage generation circuit for semiconductor memory device | |
| US7439794B2 (en) | Power source circuit | |
| KR100521385B1 (en) | High voltage generator circuit and semiconductor memory device including the same | |
| US6512698B2 (en) | Semiconductor device | |
| JP3967722B2 (en) | Semiconductor device | |
| KR100324328B1 (en) | Switching circuit for bit line driving voltage | |
| KR100455848B1 (en) | Voltage regulation circuit | |
| KR100566301B1 (en) | Internal voltage generator | |
| KR100495854B1 (en) | Boosting circuit | |
| KR100187665B1 (en) | Flash memory device | |
| KR100554135B1 (en) | Wordline Bootstrap Circuit | |
| US6535429B2 (en) | Reading circuit for a memory cell | |
| US6836436B2 (en) | Voltage generator for flash memory device | |
| KR100475896B1 (en) | High Voltage Regulation Circuit | |
| KR100536575B1 (en) | Array power supply circuit | |
| KR100714045B1 (en) | Control circuit for high voltage switch | |
| KR100631936B1 (en) | Internal voltage generation circuit | |
| KR19980074416A (en) | The pumping voltage detection circuit of the charge pump |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051223 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |