KR100324270B1 - 고주파 플라즈마 디스플레이 패널 소자 - Google Patents

고주파 플라즈마 디스플레이 패널 소자 Download PDF

Info

Publication number
KR100324270B1
KR100324270B1 KR1019990020303A KR19990020303A KR100324270B1 KR 100324270 B1 KR100324270 B1 KR 100324270B1 KR 1019990020303 A KR1019990020303 A KR 1019990020303A KR 19990020303 A KR19990020303 A KR 19990020303A KR 100324270 B1 KR100324270 B1 KR 100324270B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode
high frequency
address electrode
dielectric layer
Prior art date
Application number
KR1019990020303A
Other languages
English (en)
Other versions
KR20010001232A (ko
Inventor
김외동
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019990020303A priority Critical patent/KR100324270B1/ko
Publication of KR20010001232A publication Critical patent/KR20010001232A/ko
Application granted granted Critical
Publication of KR100324270B1 publication Critical patent/KR100324270B1/ko

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 방전파워를 저감시킬 수 있는 구조를 가지는 고주파 플라즈마 디스플레이 패널 소자에 관한 것이다.
본 발명의 고주파 플라즈마 디스플레이 패널소자는 서로 직교하도록 형성된 어드레스전극 및 주사전극과, 어드레스전극과 주사전극 사이에 형성된 절연층과, 어드레스전극 및 주사전극의 상부에 형성되며 어드레스전극 부위에만 방전홀을 구비하도록 패터닝된 유전체층을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 방전홀을 가지는 유전체패턴을 형성하여 방전홀에서의 어드레스전극과 방전공간 사이의 유전층 두께를 줄임으로써 방전전압을 낮출 수 있으므로 회로비용을 절감할 수 있게 된다.

Description

고주파 플라즈마 디스플레이 패널 소자{Plasma Display Panel Device Of High Frequency}
본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 특히 고주파를 이용하는 경우 방전전압을 저감시킬 수 있는 구조를 가지는 고주파 플라즈마 디스플레이 패널 소자에 관한 것이다.
최근 들어, 대형 평판 표시장치의 필요에 따라 대면적의 평판 디스플레이로서 패널 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다)이 주목받고 있다. PDP는 통상 가스방전 현상을 이용하는 것으로 가스방전시 발생하는 진공자외선이 형광체를 발광시킴으로써 발생하는 가시광을 이용하여 화상을 표시하게 된다. 이러한 PDP는 제작 및 대면적화의 용이성, 광시야각 등의 장점을 가지고 있어 대형 벽걸이 TV(Television)로 기대되고 있다. 그런데, PDP는 발광효율과 비용문제로 인하여 상용화에 걸림돌이 되고 있다. 비용문제는 PDP가 대량 생산화, 일반화되면서 감소하리라 예상되지만 효율은 현재 구조와 구동방식으로는 개선하는데 어려움이 있다.
상세히 하면, PDP는 통상 매트릭스 형태의 색화소에 대응되는 방전셀들을 구성으로 한다. 이러한 방전셀들은 어드레스방전에 의해 선택된 후 계속적인 유지방전에 의해 발생된 진공 자외선이 형광체를 발광시킴으로써 가시광을 방출하게 된다. 이 경우 PDP는 유지방전기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 단계적인 밝기(Gray Scale)를 표시하게 된다. 유지방전 횟수는 PDP의 발광휘도 및 발광효율을 결정하는 중요한 요소가 되고 있다. 그런데, 기존의 저주파 AC 전압을 이용하여 유지방전을 발생시키는 경우 유지방전은 인가되는 전압펄스마다 짧은 순간에 1번씩만 발생하고 그 외의 대부분 시간은 벽전하 형성 및 다음 방전을 위한 준비단계로 소비됨으로써 PDP의 발광효율은 낮을 수밖에 없었다.
이러한 PDP의 낮은 발광효율 문제를 해결하고자 최근에는 고주파전압을 유지전압으로 인가하는 방법이 도입되었다. 이 경우, 보통 수 MHz 내지 수백 MHz 대의 고주파전압을 인가하여 방전공간에 진동전계가 발생하게 되므로 전자가 진동운동을 하면서 방전가스를 연속적으로 이온화시키고 여기시키게 된다. 이에 따라, 방전공간에서는 거의 대부분의 방전시간동안 전자의 소멸없이 연속적인 방전, 즉 고주파방전이 발생하게 된다. 이러한 고주파 방전은 글로우 방전에서 전극간의 거리가 긴 경우 방전효율이 매우 높은 양광주(Positive Column)와 같은 물리적인 효과를 갖게 된다. 이에 따라, 고주파 방전을 이용하는 PDP는 방전효율을 현저하게 향상시킬 수 있게 되었다.
도 1 및 도 2를 참조하면, 고주파 PDP에 대한 사시도 및 단면도가 도시되어 있다.
도 1 및 도 2에서 고주파 PDP는 상부기판(10) 상에 고주파전극(12)과 상부 유전층(13)이 순차적으로 형성된 간단한 구조를 가지는 상판을 구비한다. 고주파전극(12)은 고주파전압을 공급한다. 상부 유전층(13)은 플라즈마와의 절연, 전하축적 및 전극을 보호하는 역할을 하게 된다. 그리고, 고주파 PDP는 하부기판(14) 상에 어드레스전극(16), 제1 하부 유전층(18), 주사전극(20), 제2 하부유전층(22), 보호막(24)이 순차적으로 형성된 구조를 가지는 하판을 구비한다. 하판은 상판에 비하여 복잡한 구조를 가진다. 어드레스전극(16)은 고주파전극(12)과 나란하게 형성되어 데이터전압을 공급한다. 주사전극(20)은 주사전압을 공급함과 아울러 고주파전극(12)의 상대전극인 그라운드전극으로 사용된다. 제1 하부 유전층(18)은 어드레스전극(16)과 주사전극(20)을 절연을 목적으로 형성되고, 제2 하부 유전층(22)은 플라즈마와의 절연과 전하의 축적을 목적으로 형성된다. 보호막(24)은 제2 하부 유전층(22)의 보호와 높은 이차전자 방출계수를 가져 방전전압을 낮출 수 있는 목적으로 형성된다. 이러한 상판과 하판 사이에는 형광체(28)가 도포된 격자형 격벽(28)이 형성되어 방전공간을 마련하게 된다. 종래의 저주파 교류형(AC)은 유지방전시 면방전을 함에 따라 방전셀별로 플라즈마를 격리시키는데 어려움이 없어 통상 스트라이프(Stripe)형 격벽이 형성되었으나, 고주파 PDP는 대향방전을 하고 원할한 고주파방전을 위해 격벽의 높이가 상대적으로 높게 설정되므로 방전셀 별로 플라즈마를 격리시키는데 어려움이 있어 격자형 격벽(26)이 형성된다. 형광체(28)는 하판에서 생성되는 방전을 방해하지 않고 발생된 가시광이 상판을 통해 잘 투과될 수 있도록 격벽(26)의 표면에만 도포된다. 그리고, 방전공간에는 방전가스가 충진되게 된다.
이러한 구성으로 고주파 PDP에 매트릭스 형태로 배열된 방전셀 각각은 어드레스전극(16)에 데이터신호가 공급됨과 아울러 주사전극(20)에 주사신호가 공급되면 어드레스방전이 발생함으로써 선택된다. 그리고, 도 2에 도시된 바와 같이 어드레스방전에 의해 생성된 하전입자들(30)은 고주파전극(12)에 공급되는 고주파전압에 의해 고주파전극(12)과 주사전극(20) 사이에서 이온은 움직이지 못하고 전자만이 두 전극(12, 20)까지 끌려가지 않은 상태로 진동운동을 하게 된다. 이렇게, 진동운동을 하는 전자들은 방전가스를 연속적으로 이온화 및 여기시키게 되고 여기된 원자 및 분자가 기저상태로 천이하면서 진공자외선을 방출하여 형광체를 발광시킴으로써 방전셀들은 가시광을 방출하게 된다. 이어서, 고주파방전을 중지시키고자 하는 경우 주사전극(20)과 어드레스전극(16)에 방전전압 미만의 전압을 인가하게 된다.
이러한 고주파 PDP는 구조상 어드레스전극(16)과 주사전극(20)이 모두 하부기판 상에 위치함에 따라 하부 유전층(18, 22)의 두께(t)가 종래의 저주파 AC형 PDP의 유전층 두께보다 약 2배 정도 두껍게 설정되어 있다. 이 두꺼운 하부 유전층(18, 22)에는 어드레스전극(16)으로부터 방전공간에 인가되는 전압이 보다 많이 흡수됨으로써 방전공간에 인가되는 전압이 낮아질 수밖에 없다. 이에 따라, 방전공간에서 확실한 어드레스방전을 발생시키기 위해서는 두꺼운 하부 유전층(18, 22)에서 흡수되는 전압을 감안하여 어드레스전극(16) 및 주사전극(20)에 보다 높은 라이팅 전압을 인가하여야만 한다. 이 결과, 고주파 PDP에서는 어드레스방전을 위한 라이팅 전압이 높게 인가되어야만 하므로 회로비용이 커지는 문제점을 안고 있다. 여기서, 라이팅전압을 낮추고자 하부 유전층(18, 20) 두께를 작게 설정하는 방법을 고려할 수 있지만 어드레스전극(16)과 주사전극(20) 사이의 제1 하부 유전층(18)의 두께를 줄이는 경우 유전체 브레이크다운(Breakdown) 현상이 발생하게 되므로 상기 방법은 적합하지 않다.
또한, 하부 유전층(18, 22)의 두께가 동일하여 방전 확산이 용이하므로 도 2에 도시된 바와 같이 확산된 전자(32)에 의한 이웃한 방전셀과의 크로스토크(Cross-talk) 현상이 발생하여 오방전 등의 문제점이 있으며 이로 인한 하전입자의 손실로 고주파방전으로 이행하기 위한 파워손실이 증가하는 문제점이 있다.
따라서, 본 발명의 목적은 방전공간과 어드레스전극 사이의 유전체층의 두께를 줄임으로써 라이팅전압을 낮출 수 있도록 하는 고주파 PDP 소자를 제공하는 것이다.
본 발명의 다른 목적은 이웃한 방전셀간의 하전입자 확산에 의한 크로스토크를 방지할 수 있는 고주파 PDP 소자를 제공하는 것이다.
도 1은 종래의 고주파 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 단면도.
도 3은 본 발명의 실시 예에 따른 고주파 플라즈마 디스플레이 패널의 하판에 대한 평면도
도 4a는 도 3의 하판을 A-A'선을 따라 절단한 단면도이고, 도 4b는 B-B'선을 따라 절단한 단면도.
도 5a 내지 도 5e는 도 3 도시된 플라즈마 디스플레이 패널의 제조방법을 단계적으로 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10 : 상부기판 12 : 고주파전극
13 : 상부 유전층 14, 48 : 하부기판
16, 40 : 어드레스전극 18 : 제1 하부 유전층
20, 42 : 주사전극 22 : 제2 하부 유전층
24, 52 : 보호층 26, 46 : 격벽
28 : 형광체 32, 50 : 하전입자
41 : 유전층 44 : 유전체 패턴
상기 목적들을 달성하기 위하여, 본 발명에 따른 고주파 PDP 소자는 서로 직교하도록 형성된 어드레스전극 및 주사전극과, 어드레스전극과 주사전극 사이에 형성된 절연층과, 어드레스전극 및 주사전극의 상부에 형성되며 어드레스전극 부위에만 방전홀을 구비하도록 패터닝된 유전체층을 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 5e를 참조하여 상세히 설명하기로 한다.
도 3 내지 도 4b는 본 발명의 실시 예에 따른 고주파 PDP의 하판에 대한 평면도와 단면도들을 나타낸 것이다.
도 3 내지 도 4b에서 고주파 PDP의 하판은 하부기판(48) 상에 순차적으로 형성된 어드레스전극(40), 제1 하부 유전층(41), 주사전극(42), 유전체 패턴(44)과 격벽(46)을 구비한다. 어드레스전극(40)과 주사전극(42)은 서로 교차하도록 형성된다. 어드레스전극(40)은 어드레스방전을 위한 데이터전압을 공급하는 역할을 한다. 주사전극(42)은 어드레스방전을 위한 주사전압을 공급하는 함과 아울러 고주파전극(도시하지 않음)의 상대전극으로 이용된다. 제1 하부 유전층(41)은 어드레스전극(40)과 주사전극(42)을 절연시키는 역할을 한다. 유전체 패턴(44)은 주사전극(42)에 인접하고 어드레스전극(40)의 위치에 대향되는 방전홀(43)들을 구비하여 방전영역을 제한하게 된다. 유전체패턴(44)에 형성된 방전홀(43)에 의해 도 4a에 도시된 바와 같이 어드레스전극(40)과 방전공간 사이의 거리는 종래보다 짧아지게 된다. 이 결과, 방전홀(43)이 형성된 부분에서 방전이 일어나기 용이하므로 어드레스방전은 방전홀(43)에서만 발생하게 된다. 이 경우, 어드레스방전을 위해 어드레스전극(40)으로부터 방전공간에 인가되는 전압에서 제1 하부유전층(41)에 의해 흡수되는 양이 줄어들게 되므로 그만큼 라이팅전압을 감소시킬 수 있게 된다.
일반적인 평행 평판 전극구조의 글로우방전(Glow Discharge)에서는 전류밀도가 일정하여 방전전류는 방전면적에 의해 결정이 되며 전압을 증가시키면 방전면적이 일정면적에 도달할 때까지 증가하게 된다. 이러한 전압-전류 특성을 이용하여 방전이 일어나는 어드레스전극에 대응하여 유전층패턴(44)에 방전홀(43)을 형성함으로써 방전이 성장하더라도 방전확산이 되지 않도록 하여 방전을 안정적으로 제한할 수 있게 된다. 통상 방전전류는 방전전압 및 기하하적 구조, 재료 및 가스에 의존하는데, 방전전압이나 재료 및 가스가 선정되면 기하학적 구조에 의해 전계가 분포하게 되고 형성된 전계분포에 의해 방전이 결정된다. 평행 평판 전극구조에서는 전류밀도가 음극 및 양극에서 동일하지만 복잡한 기하하적 구조에서는 전계분포에 따라 전류밀도가 다르게 될 수 있다. 그러나, 일반적인 정상 글로우방전에서는 방전면적에 대해서 전류밀도가 거의 일정하다고 할 수 있어 실제로 방전전류는 방전면적에 의존하게 된다. 따라서, 전압을 증가시키면 방전면적이 거의 동일하게 확대된다. 정상 글로우 방전 전압-전류 곡선에서의 동작점은 기하하적 구조 및 방전전압 등에 의해 결정된다. 이에 따라, 본 발명에서와 같이 방전홀(43)을 형성하여 유전층의 두께를 줄여 라이팅전압을 낮추고 방전이 방전홀(43) 내에 제한되는 구조에서는 방전홀(43)의 면적(L1×L2)를 임으로 조절하여 동작점을 결정할 수 있게 된다. 이하, 방전홀(43)의 면적을 결정하는 방법을 살펴보면 다음과 같다.
방전홀(43)의 위치가 어드레스전극(40) 위로만 제한되어 있고, 방전홀(43)의 면적을 제어함으로써 어드레스방전을 제어할 수 있게 된다. 이 경우, 어드레스전극(40)과 주사전극(42) 중 어느 전극이 음극이 되든지는 관계가 없다. 도 3에서 방전홀(43)의 면적을 결정하는 중요한 인자는 주사전극(42) 및 어드레스전극(40) 각각의 폭(Ws, Wd)이다. 또한, 격벽(46)과 격벽(46) 사이의 방전셀 피치(CP)가 제한되어 있으므로 방전홀(43)의 면적 중 L1을 제한하는 인자로 작용하게 된다. 통상, 방전셀은 주사전극(42) 방향으로는 셀의 폭이 좁고 어드레스전극(40) 방향으로는 셀의 폭이 넓은 구조로 되어 있으나 방전셀들 간의 크로스토크를 방지하기 위해서는 주사전극(42) 방향 및 어드레스전극(40) 방향 모두를 고려해야 한다. 도 3에서는 어드레스전극(40) 방향에 방전홀(43)을 형성하고 그 방전홀(43)의 단축방향 길이 L1과 장축방향 길이 L2를 제한함으로써 방전전류를 제한하는 구조로 되어 있다.
먼저, 방전홀(43)에 의해 면적이 제한되는 어드레스전극(40) 위의 방전면적은 대체로 L2×Wd 와 같으며, 방전은 주사전극(42) 상하로 동일하게 발생하므로 전체 방전면적은 2(L2×Wd)가 됨을 알 수 있다. 실제로는 주사전극(42)을 덮고 있는 유전층(44)이 주사전극(42)의 폭보다 조금 넓지만 대체로 주사전극(42)의 폭과 비슷한 값을 가지게 된다. 그 다음, 방전전류가 방전면적에 의해 결정되고 전류밀도가 근사적으로 같으므로 전술한 바와 같이 두 방전면적은 같다고 놓을 수밖에 없다. 다시 말하여, 다음 수학식 1과 같다.
2(L2×Wd) = (L1×Ws)
이 수학식 1을 이용하여 방전홀(43)의 단축방향 길이 L1을 임의로 설정하여 L2를 구하면 다음 수학식 2와 같다.
L2 = (L1/2) × (Ws/Wd)
이 경우, 방전홀(43)의 단축방향 길이 L1은 방전셀 피치(CP)에 의해 제한을 받으므로 L1을 방전셀 피치(CP) 보다 작은 값으로 설정하여 방전홀(43)의 면적(L1×L2)를 결정하게 된다. 예를 들어, 어드레스전극(40)의 폭(Wd)을 80㎛, 주사전극(42)의 폭(Ws)을 200㎛, 방전홀(43)의 단축방향 길이(L1)를 방전셀 피치(CP) 보다 작은 값 즉, VGA급 기준으로 300㎛로 설정하는 경우 방전홀(43)의 장축방향 길이 (L2)는 375㎛가 됨을 알 수 있다. 결과적으로, 방전홀(43)의 단축방향 길이(L1)과 장축방향 길이(L2)의 관계는 주사전극(42)과 어드레스전극(40) 폭(Ws, Wd)의 비와 관계됨을 알 수 있다.
이렇게 결정된 방전홀(43)의 면적에 의해 방전영역이 제한되므로 도 4a 및 도 4b에 도시된 바와 같이 하전입자(50)가 방전홀(43) 바깥으로 확산되는 것을 방지하여 인접한 방전셀간의 크로스토크를 억제할 수 있게 된다. 이 결과, 어드레스방전시 오방전 등의 영향을 줄일 수 있음과 아울러 방전홀(43)의 면적을 제어함으로써 방전전류를 제어할 수 있게 된다.
도 5a 내지 도 5e는 도 4b에 도시된 PDP 하판 제조방법을 단계적으로 나타내는 단면도이다.
도 5a는 하부기판(48) 상에 어드레스전극(40)이 형성된 구조를 나타낸다. 어드레스전극(40)은 통상 스크린프린팅 방법에 의해 하부기판(48) 상에 형성된다. 도 5b는 어드레스전극(40)이 형성된 하부기판(48) 상에 유전층(41)을 형성된 구조를 나타낸다. 이 유전층(41)은 절연을 목적으로 하며 통상 스크린프린팅 방법에 의해 어드레스전극(40)을 덮도록 전면 도포된다. 도 5c는 유전층(41) 위에 주사전극(42)이 형성된 구조를 나타낸다. 주사전극(42)는 스크린프린팅 방법에 의해 어드레스전극(40)과 교차하도록 유전층(41) 상에 형성된다. 도 5d는 주사전극(42)이 형성된 유전층(41) 상에 유전층 패턴(44)이 형성된 구조를 나타낸다. 유전층패턴(44)은 주사전극(42)을 덮도록 유전층(41) 상에 유전물질을 전면 도포한 후 포토마스크를 이용하여 패터닝함으로써 형성하게 된다. 도 5e는 유전층패턴(44) 위에 보호막(52)과 격벽(46)이 순차적으로 형성된 구조를 나타낸다. 보호막(52)은 유전층패턴(44)과, 유전층패턴(44)을 통해 노출된 유전층(41)의 표면에 전면 도포된다. 격벽(46)은 샌드브라스트, 감광성글라스 방법 등에 의해 보호막(52) 위에 형성된다.
상술한 바와 같이, 본 발명에 따른 고주파 PDP 소자는 방전홀을 가지는 유전체패턴을 이용하여 방전홀에서의 어드레스전극과 방전공간 사이의 유전층 두께를 줄임으로써 방전전압을 낮출 수 있음과 아울러 방전이 용이하게 발생하게 된다. 이 결과, 고주파 PDP 소자의 회로비용이 절감될 수 있게 된다. 또한 본 발명에 따른 고주파 PDP 소자에 의하면 방전홀의 면적으로 방전면적이 제어되므로 방전전류의 제어가 용이함과 아울러 방전면적이 제한이 용이하여 하전입자의 확산에 의한 인접한 방전셀간의 크로스토크를 방지할 수 있게 된다. 이 결과, 크로스토크에 의한 오방전 등이 억제될 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 고주파 플라즈마 디스플레이 패널의 하판에 있어서,
    서로 직교하도록 형성된 어드레스전극 및 주사전극과,
    상기 어드레스전극과 주사전극 사이에 형성된 절연층과,
    상기 어드레스전극 및 주사전극의 상부에 형성되며 상기 어드레스전극 부위에만 방전홀을 구비하도록 패터닝된 유전체층을 구비하는 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널 소자.
  2. 제 1 항에 있어서,
    상기 유전체층 위에 도포된 보호막을 더 구비하는 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널 소자.
  3. 제 1 항에 있어서,
    상기 방전홀은 방전공간내의 주사전극에 인접하여 양쪽에 각각 형성된 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널 소자.
  4. 제 1 항에 있어서,
    상기 방전홀의 면적은 상기 어드레스전극과 주사전극의 폭에 의해 결정되는 것을 특징으로 하는 플라즈마 디스플레이 패널 소자.
  5. 제 4 항에 있어서,
    상기 방전홀의 단축방향 길이를 L1, 장축방향 길이를 L2, 상기 어드레스전극의 폭을 Wd, 상기 주사전극의 폭을 Ws라 하는 경우 상기 방전홀의 단축방향 길이 L1이 방전셀의 피치보다 작은 소정의 값을 가지는 경우 상기 방전홀의 장축방향 길이는
    L2 = (L1/2)×(Ws/Wd)
    와 같이 설정되는 것을 특징으로 하는 고주파 플라즈마 디스플레이 패널 소자.
KR1019990020303A 1999-06-02 1999-06-02 고주파 플라즈마 디스플레이 패널 소자 KR100324270B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020303A KR100324270B1 (ko) 1999-06-02 1999-06-02 고주파 플라즈마 디스플레이 패널 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020303A KR100324270B1 (ko) 1999-06-02 1999-06-02 고주파 플라즈마 디스플레이 패널 소자

Publications (2)

Publication Number Publication Date
KR20010001232A KR20010001232A (ko) 2001-01-05
KR100324270B1 true KR100324270B1 (ko) 2002-02-21

Family

ID=19589567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020303A KR100324270B1 (ko) 1999-06-02 1999-06-02 고주파 플라즈마 디스플레이 패널 소자

Country Status (1)

Country Link
KR (1) KR100324270B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030023403A (ko) * 2001-09-13 2003-03-19 엘지전자 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20010001232A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
US6580227B2 (en) Plasma display panel, manufacturing method thereof, and plasma display
EP0932181B1 (en) Plasma display panel
KR100280704B1 (ko) 플라즈마표시장치
US6603266B1 (en) Flat-panel display
JP3523184B2 (ja) 高周波プラズマディスプレーパネル
KR100366099B1 (ko) 격벽의 폭이 다르게 형성된 플라즈마 디스플레이 패널
KR100324270B1 (ko) 고주파 플라즈마 디스플레이 패널 소자
KR100192340B1 (ko) 플라즈마 디스플레이 패널
KR100326533B1 (ko) 고주파 플라즈마 디스플레이 패널 및 그 제조방법
KR100326856B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100326858B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100340444B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100329765B1 (ko) 양광주 영역을 이용할 수 있는 플라즈마 디스플레이 패널
KR100444513B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100603325B1 (ko) 플라즈마 디스플레이 패널
KR100340443B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100303212B1 (ko) 고주파 플라즈마 디스플레이 패널
KR20000032840A (ko) 플라즈마디스플레이패널
US7545346B2 (en) Plasma display panel and a drive method therefor
KR100286768B1 (ko) 플라즈마 디스플레이 패널
KR100341314B1 (ko) 고주파 플라즈마 디스플레이 패널
KR100298404B1 (ko) 플라즈마디스플레이패널
KR100768045B1 (ko) 고주파를 이용한 플라즈마 디스플레이 패널
KR100326227B1 (ko) 고주파용 플라즈마 표시소자
KR100778474B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee