KR100320624B1

KR100320624B1 - 전동차용 ａｔｃ 신호발생 방법 및 장치

Info

Publication number: KR100320624B1
Application number: KR1019990008018A
Authority: KR
Inventors: 이을재
Original assignee: 이을재; 이경산전 주식회사
Priority date: 1999-03-11
Filing date: 1999-03-11
Publication date: 2002-01-12
Also published as: KR20000060017A

Abstract

본 발명은 도시형 전기철도차량에서 열차의 속도를 자동으로 제어하기 위해 적용되는 ATC(Automatic Train Control) 또는 ATP(Automatic Train Protection) 장치를 위해 간단하면서도 효과적으로 속도 제어용 지상신호를 발생 할 수 있는 방법 및 장치에 관한 것이다.

본 발명은 종래의 방식에서와는 달리 각각의 속도신호와 반송파 신호 발생을 위한 별도의 하드웨어가 존재하지 않으며 마이크로프로세서를 이용하여 출력해야 할 신호를 소프트웨어적으로 연산하고 변조시킨 후 이를 디지털/아날로그 변환기에 출력하며, 저가의 마이크로프로세서를 이용하는 경우에도 신호의 발생부분을 디지털적으로 합성하는 간단한 디지털 신호 합성기를 이용하여 열차의 속도신호를 발생시키도록 한 것이다.

따라서 본 발명은 아날로그 회로에서 일어날 수 있는 부품의 노화에 따른 신호의 변화가 발생하지 않으며, 단지 소프트웨어의 변경만으로 반송파 주파수와 코드 주파수를 쉽게 변경할 수 있어 종래의 복잡한 시스템의 구성을 단순화할 수 있고 유지 및 보수가 용이한 장점이 있다.

Description

전동차용 ＡＴＣ 신호발생 방법 및 장치 {Wayside ATC signaling method for railway vehicles and device for the same}

대도시의 주요한 운송수단으로 전기철도 차량에 관한 기대가 한층 더 관심을 집중시키고 있다. 이미 자동차의 수요가 도로의 수용여건을 크게 초과하여 도심에서는 물론 교외에서도 차량의 정체로 인한 경제적인 손실이 심각한 상황에 이르고 있다. 이에 따라 수도권뿐만 아니라 인구밀도가 높은 지방의 대도시에도 신규 전기철도차량의 도입이 적극 검토되고 있으며 시스템운영의 극대화를 위한 여러 가지 방식 즉, 노선간의 연계, 경량전철의 도입, 고속철도와 자기부상열차의 실용화에 관한 연구가 활발하게 진행되고 있다.

전동차의 운행에 관련된 신호분야는 크게 차상 시스템과 지상 시스템으로 분류할 수 있다. 차상 시스템은 열차의 과속으로 인한 사고를 미연에 방지하기 위한 ATC 장치 혹은 ATP 장치와 역간의 자동운행을 위한 ATO(Automatic Train Operation) 장치 및 차량과 지상간의 양방향 통신을 담당하는 TWC(Train to Wayside Communication) 장치 등으로 구성된다. 지상 시스템은 열차의 능률적인 제어를 목적으로 하는 CTC(Central Train Control) 장치, 선로상의 열차위치 추적을 위한 AF(Audio frequency) 궤도 신호장치, 열차의 속도제한을 위한 ATC 속도신호 발생장치, 열차의 ATO 운전을 위한 정보교환에 사용되는 TWC 장치 및 신호기나 전철기 등의 자동조작을 위한 자동연동장치 등으로 이루어진다.

한편, 운행 중 열차의 속도는 지상의 조건에 따라 수시로 제한 속도가 바뀌게 되며 열차는 지상의 속도신호를 수신하여 정해진 제한속도를 초과할 수 없도록 되어 있다. 이러한 열차 제한 속도신호는 일정한 구간마다 설치되어 있는 기계신호실에서 제어하도록 되어 있으며 각 기계신호실은 운행 사령실의 통제를 받도록 되어 있다. 제한 속도 제어용 지상신호는 속도신호 및 반송파 신호로 구성되며 속도 단계의 종류에 따라 많게는 약 20 종류 정도까지의 속도 코드 신호 (speed code signal)가 사용되며 반송파 (carrier signal)는 1∼2 종류가 사용되는 것이 일반적이다.

도 1은 열차의 속도 제한을 위해 사용되는 일반적인 지상 속도신호 발생장치를 개략적으로 나타낸 것이다. 그 구성은 도면에 나타난 바와 같이 각각의 반송파신호 발생을 위한 반송파 발생장치와 속도신호 발생을 위한 속도신호 발생장치를 군 형태로 사용하고 있다. 각각의 속도신호 발생장치의 출력은 계전기의 접점을 경유하여 분배되며 아날로그 변조회로를 사용하여 1개 이상의 반송파 신호와 곱해져서 진폭 변조(amplitude modulation: AM)된다. 변조된 신호는 다시 열차의 위치 검지를 위한 AF 궤도회로의 신호와 합성되며 출력 임피던스 정합부를 거쳐 열차궤도에 출력되게 된다.

하지만 이러한 방법에서는 열차의 속도를 제어하기 위한 각각의 속도신호 발생을 위해 해당 속도신호의 수만큼 신호 발생장치와 반송파 신호 발생장치가 필요할 뿐 만 아니라 신호의 변조를 위한 진폭변조회로 및 신호의 분배를 위한 다수개의 계전기와 제어를 위한 별도의 제어회로가 필요하게 되어 전체적인 시스템의 규모가 매우 커지게 된다. 또한 반송파 발생장치와 속도신호 발생장치가 아날로그 형태로 되어 있어서 부품의 노화에 따른 특성의 변화가 발생하며, 주기적인 점검 및 조정 (tuning)이 필요하게 되어 유지보수가 어려운 단점을 가지고 있다.

상기와 같은 문제점을 해결하기 위한 본 발명은 각각의 반송파 발생장치 및 속도신호 발생장치와 변조회로, 계전기 회로 및 제어회로를 디지털화시켜서 ATC 지상신호발생 장치의 구조를 단순화함과 동시에 신호의 발생 방식을 컴퓨터 연산에 의한 디지털 방식을 적용함으로써 종래 아날로그 장치에서의 문제점인 부품의 노화에 따른 특성의 변화를 방지할 수 있는 ATC 신호발생 방법 및 장치를 제공하는데그 목적이 있다.

도 1은 열차 속도 제한을 위해 사용되는 일반적인 속도신호 발생장치의 개략도

도 2는 본 발명의 실시예에 따른 ATC 신호발생 장치의 구성 블록도

도 3은 도 2의 디지털 신호 합성기의 세부 구성 블록도

도 4는 본 발명의 실시예에 따른 ATC 속도신호 발생과정을 보인 흐름도

도 5는 반송파 주파수 5525Hz, 코드 주파수 27.5Hz인 경우의 본 발명에 따른 ATC 속도신호의 파형도

도 6은 본 발명에 따른 ATC 속도신호 전압/전류 파형도

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 마이크로프로세서 20 : 프로그램 메모리

30 : 사인 데이터 메모리 40 : 디지털 신호 합성기

41 : 분주기 42, 47 : 3상태 버퍼

43 : 자동적재 카운터 44 : 멀티플렉서

45 : D 플립플롭 46 : 데이터 메모리

50 : 디지털/아날로그 변환기 60 : 저역통과 여파기

70 : 증폭기

상기와 같은 목적을 달성하기 위한 본 발명은 종래의 방식에서와는 달리 각각의 속도신호와 반송파 신호 발생을 위한 별도의 하드웨어가 존재하지 않으며 마이크로프로세서를 이용하여 출력해야 할 신호를 소프트웨어적으로 연산하고 변조시킨 후 이를 디지털/아날로그 변환기에 출력하는 것을 특징으로 한다. 따라서 아날로그 방식에서는 회로기판을 교체하거나 회로를 수정해야만 가능한 신호의 변경 및 추가가 소프트웨어의 변경만으로 간단히 이루어지게 되는 장점을 갖는다.

본 발명의 다른 특징은 저가의 마이크로프로세서를 이용하는 경우에도 상기의 목적이 달성될 수 있도록 신호의 발생부분을 디지털적으로 합성하는 간단한 디지털 신호 합성기를 이용하여 열차의 속도신호를 발생시키도록 하는 것이다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다. 도 2는 본 발명의 실시예에 따른 ATC 신호발생 장치의 구성 블록도이고, 도 3은 도 2의 디지털 신호 합성기의 구성을 나타낸 블록도이다.

도 3에 도시된 바와 같이 본 발명에 따른 ATC 신호발생 장치는 외부에서 입력되는 속도코드 및 반송 주파수에 의거하여 반송파 주파수를 결정하고, 반송파의 사인파 패턴을 사인 데이터 메모리(30)로부터 가져와 출력해야 할 주파수의 범위를 고려하여 샘플링 주파수를 계산한 후, 소정의 처리를 거쳐 디지털 신호합성기(digital signal synthesizer : 40)의 데이터 메모리(46)로 출력하며, 디지털 신호 합성기(40)의 반송파 신호와 속도코드 합성을 전반적으로 제어하는 한편 속도신호의 저주파 변조를 수행하는 마이크로프로세서(10)와, 상기 마이크로프로세서(10)의 운용 프로그램이 저장되어 있는 프로그램 메모리(20)와, 반송파의 사인파 패턴을 저장하고 있는 사인 데이터 메모리(30)와, 상기 마이크로프로세서(10)의 제어로 반송파 신호와 속도코드를 디지털 합성하여 출력하는 디지털 신호 합성기(40)와, 상기 디지털 신호 합성기(40)의 출력을 아날로그 변환하는 디지털/아날로그 변환기(50)와, 상기 디지털/아날로그 변환기(50)의 출력 신호 중 일정 주파수 이하의 신호만을 통과시키는 저역통과 여파기(60) 및 상기 마이크로프로세서(10)의 제어로 상기 저역통과 여파기(60)에서 입력되는 신호를 증폭 출력하는 증폭기(70)로 구성된다.

또한 상기 디지털 신호 합성기(40)는 공급주파수로부터 적절한 샘플링 주파수를 하기의 자동적재 카운터(43)에 출력하는 분주기(41)와, 상기 마이크로프로세서(10)의 제어로 마이크로프로세서(10)와 데이터 메모리(46)간 데이터 버스를 온/오프 스위칭 하는 3상태 버퍼(42)와, 상기 마이크로프로세서(10)에서 제공하는 초기계수값을 이용하여 반송파의 1주기 파형 정보의 출력에 필요한 데이터 메모리(46)의 번지를 제공하는 자동적재 카운터(auto-reloaded counter : 43)와, 제어신호에 의해 상기 자동적재 카운터(43)의 출력 또는 마이크로프로세서(10)에서 직접 입력되는 번지정보를 선택적으로 데이터 메모리(46)에 출력하는 멀티플렉서(44)와, 반송파 주파수의 변경에 의해 새로운 1주기 시작되는 경우에 데이터 메모리(46)의 반송파의 1주기 파형 정보가 저장된 메모리 블록의 정보를 제공하는 D 플립플롭(45)과, 상기 멀티플렉서(44)와 D 플립플롭(45)에 의해 공급되는 번지에 데이터 버스상의 반송파 파형 정보를 저장하거나 저장된 반송파 파형 정보를 출력하는 읽기/쓰기가 가능한 데이터 메모리(46) 및 상기 마이크로프로세서(10)에서 출력하는 속도코드에 의해 온/오프 스위칭 되어 데이터 메모리(46)에서 출력되는 반송파와 속도코드가 합성되도록 하는 3상태 버퍼(47)를 포함하여 구성된다.

상기 마이크로프로세서(10)와 디지털 신호 합성기(30)는 하나의 DSP(Digital Signal Processor)로 구현할 수도 있다.

상기와 같은 구성을 갖는 본 발명의 ATC 신호발생 장치의 동작을 설명하면 다음과 같다.

ATC 신호발생 장치는 사인파(sine wave) 형태의 속도신호 출력이 요구되므로 마이크로프로세서(10)는 외부(예: 중앙 사령실)로부터 속도코드 및 반송 주파수가 입력되면 먼저 반송파 주파수를 결정하는데, 경우에 따라서는 외부에서 속도코드 및 반송 주파수가 각각 입력되는 것이 아니라 단지 속도정보, 즉 속도코드만 입력되고 그에 따른 코드 주파수와 반송 주파수는 미리 규약된 일정값으로 마이크로프로세서(10)에서 결정할 수 있다.

반송파 주파수가 결정되면 마이크로프로세서(10)는 사인 데이터 메모리(30)에서 그에 해당하는 파형 패턴 데이터를 가져온 다음, 출력해야 할 주파수의 범위를 고려하여 샘플링 주파수를 계산한다. 상기 사인 데이터 메모리(30)에 저장된 반송파의 파형 데이터는 마이크로프로세서(10)의 내부 메모리에 저장될 수도 있으며, 경우에 따라서는 마이크로프로세서(10)에 의해 직접 연산될 수도 있다.

이 후 연산에 의하여 해당 신호가 부드럽게 연결되도록 데시메이션 (decimation) 혹은 인터폴레이션(interpolation)을 수행한다. 연산된 결과는 마이크로프로세서(10)의 데이터 버스(data-bus)를 통해 디지털 신호 합성기(40)의 데이터 메모리(46)에 저장된다.

데이터 메모리(46)에 저장되는 과정을 상세하게 설명하면, 마이크로프로세서(10)는 디지털 신호 합성기(40)의 3상태 버퍼(42)를 온상태로 전환시키고, 데이터가 저장될 메모리의 하위번지는 멀티플렉서(44)를 통해 선택신호와 함께 직접 제공하고, 상위번지인 메모리 블록은 D 플립플롭(45)에 의해 제공되어, 데이터 버스 상의 데이터는 데이터 메모리(46)의 지정된 메모리 블록의 번지에 저장된다.

이와 같이 데이터 메모리(46)에 반송파의 1주기 파형 데이터가 저장된 후의 디지털 신호 합성기(40)의 동작에 대하여 상세히 설명하면 다음과 같다.

디지털 신호 합성기(40)는 주기성을 갖는 임의의 신호를 출력할 수 있도록 설계되었으며 14Bit의 주파수 분해능을 갖고 있다. 또한 디지털 신호 합성기(40)의 데이터 메모리(46)는 몇 개의 서로 다른 주파수의 데이터를 저장하기 위한 메모리 블록을 가지고 있으며 여기에 저장된 데이터들은 각각의 해당 반송파 신호로 출력되게 된다. 각 메모리 블록에 저장될 데이터는 사인파의 한 주기에 해당하는 샘플값들로 주파수에 따라 데이터의 길이(양)가 서로 다르다. 이는 공급주파수로부터해당 샘플링 주파수를 선정하는 방식이 메모리 블록의 크기를 고려하여 최적의 데이터 길이가 얻어질 수 있도록 샘플링 주파수의 종류를 몇 개로 고정하기 때문이다. 각각의 데이터 블록은 한 개의 읽기/쓰기 전용 메모리(예: SRAM)를 분할하여 사용하는데 하위 번지는 데이터의 출력에 할당하고 상위 번지는 메모리 블록의 선택에 할당함으로써 여러 개의 신호 데이터를 하나의 메모리를 사용하여 간단하게 저장하는 것이 가능하다. 각 주파수에 해당하는 데이터의 길이가 가변되므로 메모리의 하위 번지에 연결되어 있는 자동적재 카운터(43)의 계수입력값은 마이크로프로세서(10)로부터 제공된다.

본 발명의 실시예에서는 2개의 반송파 주파수를 갖는 경우로 메모리 블록을 2개(즉, A₁₂=0 또는 1)만 이용하였으나, 필요에 따라 메모리의 크기를 증가시킴으로써 메모리 블록의 수는 쉽게 증가시킬 수 있다. 이 때 메모리 블록의 지정은 별도의 래치회로(즉 D-플립플롭)를 추가하여 마이크로프로세서(10)에서 제어하면 된다.

이하, 첨부된 도 4의 흐름도를 참조하여 본 발명의 실시예에 따른 ATC 속도신호 발생과정을 상세하게 설명한다.

ATC 속도신호 발생은 크게 반송파의 주파수에 따른 파형 패턴 데이터를 반송파의 수만큼 디지털 신호 합성기(40)의 데이터 메모리(46)에 저장하는 제1과정과, 디지털 신호 합성기(40)를 제어하여 데이터 메모리(46)에 저장되어 있는 반송파의 1주기 파형 데이터를 속도코드와 합성하고 저주파 변조하여 디지털/아날로그 변환기(50)에 출력하는 제2과정으로 나뉘어진다.

제1과정에서는 먼저, 마이크로프로세서(10)는 외부에서 속도코드와 반송파 주파수가 입력되면 먼저 반송파의 주파수를 결정한다(S100, S101).

각 반송파의 주파수가 결정되면 주파수의 범위를 고려하여 샘플링 주파수를 어느 정도로 할 것인가를 결정하고, 샘플링 주파수가 결정되면 디지털 신호 합성기(40) 내의 분주기(41)의 입력을 선택하여 공급주파수로부터 적절한 샘플링 주파수가 출력되어 자동적재 카운터(43)에 제공되도록 한다(S102). 본 발명에서 디지털 신호 합성기(40)에 제공되는 공급주파수를 4MHz로 하면 약 500kHz에서 122Hz까지의 사용자가 원하는 임의의 주기파형을 발생시킬 수 있다.

다음에 사인 데이터 메모리(30)로부터 데이터를 가져와 샘플링 주파수를 고려한 데이터의 데시메이션 혹은 인터폴레이션을 수행하여 디지털 신호 합성기(40)의 데이터 메모리(46)에 저장시킨다(S103, S104). 단계 S103 및 S104는 반송파의 1주기 데이터가 모두 저장될 때까지 계속된다(S105). 하나의 반송파에 대한 1주기 데이터의 저장이 완료되면 또 다른 반송파 데이터에 대하여도 상기 단계 S101∼S105를 반복함으로써 반송파의 수만큼 데이터 메모리(46)에 저장시킨다(S106).

제2과정에서, 마이크로프로세서(10)는 각 반송파의 데이터를 전송하는 동안 내부 메모리에 각 반송파의 샘플 데이터 길이를 기록하는데 이 값들은 전송이 완료된 후 특정 반송파를 출력시킬 때 자동적재 카운터(43)의 계수 입력값으로 사용된다. 자동적재 카운터(43)는 데이터의 한 주기에 해당하는 데이터를 출력하기 위한 디지털 신호 합성기(40)의 데이터 메모리(46)의 하위 번지 신호를 공급하는데 사용되며 한 주기의 데이터가 출력되면 자동적으로 계수초기값을 읽어 들여 새로운 주기의 데이터가 출력되도록 되어 있다.

따라서, 반송파의 수만큼 데이터 저장이 완료되면, 마이크로프로세서(10)는 반송파의 주파수가 변경되었는지를 판단하여 반송파의 주파수가 변경되었으면 자동적재 카운터(43)의 카운터 입력과 D 플립플롭(45)의 입력을 변경한다(S108). 이에 대한 상세한 것은 후술하기로 한다.

그러나 반송파의 주파수가 변경되지 않았으면 자동적재 카운터(43)가 제공하는 하위 번지 및 D 플립플롭(45)이 제공하는 메모리 블록에 해당하는 데이터 메모리(46)의 데이터를 디지털/아날로그 변환기(50)에 출력하는데, 이때 3상태 버퍼(47)는 마이크로프로세서(10)에서 출력하는 속도 코드에 의해 온/오프 스위칭 되어 반송파를 속도 코드와 합성하여 디지털/아날로그 변환기(50)에 출력되도록 하는데, 이 때 마이크로프로세서(10)는 3상태 버퍼(47)의 온/오프 스위칭 주기를 제어함으로써 속도신호의 저주파 변조를 수행한다(S109, S110).

속도신호는 주파수가 매우 낮고(약 2Hz ~ 30Hz), 여기서 의미하는 저주파 변조라 함은 저주파 한 주기 동안 50%는 On 상태를, 50%는 Off 상태를 유지하는 것을 의미한다. 따라서 마이크로프로세서(10)는 코드 주파수를 시간으로 환산하여 On 기간동안에는 반송파가 출력되도록 3상태 버퍼(47)를 제어하고 Off 기간동안에는 반송파가 없도록 3상태 버퍼(47)를 제어함으로써 저주파 변조를 수행한다.

x1(t)는 코드주파수 신호, x2(t)는 반송파 주파수 신호, x0(t)는 출력신호일 때 AM 변조 방식의 경우 x0(t) = x1(t) × x2(t) 이다.

1주기의 데이터 출력이 완료되면 다시 단계 S107로 이행하여 반송파의 변경 여부를 판단한다. 1주기의 데이터 출력 완료 여부는 자동적재 카운터(43)가 입력된 계수값에 대해 최종 카운트하는 경우 발생되는 인터럽트를 인식함으로써 가능하다.

여기서, 하나의 반송파 신호가 발생되고 있는 중에 다른 반송파로 변경되는 경우, 즉 반송파 신호가 교체되어야 하는 경우를 상세하게 설명한다.

먼저 마이크로프로세서는 디지털/아날로그 변환기(50)의 동작을 일시적으로 정지시킨 후 자동적재 카운터(43)의 계수초기값을 새로운 반송파에 해당되는 값으로 변경한다. 다음에 D 플립플롭(45)에 데이터 메모리(46)의 상위번지를 변경하는 데이터를 출력하여 새로운 반송파의 데이터 블록이 선택되도록 한다. 선택이 완료되면 디지털/아날로그 변환기(50)를 다시 동작시킴으로써 반송파의 변경이 완료되며 이때까지 소요되는 시간은 수 usec에서 수십 usec가 된다(S108).

자동적재 카운터(43)의 계수초기값을 변경한 후에는 단계 S109 및 S110을 수행하여 디지털/아날로그 변환기(50)에 반송파를 속도 코드와 합성하여 출력하는데, 이때 마이크로프로세서(10)의 제어에 의하여 저주파 신호로 변조되며 저역통과 여파기(70)를 거쳐 증폭기(80)에서 적절하게 증폭된 다음 출력된다.

도 5는 본 발명에 따른 ATC 속도신호의 파형도로서, 반송파 주파수 5525Hz,코드 주파수 27.5Hz인 경우를 나타낸 것이고, 도 6은 본 발명에 따른 ATC 속도신호 전압/전류 파형도로서 (a)는 단자전압 파형을 나타낸 것이고, (b)는 궤도 전류 파형을 나타낸 것이다.

상술한 바와 같이 본 발명을 바람직한 실시예를 들어 설명하였지만, 본 발명은 이에 한정되지 아니하며 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다양한 한정이나 부가, 수정 등을 가하여 본 발명을 여러 가지 다양한 형태로 구체화할 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.

상술한 바와 같이 본 발명은 전동차의 자동운전을 위해 속도신호를 발생시킬 때 반송파 주파수와 코드 주파수를 아날로그 하드웨어에 의존하여 발생시키지 않고 디지털화함으로써 아날로그 회로에서 일어날 수 있는 부품의 노화에 따른 신호의 변화가 발생하지 않는 효과가 있다.

또한 단지 소프트웨어의 변경만으로 반송파 주파수와 코드 주파수를 쉽게 변경이 가능하므로 종래의 복잡한 시스템의 구성을 단순화할 수 있고 유지 및 보수가 용이해지는 장점이 있다.

Claims

전동차의 속도를 자동으로 제어하기 위한 ATC 신호발생 장치에 있어서,

외부에서 입력되는 속도 코드 및 반송 주파수(또는 속도정보)에 의거하여 반송파 주파수를 결정하고, 반송파의 사인파 패턴을 사인 데이터 메모리(30)로부터 가져와 출력해야 할 주파수의 범위를 고려하여 샘플링 주파수를 계산한 후, 소정의 처리를 거쳐 디지털 신호 합성기(40)의 데이터 메모리(46)로 출력하며, 디지털 신호 합성기(40)의 반송파 신호와 속도코드 합성을 전반적으로 제어하는 한편 속도신호의 저주파 변조를 수행하는 마이크로프로세서(10)와;

상기 마이크로프로세서(10)의 운용 프로그램이 저장되어 있는 프로그램 메모리(20)와;

반송파의 사인파 패턴을 저장하고 있는 사인 데이터 메모리(30)와;

상기 마이크로프로세서(10)의 제어로 반송파 신호와 속도코드를 디지털 합성하여 출력하는 디지털 신호 합성기(40)와;

상기 디지털 신호 합성기(40)의 출력을 아날로그 변환하는 디지털/아날로그 변환기(50)와,

상기 디지털/아날로그 변환기(50)의 출력 신호 중 일정 주파수 이하의 신호만을 통과시키는 저역통과 여파기(60) 및

상기 마이크로프로세서(10)의 제어로 상기 저역통과 여파기(60)에서 입력되는 신호를 증폭 출력하는 증폭기(70)를 포함하는 것을 특징으로 하는 전동차용 ATC신호발생장치.
제1항에 있어서,

상기 디지털 신호 합성기(40)는 공급주파수로부터 적절한 샘플링 주파수를 하기의 자동적재 카운터(43)에 출력하는 분주기(41)와;

상기 마이크로프로세서(10)의 제어로 마이크로프로세서(10)와 데이터 메모리(46)간 데이터 버스를 온/오프 스위칭 하는 3상태 버퍼(42)와;

상기 마이크로프로세서(10)에서 제공하는 초기계수값을 이용하여 반송파의 1주기 파형 정보의 출력에 필요한 데이터 메모리(46)의 번지를 제공하는 자동적재 카운터(43)와;

제어신호에 의해 상기 자동적재 카운터(43)의 출력 또는 마이크로프로세서(10)에서 직접 입력되는 번지정보를 선택적으로 데이터 메모리(46)에 출력하는 멀티플렉서(44)와;

데이터 메모리(46)의 반송파의 1주기 파형 정보가 저장된 메모리 블록의 정보를 제공하는 D 플립플롭(45)과;

상기 멀티플렉서(44)와 D 플립플롭(45)에 의해 공급되는 번지에 데이터 버스상의 반송파 파형 정보를 저장하거나 저장된 반송파 파형 정보를 출력하는 읽기/쓰기가 가능한 데이터 메모리(46) 및

상기 마이크로프로세서(10)에서 출력하는 속도코드에 의해 온/오프 스위칭되어 데이터 메모리(46)에서 출력되는 반송파와 속도코드가 합성되도록 하는 3상태 버퍼(47)를 더 포함하는 것을 특징으로 하는 전동차용 ATC 신호발생 장치.
제1항 또는 제2항에 있어서,

상기 마이크로프로세서(10)와 디지털 신호 합성기(30)는 하나의 DSP로 이루어지는 것을 특징으로 하는 전동차용 ATC 신호발생 장치.
ATC 속도신호 발생은 크게 반송파의 주파수에 따른 파형 패턴 데이터를 반송파의 수만큼 디지털 신호 합성기(40)의 데이터 메모리(46)에 저장하는 제1과정과;

디지털 신호 합성기(40)를 제어하여 데이터 메모리(46)에 저장되어 있는 반송파의 1주기 파형 데이터를 속도 코드와 합성하고 저주파 변조하여 디지털/아날로그 변환기(50)에 출력하는 제2과정을 포함하는 것을 특징으로 하는 전동차용 ATC 신호발생 방법.
제4항에 있어서,

상기 제1과정은 외부로부터 속도 코드와 반송파 주파수(또는 속도정보)를 입력받는 제1단계와;

반송파의 주파수를 결정하는 제2단계와;

주파수의 범위를 고려하여 샘플링 주파수를 결정하고, 분주기(41)의 입력을 선택하여 공급주파수로부터 적절한 샘플링 주파수가 출력되어 자동적재 카운터(43)에 제공되도록 하는 제3단계와;

사인 데이터 메모리(30)로부터 반송파의 파형 패턴 데이터를 가져와 샘플링 주파수를 고려한 데이터의 데시메이션 혹은 인터폴레이션을 수행하여 데이터 메모리(46)에 저장시키는 제4단계와;

하나의 반송파에 대한 1주기 데이터가 모두 저장되었는지를 판단하는 제5단계와;

상기 판단결과 1주기 데이터가 모두 저장되지 않았으면 제4단계를 반복하고 하나의 반송파에 대한 1주기 데이터의 저장이 완료되면 반송파의 수만큼 데이터의 저장이 완료되었는지를 판단하여 모든 반송파에 대한 데이터의 저장이 완료될 때까지 상기 제2단계 내지 제4단계를 반복하는 제6단계를 포함하는 것을 특징으로 하는 전동차용 ATC 신호발생 방법.
제4항에 있어서,

상기 제2과정은 반송파의 주파수가 변경되었는지를 판단하는 제1단계와;

반송파의 주파수가 변경되었으면 자동적재 카운터(43)의 카운터 입력과 D 플립플롭(45)의 입력을 변경하는 제2단계와;

상기 제1단계의 판단결과 반송파의 주파수가 변경되지 않았으면 자동적재 카운터(43)가 제공하는 하위 번지 및 D 플립플롭(45)이 제공하는 메모리 블록에 해당하는 데이터 메모리(46)의 데이터와 속도 코드와 합성하고 저주파 변조하여 디지털/아날로그 변환기(50)에 출력하는 제3단계와;

1주기의 데이터 출력이 완료되었는지를 판단하여 1주기의 데이터 출력이 완료되면 다시 제1단계로 이행하고, 그렇지 않으면 1주기 데이터 출력이 완료되기를 기다리는 제4단계를 포함하는 것을 특징으로 하는 전동차용 ATC 신호발생 방법.