KR100319774B1 - Fabrication method of self aligned planar buried heterostructure semiconductor laser - Google Patents
Fabrication method of self aligned planar buried heterostructure semiconductor laser Download PDFInfo
- Publication number
- KR100319774B1 KR100319774B1 KR1019990058691A KR19990058691A KR100319774B1 KR 100319774 B1 KR100319774 B1 KR 100319774B1 KR 1019990058691 A KR1019990058691 A KR 1019990058691A KR 19990058691 A KR19990058691 A KR 19990058691A KR 100319774 B1 KR100319774 B1 KR 100319774B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor laser
- technology
- present
- current blocking
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000000903 blocking effect Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 238000005253 cladding Methods 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000000407 epitaxy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 레이저 제조 기술에 관한 것이며, 더 자세히는 자동정렬 구조의 평면 매립형 반도체 레이저 제조 기술에 관한 것이다. 본 발명은 공정 단계를 단순화하여 수율을 개선하고, 신뢰성의 핵심 기술이 되는 메사 측면의 건식 및 습식 식각 공정을 재현성있는 공정으로 대체할 수 있는 평면 매립형 반도체 레이저 제조방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 평면 매립형 반도체 레이저 제조방법은, (0 -1 1) 결정면을 가진 기판 상에 메사 영역이 오픈된 마스크 질화막 패턴을 형성하는 제1 단계; 선택적 결정성장 기술을 사용하여 상기 메사 영역에 공진기를 이루는 버퍼층, 활성층 및 제1 클래드층을 차례로 에피 성장시키되, 상기 공진기가 그 측면이 (111)B 결정면을 가지는 피라미드 구조를 이루도록 하는 제2 단계; 상기 마스크 질화막 패턴을 제거하는 제3 단계; 및 상기 제3 단계 수행 후, 전류차단층, 제2 클래드층 및 오믹 콘택층을 에피 성장시키는 제4 단계를 포함하여 이루어진다. 즉, 본 발명은 선택적 결정성장(selective area growth) 기술을 이용하여 신뢰도 문제를 유발하는 활성층 측면에 식각 공정을 배제하면서 자동으로 활성층 부분이 정렬되도록 하고, 재성장을 포함한 반도체 공정을 대폭 줄이는 기술로서, 재현성 및 신뢰성이 개선되고 경제적인 광원 제작을 가능하게 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly to semiconductor laser manufacturing technology, and more particularly, to a planar embedded semiconductor laser manufacturing technology of an automatic alignment structure. It is an object of the present invention to provide a method for manufacturing a planar buried semiconductor laser which can replace a mesa side dry and wet etching process, which is a key technology of reliability, with a reproducible process by simplifying process steps. A method of manufacturing a planar buried semiconductor laser of the present invention includes a first step of forming a mask nitride film pattern in which a mesa region is opened on a substrate having a (0-1 1) crystal plane; A second step of epitaxially growing a buffer layer, an active layer, and a first cladding layer which form a resonator in the mesa region using a selective crystal growth technique, wherein the resonator forms a pyramid structure having a (111) B crystal plane at a side thereof; Removing the mask nitride film pattern; And a fourth step of epitaxially growing the current blocking layer, the second cladding layer, and the ohmic contact layer after performing the third step. That is, the present invention is a technology that allows the active layer portion is automatically aligned while eliminating the etching process on the side of the active layer that causes reliability problems by using selective area growth technology, and significantly reduces the semiconductor process including regrowth, Reproducibility and reliability are improved and economical light source fabrication is possible.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 레이저 제조 기술에 관한 것이며, 더 자세히는 자동정렬 구조의 평면 매립형 반도체 레이저 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor technology, and more particularly to semiconductor laser manufacturing technology, and more particularly, to a planar embedded semiconductor laser manufacturing technology of an automatic alignment structure.
평면 매립형 반도체 레이저는 이미 구조 및 공정 측면에서 수많은 연구·개발의 과정을 거쳐 상용화 되어 있는 제품이다. 그럼에도 불구하고 공정상의 정렬 오차 및 여러 단계의 에피택시를 포함한 공정의 복잡함으로 인하여 그 수율이 양산화에는 미치지 못하고 있는 실정이다.Planar embedded semiconductor lasers have already been commercialized through numerous research and development processes in terms of structure and process. Nevertheless, due to the process alignment error and complexity of the process including the multiple stages of epitaxy, the yield does not reach the mass production.
첨부된 도면 도 1a 내지 도 1d는 종래의 전형적인 평면 매립형 반도체 레이저 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.1A to 1D illustrate a conventional typical planar embedded semiconductor laser manufacturing process, which will be described with reference to the following.
종래의 평면 매립형 반도체 레이저 제조 공정은 우선, 도 1a에 도시된 바와 같이 n+-InP 기판(1) 상에 활성층(1.55mm InGaAsP 벌크(bulk)층 또는 InGaAs(P)/InGaAsP 다중양자우물층)(2) 및 p-InP 클래드(clad)층(3)을 에피 성장시킨다.Conventional planar buried semiconductor laser fabrication process first of all has an active layer (1.55mm InGaAsP bulk layer or InGaAs (P) / InGaAsP multiquantum well layer) on n + -InP substrate 1 as shown in FIG. (2) and the p-InP clad layer 3 are epitaxially grown.
다음으로, 도 1b에 도시된 바와 같이 p-InP 클래드(clad)층(3) 상에 하드 마스크 질화막(SiNx)(4)를 증착하고, (0 -1 1)면에 수직한 방향으로 레이저 공진기 방향을 설정한 다음, 이에 일치하도록 리소그래피 공정 및 건식/습식 식각 공정을 통하여 메사 구조를 형성한다. 이때, 메사 구조의 측면에는 활성층(2)이 그대로 노출되어 있고 건식 식각등에 의한 결정의 손상이 있을 수 있으므로 레이저 특성에 미치는 영향을 고려하여 측면처리를 신중하게 해야 하며 아울러 재현성 있는 공정조건을 개발하는 것이 매우 중요한 관건이 된다.Next, as illustrated in FIG. 1B, a hard mask nitride film (SiN x ) 4 is deposited on the p-InP clad layer 3, and the laser is directed in a direction perpendicular to the (0 −1 1) plane. After setting the resonator direction, a mesa structure is formed through a lithography process and a dry / wet etching process so as to correspond thereto. At this time, since the active layer 2 is exposed on the side of the mesa structure and there may be damage to the crystal due to dry etching, the side treatment should be carefully considered in consideration of the effect on the laser characteristics and develop reproducible process conditions. It is very important.
계속하여, 도 1c에 도시된 바와 같이 노출된 n+-InP 기판(1) 상에 p-InP 전류차단층(5) 및 n-InP 전류차단층(6)을 재성장시킨다.Subsequently, the p-InP current blocking layer 5 and the n-InP current blocking layer 6 are regrown on the exposed n + -InP substrate 1 as shown in FIG. 1C.
이어서, 도 1d에 도시된 바와 같이 하드 마스크 질화막(4)을 제거한 다음, p-InP 클래드층(3)을 포함하는 p-InP 클래드층(7)과 p+-InGaAs 오믹 콘택층(8)을 차례로 성장시킨다.Subsequently, as shown in FIG. 1D, the hard mask nitride film 4 is removed, and then the p-InP cladding layer 7 including the p-InP cladding layer 3 and the p + -InGaAs ohmic contact layer 8 are removed. Grow in turn.
따라서, 상기와 같은 종래의 평면 매립형 반도체 레이저 구조를 제작하는데는 총 3회의 에피택시 공정이 필요하며, 그밖에 리소그래피 공정이 1회, 식각 공정이 2∼3회 필요하게 된다.Therefore, in order to fabricate the conventional planar buried semiconductor laser structure as described above, a total of three epitaxy processes are required, in addition, a lithography process is required once and an etching process is required two or three times.
그러나, 무엇보다도 종래기술에서는 메사 구조의 측면처리의 공정 오차와 재현성의 결여가 항시 존재하고, 이것이 반도체 레이저의 특성에 민감하게 영향을 끼친다는 문제점이 있다.However, above all, in the prior art, there is a problem that the process error and the lack of reproducibility of the side treatment of the mesa structure are always present, and this affects the characteristics of the semiconductor laser sensitively.
본 발명은 공정 단계를 단순화하여 수율을 개선하고, 신뢰성의 핵심 기술이 되는 메사 측면의 건식 및 습식 식각 공정을 재현성있는 공정으로 대체할 수 있는 평면 매립형 반도체 레이저 제조방법을 제공하는데 그 목적이 있다.It is an object of the present invention to provide a method for manufacturing a planar buried semiconductor laser which can replace a mesa side dry and wet etching process, which is a key technology of reliability, with a reproducible process by simplifying process steps.
도 1a 내지 도 1d는 종래기술에 따른 평면 매립형 반도체 레이저 제조 공정도.1A to 1D are planar embedded semiconductor laser manufacturing process diagrams according to the prior art.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 평면 매립형 레이저 제조 공정도.Figures 2a and 2b is a planar embedded laser manufacturing process according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : n+-InP 기판11: n + -InP substrate
12 : 마스크 질화막12: mask nitride film
13 : n+-InP 버퍼층13: n + -InP buffer layer
14 : 활성층14: active layer
15 : p-InP 클래드층15: p-InP cladding layer
16 : p-InP 전류차단층16: p-InP current blocking layer
17 : n-InP 전류차단층17: n-InP current blocking layer
18 : p-InP 클래드층18: p-InP cladding layer
19 : p+-InGaAs 오믹 콘택층19: p + -InGaAs ohmic contact layer
상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 평면 매립형 반도체 레이저 제조방법은, (0 -1 1) 결정면을 가진 기판 상에 메사 영역이 오픈된 마스크 질화막 패턴을 형성하는 제1 단계; 선택적 결정성장 기술을 사용하여 상기 메사 영역에 공진기를 이루는 버퍼층, 활성층 및 제1 클래드층을 차례로 에피 성장시키되, 상기 공진기가 그 측면이 (111)B 결정면을 가지는 피라미드 구조를 이루도록 하는 제2 단계; 상기 마스크 질화막 패턴을 제거하는 제3 단계; 및 상기 제3 단계 수행 후, 전류차단층, 제2 클래드층 및 오믹 콘택층을 에피 성장시키는 제4 단계를 포함하여 이루어진다.In accordance with another aspect of the present invention, there is provided a method of fabricating a planar buried semiconductor laser, the method including: forming a mask nitride film pattern in which a mesa region is opened on a substrate having a (0 −1 1) crystal surface; A second step of epitaxially growing a buffer layer, an active layer, and a first cladding layer which form a resonator in the mesa region using a selective crystal growth technique, wherein the resonator forms a pyramid structure having a (111) B crystal plane at a side thereof; Removing the mask nitride film pattern; And a fourth step of epitaxially growing the current blocking layer, the second cladding layer, and the ohmic contact layer after performing the third step.
바람직하게, 상기 기판이 n+-InP 기판이며, 상기 전류차단층이 p-InP 전류차단층과 n-InP 전류차단층의 적층 구조로 이루어진 것을 특징으로 한다.Preferably, the substrate is an n + -InP substrate, the current blocking layer is characterized in that the laminated structure of the p-InP current blocking layer and the n-InP current blocking layer.
즉, 본 발명은 선택적 결정성장(selective area growth) 기술을 이용하여 신뢰도 문제를 유발하는 활성층 측면에 식각 공정을 배제하면서 자동으로 활성층 부분이 정렬되도록 하고, 재성장을 포함한 반도체 공정을 대폭 줄이는 기술로서, 재현성 및 신뢰성이 개선되고 경제적인 광원 제작을 가능하게 한다.That is, the present invention is a technology that allows the active layer portion is automatically aligned while eliminating the etching process on the side of the active layer that causes reliability problems by using selective area growth technology, and significantly reduces the semiconductor process including regrowth, Reproducibility and reliability are improved and economical light source fabrication is possible.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 평면 매립형 반도체 레이저 제조 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.2A and 2B illustrate a planar embedded semiconductor laser manufacturing process according to an exemplary embodiment of the present invention, which will be described below with reference to the drawings.
본 실시예에 따른 평면 매립형 반도체 레이저 제조 공정은, 우선 도 2a에 도시된 바와 같이 (0 -1 1)면의 n+-InP 기판(11) 상에 하드 마스크용 질화막(SiNx)(4)을 증착하고, (0 -1 1)면에 수직한 방향으로 레이저 공진기 방향을 설정한 다음, 이에 일치하도록 리소그래피 공정 및 식각 공정을 실시하여 마스크 질화막(SiNx)(4)을 패터닝한다. 계속하여, 선택적 결정성장 기술을 사용하여 노출된 n+-InP 기판(11) 상에 n+-InP 버퍼층(13), 활성층(1.55mm InGaAsP 벌크(bulk)층 또는 InGaAs(P)/InGaAsP 다중양자우물층)(14) 및 p-InP 클래드층(15)을 성장시킨다. 이때, 성장되는 에피층은 도시된 바와 같이 결정면의 선택성으로 인하여 피라미드 형태를 가지게 된다. 따라서, 식각 공정 없이 자연스러운 활성층 측면의 메사 면을 형성할 수 있다.In the planar embedded semiconductor laser manufacturing process according to the present embodiment, first, a nitride film (SiN x ) 4 for a hard mask is formed on an n + -InP substrate 11 on a (0-1 1) plane as shown in FIG. 2A. Is deposited, the laser resonator direction is set in a direction perpendicular to the (0-1 1) plane, and then the mask nitride film (SiN x ) 4 is patterned by performing a lithography process and an etching process so as to correspond thereto. Subsequently, the n + -InP buffer layer 13, the active layer (1.55mm InGaAsP bulk layer or InGaAs (P) / InGaAsP multiquantum) were exposed on the n + -InP substrate 11 exposed using selective crystal growth technology. A well layer) 14 and a p-InP clad layer 15 are grown. At this time, the grown epitaxial layer has a pyramid shape due to the selectivity of the crystal plane as shown. Therefore, it is possible to form a mesa surface on the side of the active layer without the etching process.
다음으로, 도 2b에 도시된 바와 같이 마스크 질화막(12)을 제거하고, p-InP 전류차단층(16), n-InP 전류차단층(17), p-InP 클래드층(18), p+-InGaAs 오믹 콘택층(19)을 형성하므로서 평면 매립형 반도체 레이저 구조의 에피 웨이퍼 제작을 완료하게 된다. 이때, 피라미드 구조의 측면은 (1 1 1)B면으로서 성장이 제한적으로 이루어져 전류차단층(16, 17)의 접촉 위치를 손쉽게 조절할 수 있으며 피라미드 구조의 상단 부위에서 p-InP 클래드층(18)으로 다시 바꾸어 주면 자연스럽게 별도의 리소그래피 공정을 통한 활성층과의 정렬 과정 없이도 자동 정렬된 레이저 구조를 형성하게 된다.Next, as illustrated in FIG. 2B, the mask nitride film 12 is removed, the p-InP current blocking layer 16, the n-InP current blocking layer 17, the p-InP cladding layer 18, and p +. By forming the InGaAs ohmic contact layer 19, the epi wafer fabrication of the planar embedded semiconductor laser structure is completed. At this time, the side of the pyramid structure is a (1 1 1) B plane, the growth is limited to easily control the contact position of the current blocking layer (16, 17) and the p-InP clad layer 18 at the upper portion of the pyramid structure Switching back to, it naturally creates an automatically aligned laser structure without the need for alignment with the active layer through a separate lithography process.
상기와 같이 본 발명은 선택적 결정성장 기술을 적용함으로써 평면 매립형 반도체 레이저 제조 공정을 단순화하고, 메사 구조 형성시 건식 및 습식 식각을 배제하고 자동정렬 방식을 취함으로써 공정의 재현성 및 신뢰도 문제를 해결할 수 있게 된다.As described above, the present invention simplifies the planar buried semiconductor laser manufacturing process by applying selective crystal growth technology, and eliminates dry and wet etching when forming mesa structures, and solves the problem of reproducibility and reliability of the process by adopting an automatic alignment method. do.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
예컨대, 전술한 실시예에서는 n형 기판 상에 메사 구조를 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 p형 기판을 사용하고 각 층의 도전형을 변경한 경우에도 적용된다.For example, in the above-described embodiment, the case where the mesa structure is formed on the n-type substrate has been described as an example. However, the present invention is also applied to the case where the p-type substrate is used and the conductivity type of each layer is changed.
전술한 본 발명은 별도의 리쏘그래피 공정을 통한 활성층과의 정렬과정 없이도 자동 정렬된 레이저 구조를 형성할 수 있으며, 이로 인하여 공정 단계를 단순화하고 공정의 재현성 및 신뢰도를 확보할 수 있다.The present invention described above can form an automatically aligned laser structure without an alignment process with an active layer through a separate lithography process, thereby simplifying the process steps and ensuring reproducibility and reliability of the process.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990058691A KR100319774B1 (en) | 1999-12-17 | 1999-12-17 | Fabrication method of self aligned planar buried heterostructure semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990058691A KR100319774B1 (en) | 1999-12-17 | 1999-12-17 | Fabrication method of self aligned planar buried heterostructure semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010056977A KR20010056977A (en) | 2001-07-04 |
| KR100319774B1 true KR100319774B1 (en) | 2002-01-05 |
Family
ID=19626673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990058691A KR100319774B1 (en) | 1999-12-17 | 1999-12-17 | Fabrication method of self aligned planar buried heterostructure semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100319774B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427581B1 (en) * | 2002-02-21 | 2004-04-28 | 한국전자통신연구원 | Method for manufacturing semiconductor optical device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100862656B1 (en) * | 2002-04-19 | 2008-10-10 | 삼성전기주식회사 | Nano device utilizing nano hole and method thereof |
| KR101922107B1 (en) | 2012-06-22 | 2019-02-13 | 삼성전자주식회사 | Semiconductor device and method of manufacturing the same |
-
1999
- 1999-12-17 KR KR1019990058691A patent/KR100319774B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427581B1 (en) * | 2002-02-21 | 2004-04-28 | 한국전자통신연구원 | Method for manufacturing semiconductor optical device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010056977A (en) | 2001-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107251A (en) | Manufacture of reflection digital tuning laser | |
| JPH07221392A (en) | Quantum thin wire and its manufacture, quantum thin wire laser and its manufacture, manufacture of diffraction grating, and distributed feedback semiconductor laser | |
| KR100319774B1 (en) | Fabrication method of self aligned planar buried heterostructure semiconductor laser | |
| US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
| JPH10229246A (en) | Ridge semiconductor laser diode and its manufacturing method | |
| US10903620B2 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
| JP2003283047A (en) | Ridge waveguide type distribution feedback laser | |
| KR100377184B1 (en) | Gain coupled single mode semiconductor laser and method for fabricating the same | |
| US7378681B2 (en) | Ridge waveguide device surface passivation by epitaxial regrowth | |
| JP3676771B2 (en) | Manufacturing method of semiconductor device | |
| US7498613B2 (en) | Method of providing electrical separation in integrated devices and related device | |
| JPH03238813A (en) | Epitaxial growth method | |
| JPH07131110A (en) | Manufacture of semiconductor laser device | |
| KR100388531B1 (en) | Fabricating method of semiconductor laser diode with i type ridge | |
| KR100248430B1 (en) | Structure and fabrication method of passive-waveguide integrated laser diode | |
| JPS6351558B2 (en) | ||
| JPH0936475A (en) | Fabrication of ridge waveguide semiconductor laser | |
| JP3522151B2 (en) | Method for manufacturing compound semiconductor laser | |
| JPH05327119A (en) | Manufacture of multi-wavelength integrated semiconductor laser | |
| JPH09281353A (en) | Flush type optical semiconductor device and its production | |
| JPH0521891A (en) | Manufacture of buried structure semiconductor laser | |
| JPH0715090A (en) | Fabrication of semiconductor optical device having embedded structure | |
| JPH1140885A (en) | Semiconductor laser device | |
| JPS6235626A (en) | Manufacture of semiconductor device | |
| JPH0582894A (en) | Multi-wavelength semiconductor laser and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081202 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |