KR100317857B1 - 디엠티 송신장치 - Google Patents

Abstract

본 발명의 목적은 1.1MHz 대역을 사용하는 표준 DMT 방식을 보간(interpolation) 기법을 이용하여 1.94MHz 대역까지 확장하여 4dB 손실점을 3dB 손실점으로 이동시키도록 하는 DMT 송신장치를 제공하는 데에 있다. 이와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 DMT 송신장치는 입력되는 시리얼 데이터를 290 주파수 빈에 매핑하는 QAM 비트 할당부와, 상기 QAM 비트 할당부에서 매핑된 290 주파수 빈외에 222빈을 제로 패딩하여 512빈을 출력하는 222빈 제로 패딩부와, 상기 222빈 제로 패딩부에서 출력된 512빈에서 290빈을 역푸리에 변환하여 14비트 데이터를 출력하는 1024 역푸리에 변환부와, 상기 1024 IFFT에서 출력되는 14비트 데이터를 아날로그 타임 도메인신호로 변환하는 디지탈/아날로그 변환부를 포함하여 구성된다.

Description

디엠티 송신장치 {DMT transmitter}

본 발명은 DMT(Discrete Multi-Tone) 송신장치에 관한 것으로, 특히 1.1MHz 대역을 사용하는 표준 DMT 방식을 보간(interpolation) 기법을 이용하여 1.94MHz 대역까지 확장하여 4dB 손실점을 3dB 손실점으로 이동시키도록 하는 DMT 송신장치에 관한 것이다.

도 1은 종래의 DMT 송신장치의 블록도를 도시한 것으로써, 종래의 DMT 송신장치는 12Mbps 시리얼 데이터를 서브채널에 일정 비트씩 할당하는 비트 할당부(1)와, 상기 비트 할당부(1)에서 할당된 데이터를 256 QAM 심볼로 부호화하는 QAM 주파수 매퍼(2)와, 상기 QAM 주파수 매퍼(2)에서 부호화된 256 QAM 심볼을 역푸리에 변환하여 14비트 데이터를 출력하는 역푸리에 변환부(IFFT)(3)와, 상기 역푸리에 변환부(3)에서 출력되는 14비트 데이터를 아날로그 타임 도메인신호로 변환하는 디지탈/아날로그 변환부(DAC)(4)로 구성된다.

이와같이 구성된 종래의 DMT 송신장치의 동작을 도 2를 참조하여 상세히 설명하면 다음과 같다.

먼저, 12Mbps 시리얼 데이터가 비트 할당부(1)에 입력되면, 그 비트 할당부(1)는 입력된 12Mbps 시리얼 데이터를 서브채널에 일정 비트씩 할당하여 병렬 데이터로 변환하여 QAM 주파수 매퍼(2)에 제공한다.

상기 QAM 주파수 매퍼(2)는 상기 비트 할당부(1)에서 할당된 데이터를 256 QAM 심볼로 부호화하여 IFFT(3)에 제공한다.

상기 IFFT(3)는 상기 QAM 주파수 매퍼(2)에서 부호화된 256 QAM 심볼을 역푸리에 변환하여 14비트 데이터를 DAC(4)에 제공한다. 상기 IFFT(3)는, 도 2에 도시된 바와같이, 4dB 손실점을 기준으로 역푸리에 변환을 하게 된다.

상기 DAC(4)는 상기 IFFT(3)에서 출력되는 14비트 데이터를 아날로그 타임 도메인신호로 변환하여 출력하게 된다.

그러나, 종래의 DMT 송신장치는 4dB 손실점을 기준으로 역푸리에 변환을 함으로써, 데이터 전송율이 저하되는 문제점이 있었다.

따라서, 본 발명의 목적은 1.1MHz 대역을 사용하는 표준 DMT 방식을 보간(interpolation) 기법을 이용하여 1.94MHz 대역까지 확장하여 4dB 손실점을 3dB 손실점으로 이동시키도록 하는 DMT 송신장치를 제공하는 데에 있다.이와같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 DMT 송신장치는 입력되는 시리얼 데이터를 290 주파수 빈에 매핑하는 QAM 비트 할당부와, 상기 QAM 비트 할당부에서 매핑된 290 주파수 빈외에 222빈을 제로 패딩하여 512빈을 출력하는 222빈 제로 패딩부와, 상기 222빈 제로 패딩부에서 출력된 512빈에서 290빈을 역푸리에 변환하여 14비트 데이터를 출력하는 1024 역푸리에 변환부와, 상기 1024 IFFT에서 출력되는 14비트 데이터를 아날로그 타임 도메인신호로 변환하는 디지탈/아날로그 변환부를 포함하여 구성된다.

도 1은 종래의 DMT 송신장치의 블록도,

도 2는 도 1의 4dB 손실점을 갖는 출력 파형도,

도 3은 본 발명의 일 실시예에 따른 DMT 송신장치의 블록도,

도 4는 도 3에 의해서 향상된 주파수 분해능을 보인 도면이다.

(도면의 주요부분에 대한 부호의 설명)

100 : QAM 비트 할당부 101 : 222빈 제로 패딩부

102 : 1024 IFFT 103 : DAC

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.도 3은 본 발명의 일 실시예에 따른 DMT 송신장치의 블록도를 도시한 것으로써, 본 발명의 일 실시예에 따른 DMT 송신장치는 12Mbps 시리얼 데이터를 290 주파수 빈에 매핑하는 QAM 비트 할당부(100)와, 상기 QAM 비트 할당부(100)에서 매핑된 290 주파수 빈외에 222빈을 제로 패딩(zero padding)하여 512빈을 출력하는 222빈 제로 패딩부(101)와, 상기 222빈 제로 패딩부(101)에서 출력된 512빈에서 290빈을 역푸리에 변환하여 14비트 데이터를 출력하는 1024 역푸리에 변환부(IFFT)(102)와, 상기 1024 IFFT(102)에서 출력되는 14비트 데이터를 1.94MHz*2의 전송률을 갖는 아날로그 타임 도메인신호로 변환하는 디지탈/아날로그 변환부(DAC)(103)로 구성된다.

이와같이 구성된 본 발명의 일 실시예에 따른 DMT 송신장치의 동작을 도 4를 참조하여 상세히 설명하면 다음과 같다.

먼저, 12Mbps 시리얼 데이터가 QAM 비트 할당부(100)에 입력되면, 그 QAM 비트 할당부(100)는 12Mbps 시리얼 데이터를 서브채널에 비트 할당 및 전송을 위한 심볼에 매핑을 하게 된다. 각 주파수 빈마다 독립적으로 할당되며 향상된 비트율을 위해서 종래의 256 점보다 높은 290점의 주파수 빈에 12Mbps 시리얼 데이터가 매핑된다. 따라서, 14 퍼센트의 향상된 비트 할당을 수행할 수 있다.

상기 QAM 비트 할당부(100)에서 QAM 심볼로 매핑된 신호는 1024 IFFT(102)의 효율적인 계산을 위해 512개의 빈으로 맞추어져야 하므로, 나머지 222빈은 222빈 제로 패딩부(101)에서 제로 패딩된다. 따라서, 상기 222빈 제로 패딩부(101)는 512빈을 출력하게 된다.

상기 1024 IFFT(102)는 상기 222빈 제로 패딩부(101)에서 출력된 512빈에서 290빈을 역푸리에 변환하여 약 1.94 MHz의 샘플링율을 갖는 14비트 데이터를 DAC(103)에 제공하게 된다. 상기 DAC(103)는 상기 1024 IFFT(102)에서 출력되는 14비트 데이터를 1.94MHz*2의 전송률을 갖는 아날로그 타임 도메인신호로 변환하여 출력하게 된다.

이와같은 본 발명은 1.1MHz 대역을 사용하는 표준 DMT 방식을 보간(interpolation) 기법을 이용하여 1.94MHz 대역까지 확장하여 4dB 손실점을 3dB 손실점으로 이동시킴으로써, 동일한 대역의 효율적인 이용으로 광대역 정보를 14 퍼센트 고속으로 전송할 수 있으므로 모뎀의 경쟁력을 확보할 수 있는 효과가 있다.

Claims (5)

1. 입력되는 시리얼 데이터를 290 주파수 빈에 매핑하는 QAM 비트 할당부와;

   상기 QAM 비트 할당부에서 매핑된 290 주파수 빈외에 222빈을 제로 패딩하여 512빈을 출력하는 222빈 제로 패딩부와;

   상기 222빈 제로 패딩부에서 출력된 512빈에서 290빈을 역푸리에 변환하여 14비트 데이터를 출력하는 1024 역푸리에 변환부와;

   상기 1024 IFFT에서 출력되는 14비트 데이터를 아날로그 타임 도메인신호로 변환하는 디지탈/아날로그 변환부를 포함하여 구성되는 것을 특징으로 하는 DMT 송신장치.
2. 제 1 항에 있어서,

   상기 디지탈/아날로그 변환부에서 출력되는 타임 도메인신호는 1.94MHz*2의 전송율을 갖는 것을 특징으로 하는 DMT 송신장치.
3. 삭제
4. 삭제
5. 삭제