KR100316744B1 - Asymmetric Digital Subscriber Line Protocol Processing Apparatus - Google Patents
Asymmetric Digital Subscriber Line Protocol Processing Apparatus Download PDFInfo
- Publication number
- KR100316744B1 KR100316744B1 KR1019980051101A KR19980051101A KR100316744B1 KR 100316744 B1 KR100316744 B1 KR 100316744B1 KR 1019980051101 A KR1019980051101 A KR 1019980051101A KR 19980051101 A KR19980051101 A KR 19980051101A KR 100316744 B1 KR100316744 B1 KR 100316744B1
- Authority
- KR
- South Korea
- Prior art keywords
- adsl
- unit
- data
- protocol processing
- line
- Prior art date
Links
- 238000012545 processing Methods 0.000 title claims abstract description 53
- 230000006870 function Effects 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims 1
- 238000012986 modification Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 2
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 102100023513 Flotillin-2 Human genes 0.000 description 1
- 101000828609 Homo sapiens Flotillin-2 Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
- H04L12/2856—Access arrangements, e.g. Internet access
- H04L12/2869—Operational details of access network equipments
- H04L12/2898—Subscriber equipments
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
- H04M11/062—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5665—Interaction of ATM with other protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6478—Digital subscriber line, e.g. DSL, ADSL, HDSL, XDSL, VDSL
Abstract
상향과 하향의 데이터 전송 속도가 다른 비대칭 디지털 가입자 회선(Asymmetric Digital Subscriber Line; ADSL) 선로에 연결되어 고속의 데이터를 서비스 할 수 있는 ADSL 프로토콜 처리장치가 개시된다. 본 발명은, 상향과 하향의 데이터 전송속도가 다르고, 보다 고속의 데이터를 원거리의 가입자에게 서비스 할 수 있으며, 현재 음성 전화용으로 사용하는 2선식 가입자 선로를 사용할 수 있는 비대칭 디지털 가입자 회선(ADSL) 프로토콜 처리장치를 제공한다. 본 발명은 다양한 형태로의 변경을 통하여 ADSL 가입자 처리장치, 가입자 단말 카드, 또는 가입자 단말 박스에 모듈 형태로 실장할 수 있다.Disclosed is an ADSL protocol processing apparatus capable of serving high-speed data by being connected to an asymmetric digital subscriber line (ADSL) line having different uplink and downlink data rates. The present invention provides an asymmetrical digital subscriber line (ADSL) that differs in uplink and downlink data rates, can serve higher speed data to remote subscribers, and can use two-wire subscriber lines currently used for voice telephony. Provide a protocol processing device. The present invention can be implemented in a modular form in an ADSL subscriber processing unit, a subscriber station card, or a subscriber station box through various modifications.
Description
본 발명은 상향과 하향의 데이터 전송 속도가 다른 ADSL 선로에 연결되어 고속의 데이터를 서비스 할 수 있는 비대칭 디지털 가입자 회선(ADSL) 프로토콜 처리장치에 관한 것이다.The present invention relates to an asymmetric digital subscriber line (ADSL) protocol processing apparatus capable of serving high-speed data by being connected to ADSL lines having different uplink and downlink data rates.
종래의 저속 대칭 디지털 가입자 회선 프로토콜 처리장치는 양 방향으로 동일한 속도의 데이터를 전송하므로 원거리에 있는 가입자에게 고속의 데이터를 서비스 할 수 없으며, 4 선식으로 연결되므로 기존의 전화선을 사용할 수 없다.The conventional low speed symmetric digital subscriber line protocol processing apparatus transmits data of the same speed in both directions, and therefore cannot provide high speed data to a subscriber in a long distance, and cannot use an existing telephone line because it is connected in four wires.
즉, 종래의 대칭 디지털 가입자 회선 프로토콜 처리장치는, 양방향으로 동일한 속도의 데이터를 전송하거나 저속으로 데이터를 전송하므로, 보다 고속의 데이터를 원거리에 있는 가입자에게 서비스 할 수 없으며, 2 선식이 아닌 4 선식 가입자 선로에 연결해야 하는 문제점을 내포하고 있다.In other words, the conventional symmetric digital subscriber line protocol processing apparatus transmits data of the same speed in both directions or data at low speed, and therefore cannot provide higher speed data to a subscriber in a long distance, and not 4-wire. It involves the problem of connecting to subscriber line.
따라서, 본 발명은 전술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 상향과 하향의 데이터 전송속도가 다르고, 보다 고속의 데이터를 원거리의 가입자에게 서비스 할 수 있으며, 현재 음성 전화용으로 사용하는 2선식 가입자 선로를 사용할 수 있는 비대칭 디지털 가입자 회선(ADSL) 프로토콜 처리장치를 제공하는데 있다.Accordingly, the present invention has been made to solve the problems of the prior art as described above, the object is that the data transmission speed of the up and down is different, it is possible to service higher speed data to remote subscribers, the current voice To provide an asymmetric digital subscriber line (ADSL) protocol processing device that can use a two-wire subscriber line used for telephone.
도 1은 본 발명이 적용되는 ADSL 가입자 처리장치의 개략적인 구성을 도시한 블록도,1 is a block diagram showing a schematic configuration of an ADSL subscriber processing apparatus to which the present invention is applied;
도 2는 본 발명에 따른 ADSL 프로토콜 처리장치의 상세한 구성을 도시한 블록도이다.2 is a block diagram showing a detailed configuration of an ADSL protocol processing apparatus according to the present invention.
* 도면의 주용 부분에 대한 부호의 설명* Explanation of symbols for main part of drawing
11 : 프로세서부 12 : 메모리부11 processor 12 memory unit
13 : 제어 논리부 14 : ADSL 송수신부13 control logic 14 ADSL transceiver
15 : 인터리브 메모리부 16 : 선로 정합부15: interleaved memory section 16: line matching section
상기 목적을 달성하기 위한 본 발명은 데이터 신호선, 주소 신호선, 제어 신호선을 발생시켜 로컬 버스에 공급해 주는 프로세서부; 상기 로컬 버스에 접속되고 기본 모니터 프로그램, OS 프로그램, ADSL 송수신부 제어 프로그램 및 사용자 프로그램을 저장하는 메모리부; 상기 로컬 버스에 접속되고 ATM 물리층 처리부와 ADSL 송수신부 간에 주고 받는 데이터를 서로 타이밍이 맞도록 프로그램 가능한 논리 소자를 이용하여 제어하는 제어 논리부; 상기 로컬 버스에 접속되어 프로세서부의 제어를 받으며, 하향 스트림 데이터를 다중화, 인터리빙, 전진 에러 수정, 코드화, 변조,디지털 아날로그 변환의 ADSL 송신 프로토콜 처리를 하여 선로 정합부로 전달해 주고, 반대로 선로 정합부로부터 입력된 아날로그 데이터를 디지털 데이터로 변환하고, 역변조, 디코드화, 전진 에러 수정, 디인터리빙, 역다중화의 ADSL 수신 프로토콜 처리를 하여 제어 논리부로 전달해 주는 ADSL 송수신부; 상기 ADSL 송수신부에 연결되어 송수신되는 데이터의 버스트성 에러를 줄이기 위해 ADSL 송수신부에서 데이터를 써 넣었다가 순서를 바꿔서 다시 읽어낼 수 있도록 하는 인터리브 메모리부; 상기 ADSL 송수신부에 연결되어 송수신되는 차동 아날로그 신호를 여파하고 증폭시키며, 하이브리드 정합 기능 및 트랜스포머 정합 기능을 갖는 선로 정합부로 구성된 것을 특징으로 한다.The present invention for achieving the above object is a processor unit for generating a data signal line, an address signal line, a control signal line to supply to the local bus; A memory unit connected to the local bus and storing a basic monitor program, an OS program, an ADSL transceiver control program, and a user program; A control logic unit connected to the local bus and controlling data transmitted and received between an ATM physical layer processor and an ADSL transceiver using a programmable logic element to match timing with each other; Connected to the local bus under the control of the processor unit, the downstream data is transmitted to the line matching unit by performing the ADSL transmission protocol processing of multiplexing, interleaving, forward error correction, coding, modulation, and digital-to-analog conversion. An ADSL transceiver for converting the analog data into digital data and performing ADSL reception protocol processing of inverse modulation, decoding, forward error correction, deinterleaving, and demultiplexing to deliver to the control logic unit; An interleaved memory unit connected to the ADSL transceiver and configured to rewrite the data in the ADSL transceiver to change the order in order to reduce a burst error of data transmitted and received; It is characterized by consisting of a line matching unit having a hybrid matching function and a transformer matching function to filter and amplify the differential analog signal transmitted and received connected to the ADSL transceiver.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 보다 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명이 적용되는 ADSL 가입자 처리장치의 구성을 설명하기 위한 개략적인 블록도이다. 도 1을 참조하면, ADSL 가입자 처리장치는 중앙제어부(40), 송신 셀 처리부(30), 수신 셀 처리부(40), ATM 물리층 처리부(20), ADSL 프로토콜 처리부(10), 제어신호 정합부(60), 송·수신 셀 버스 정합부(50)로 구성된다.1 is a schematic block diagram illustrating a configuration of an ADSL subscriber processing apparatus to which the present invention is applied. Referring to FIG. 1, the ADSL subscriber processor includes a central controller 40, a transmit cell processor 30, a receiver cell processor 40, an ATM physical layer processor 20, an ADSL protocol processor 10, and a control signal matching unit ( 60), and a transmission / reception cell bus matching unit 50.
이러한 구성을 갖는 ADSL 가입자 처리 장치는, ATM(asynchronous transfer mode) 셀을 처리하여 ADSL 가입자에게 고속의 ATM 데이터 서비스를 제공해 주는 기능을 수행한다.The ADSL subscriber processing apparatus having such a configuration performs a function of providing a high speed ATM data service to an ADSL subscriber by processing an asynchronous transfer mode (ATM) cell.
상기 중앙 제어부(40)는 32 비트 프로세서를 구비하여 데이터 신호 선, 주소 신호 선, 및 제어 신호선을 발생시키고, 이들을 버퍼링 하여 로컬 버스에 공급해 주며,이들 신호들을 조합하여 가입자 정합장치 내의 각 부에 속한 디바이스 및 레지스터들에 대한 주소를 지정해 주며, 프로그램을 저장하는 ROM(read only memory)과 각종 데이터 저장을 위한 램(RAM; random access memory)을 구성하여 ADSL 가입자 처리장치 전체를 제어하는 기능을 수행한다.The central control unit 40 includes a 32-bit processor for generating data signal lines, address signal lines, and control signal lines, buffering them, and supplying them to the local bus, and combining these signals to belong to each part in the subscriber matching device. It designates the address of device and registers and controls the whole ADSL subscriber processing device by configuring ROM (read only memory) to store program and random access memory (RAM) to store various data. .
또한, 49.152MHz 및 25MHz의 클럭 발성기를 두어 이들을 버퍼링 및 분주하여 로컬 버스, 송신 셀 처리부(30), 수신 셀 처리부(70)에 공급해 주며, 전원 공급시 그리고, 리셋 스위치에 의한 수동 리셋 시에 리셋 신호를 생성하여 로컬 버스에 공급해 준다. 그리고, 직렬 입출력 기능을 구비하여 RS-232C 통신 포트를 통하여 디버깅을 위한 터미널 연결 기능을 제공해 준다.In addition, it has a clock generator of 49.152 MHz and 25 MHz, buffers and divides them, and supplies them to the local bus, the transmit cell processing unit 30, and the receiving cell processing unit 70, and resets them at the time of power supply and manual reset by the reset switch. It generates a signal and supplies it to the local bus. In addition, it has a serial input / output function and provides a terminal connection function for debugging through the RS-232C communication port.
상기 송신 셀 처리부(30)는 상기 로컬 버스에 접속되고, 상기 송·수신 셀 버스 정합부(50)로부터 16비트 송신 셀을 수신하여 8비트로 변환한 후, 점대점(point-to-point) 송신 셀인 경우는 바로 각 가입자 별로 송신 셀 피포(FIFO)에 전달해 주고, 점대 다중점(point-to-multipoint) 송신일 경우에는 변환할 VPI와 VCI 테이블을 참조하여 VPI와 VCI를 변환하여 송신 셀 피포에 일시 저장하였다가 ATM 물리층 처리부(20)로 출력하는 기능을 갖는다.The transmit cell processor 30 is connected to the local bus, receives a 16-bit transmit cell from the transmit / receive cell bus matcher 50, converts it into 8 bits, and then transmits point-to-point. In the case of a cell, each subscriber is immediately transmitted to a transmitting cell packet (FIFO). In case of point-to-multipoint transmission, the VPI and VCI are converted by referring to the VPI and VCI tables to be converted. Store and output to the ATM physical layer processing unit 20.
상기 ATM 물리층 처리부(20)는 각 가입자 별로 한 개씩 4 개로 구성되어 송신 셀 피포에서 받은 병렬 송신 셀을 직렬로 변환 및 ATM 물리층 처리를 하여 ADSL 프로토콜 처리부(10)로 송신하고, ADSL 프로토콜 처리부(10)로부터 수신한 직렬 데이터 셀을 병렬로 변환 및 ATM 물리층 수신 처리를 하여 상기 수신 셀 제어부로 출력해 준다. 이러한 기능을 수행하는 ATM 물리층 처리부(20)는, ATM 물리층 규격에 따른기능을 처리하고 사용자 셀이 없을 때에는 자동으로 휴지 셀을 송·수신하여 항상 ADSL 가입자와의 연결을 유지한다.The ATM physical layer processing unit 20 is composed of four, one for each subscriber, converts the parallel transmission cell received at the transmission cell PIP into serial and performs ATM physical layer processing, and transmits the ADSL protocol processing unit 10 to the ADSL protocol processing unit 10. The serial data cell received from the C-R1 is converted in parallel, and the ATM physical layer reception process is performed and output to the receiving cell controller. The ATM physical layer processing unit 20 performing such a function processes a function according to the ATM physical layer standard and automatically transmits and receives an idle cell when there is no user cell to maintain a connection with an ADSL subscriber at all times.
한편, 상기 ADSL 프로토콜 처리부(10)는 각 가입자 별로 한 개씩 4 개로 구성되어 상기 ATM 물리층 처리부(20)로부터 수신한 직렬 데이터 셀을 변조 방식에 따라 ADSL 하향 스트림을 ADSL 송신 프로토콜 처리를 하여 ADSL 가입자 선로로 출력하고, ADSL 가입자 선로로부터 입력된 ADSL 상향 스트림을 ADSL 수신 프로토콜 처리를 하여 ATM 물리층 처리부(20)로 출력해 준다.On the other hand, the ADSL protocol processing unit 10 is composed of four, one for each subscriber, the ADSL subscriber line by performing the ADSL transmission protocol to the ADSL downstream stream in accordance with the modulation scheme of the serial data cell received from the ATM physical layer processing unit 20 And outputs the ADSL upstream stream inputted from the ADSL subscriber line to the ATM physical layer processing unit 20 by performing the ADSL reception protocol process.
상기 수신셀 처리부(70)는 상기 로컬 버스에 접속되고, ATM 물리층 처리부(20)로부터 8비트로 입력된 수신 셀을 분석하고 16비트로 변환하며, 수신 셀 피포에 일시 저장하였다가 송수신 셀 버스 정합부(50)로 출력하는 기능을 갖는다.The receiving cell processor 70 is connected to the local bus, and analyzes the received cell inputted by 8 bits from the ATM physical layer processor 20 and converts the received cell into 16 bits. 50) has the function to output.
또한, 시험 셀 송신 피포와 시험 셀 수신 피포를 가지고 있어 자체 루프백 시험용 셀을 일시 저장하는 기능을 갖는다.In addition, it has a test cell transmit packet and a test cell receive packet, and has a function of temporarily storing its own loopback test cell.
상기 송·수신 셀 버스 정합부(50)는 수신 셀 제어부의 제어를 받아 자체의 루프백 시험을 할 때는 수신 셀 피포부에서 받은 시험 셀을 송신 셀 제어부로 보내도록 루프백 경로를 형성해 주며, 루프백 시험이 아닐 경우에는 송수신 셀 버스를 통하여 ATM층 처리장치로 부터 송신 셀을 받아서 버퍼링 한 후 송신 셀 제어부로 전달해 주고, 수신 셀 피포부로 부터 수신 셀을 받아서 버퍼링 한 후 ATM층 처리장치로 전달해 준다.The transmit / receive cell bus matching unit 50 forms a loopback path to send a test cell received from the receiving cell envelope unit to the transmitting cell control unit when the loopback test is performed under the control of the receiving cell control unit. Otherwise, after receiving and buffering the transmitting cell from the ATM layer processing apparatus through a transmitting / receiving cell bus, the transmitting cell is transferred to the transmitting cell control unit. The receiving cell is received from the receiving cell encapsulation unit, buffered, and then transmitted to the ATM layer processing apparatus.
상기 제어 신호버스 정합부(60)는 로컬 버스에 접속되어 로컬 주소 신호 11비트,각종 제어 신호(AS*, DS*, R*W), 및 데이터 신호 8비트가 연결되고, 제어 신호 버스를 통하여 ATM층 처리장치와 접속되어 11비트 주소 신호(EA1 ∼ EA11)와 각종 제어 신호(EAS*, EDS*, ER*W)를 받고, 8비트 데이터 신호(ED0 ∼ ED7)를 주고 받으며, 2kB의 양 포트 램을 구성하여 ATM층 처리장치와 상호 통신한다. 제어 신호 버스로부터 주 클럭과 셀 버스 클럭을 ECL(Emitter Coupled Logic) 레벨로 공급 받아서 TTL(Transistor Transistor Logic) 레벨로 변환하여 로컬 버스를 통하여 상기 송신 셀 처리부(30)와 수신 셀 처리부(70)에 공급해 준다.The control signal bus matching unit 60 is connected to a local bus, and the local address signal 11 bits, the various control signals (AS * , DS * , R * W), and 8 bits of the data signal is connected, and through the control signal bus It is connected to ATM layer processing unit, receives 11-bit address signals (EA1 to EA11) and various control signals (EAS * , EDS * , ER * W), sends and receives 8-bit data signals (ED0 to ED7), and the amount of 2kB. It configures port RAM to communicate with ATM layer processor. The main clock and the cell bus clock are supplied from the control signal bus at the ECL (Emitter Coupled Logic) level and converted to the TTL (Transistor Transistor Logic) level to the transmit cell processor 30 and the receive cell processor 70 through a local bus. Supply it.
도 2는 전술한 ADSL 가입자 처리장치에서의 ADSL 프로토콜 처리부(10)를 상세 도시한 구성도이다. 즉, 도 2는 도 1에서의 ADSL 프로토콜 처리부(10)에 해당한다.FIG. 2 is a detailed block diagram of the ADSL protocol processor 10 in the above-described ADSL subscriber processor. That is, FIG. 2 corresponds to the ADSL protocol processor 10 in FIG. 1.
도 2를 참조하면, 본 발명에 의한 ADSL 프로토콜 처리장치(10)는, 프로세서부(11), 메모리부(12), 제어 논리부(13), ADSL 송수신부(14), 선로 정합부(16), 및 인터리브 메모리부(15)로 구성되어, ADSL 프로토콜을 처리한다.Referring to FIG. 2, the ADSL protocol processing apparatus 10 according to the present invention includes a processor unit 11, a memory unit 12, a control logic unit 13, an ADSL transceiver unit 14, and a line matching unit 16. And an interleaved memory section 15 to process the ADSL protocol.
상기 프로세서부(11)는 16비트 프로세서를 구비하여 데이터 신호선(Data), 주소 신호선(Address), 제어 신호선(Control)을 발생시켜 이들을 로컬 버스에 공급해 주고, 메모리부(12)의 프로그램을 이용하여 ADSL 프로토콜 처리 장치 전체를 제어한다.The processor unit 11 includes a 16-bit processor to generate a data signal line Data, an address signal line, a control signal line Control, supply them to a local bus, and use the program of the memory unit 12 to generate a data signal line. Control the entire ADSL protocol processing unit.
상기 로컬 버스는 외부와도 연결되며, 이 처리장치가 정상임을 나타내는 신호(CTS*), ADSL 송수신부 리셋 신호(CRST*), 및 외부와의 통신 선택 신호(EOE*)를 포함한다. 25MHz의 자체 클럭을 가지며 직렬 입출력 기능을 구비하여 RS-232C 통신포트를 통하여 디버깅을 위한 터미널 연결 기능을 제공해 준다.The local bus is also connected to the outside and includes a signal CTS * indicating that the processing device is normal, an ADSL transceiver reset signal CRST * , and a communication selection signal EOE * to the outside. It has its own clock of 25MHz and has serial input / output function to provide terminal connection function for debugging through RS-232C communication port.
상기 메모리부(12)는 상기 로컬버스에 연결되어 상기 프로세서부(11)로부터 주소 신호를 공급 받고, 16비트 데이터를 주고 받으며, 제어 논리부(13)로부터 메모리 선택 신호, 메모리 읽기 신호, 메모리 쓰기 신호를 공급 받는다. 또한, 기본 모니터 프로그램, OS 프로그램, ADSL 송수신부 제어 프로그램 및 사용자 프로그램을 저장하는 512kB 롬 2개와 각종 데이터 저장을 위한 512kB 램 1개를 구성하여 메모리의 기능을 수행한다.The memory unit 12 is connected to the local bus, receives an address signal from the processor unit 11, exchanges 16-bit data, and receives a memory selection signal, a memory read signal, and a memory write from the control logic unit 13. Receive a signal. In addition, two 512kB ROMs for storing basic monitor programs, OS programs, ADSL transceiver control programs, and user programs, and one 512kB RAM for storing various data, perform a function of memory.
상기 제어 논리부(13)는 상기 로컬 버스에 연결되어 주소 신호와 제어 신호를 상기 프로세서부(11)로부터 공급 받아 외부 디바이스를 선택하거나 제어하기 위한 외부 제어신호(ECS1*∼ ECS4*)를 만들어 로컬 버스에 공급해 준다.The control logic unit 13 is connected to the local bus and receives an address signal and a control signal from the processor unit 11 to generate external control signals ECS1 * to ECS4 * for selecting or controlling an external device. Supply it to the bus.
후술될 ADSL 송수신부(14)로부터 출력된 A 포트 클럭(ACLK)과 A 포트 데이터 가능 신호(ADAV)를 조합하여 ATM 물리층 처리부(20)의 타이밍에 맞춰서 하향 스트림 클럭(DCLK)을 ATM 물리층 처리부(20)로 공급해 주고, ATM 물리층 처리부(20)로부터 하향 스트림 클럭(DCLK)에 동기된 하향 스트림 데이터(DDAT)를 받아서 A 포트 클럭(ACLK)과 A 포트 데이터 가능 신호(ADAV)에 맞추어 A 포트 데이터(ADATA)로 ADSL 송수신부(14)로 출력해 준다.By combining the A port clock (ACLK) and the A port data enable signal (ADAV) output from the ADSL transceiver 14 to be described later, the downstream clock clock DCLK is adjusted in accordance with the timing of the ATM physical layer processing unit 20. 20), and receives the down stream data DDAT synchronized with the down stream clock DCLK from the ATM physical layer processing unit 20, in accordance with the A port clock ACLK and the A port data enable signal ADAV, and the A port data. It outputs to ADSL transceiver 14 by (ADATA).
마찬가지로, ADSL 송수신부(14)로부터 출력된 E 포트 클럭(ECLK)과 E 포트 데이터 가능 신호(EDAV)를 조합하여 ATM 물리층 처리부(20)의 타이밍에 맞춰서 상향 스트림 클럭(UCLK)을 ATM 물리층 처리부(20)로 공급해 주고, ADSL 송수신부(14)로부터E 포트 클럭(ECLK)과 E 포트 데이터 가능 신호(EDAV)에 동기되어 입력된 E 포트 데이터(EDATA)를 받아서 상향 데이터 클럭(UCLK)에 맞춰서 상향 스트림 데이터(UDAT)로 ATM 물리층 처리부(20)에 출력해 준다.Similarly, by combining the E port clock ECLK outputted from the ADSL transceiver 14 and the E port data enable signal EDAV, the upstream clock UCLK is set in accordance with the timing of the ATM physical layer processing unit 20. 20), and receives the E port data EDATA input in synchronization with the E port clock ECLK and the E port data enable signal EDAV from the ADSL transceiver 14, and upwards according to the up data clock UCLK. The stream data (UDAT) is output to the ATM physical layer processing unit 20.
상기 ADSL 송·수신부(14)는 상기 논리 제어부(13)로부터 수신된 하향 스트림 데이터를 다중화, 인터리빙, 전진 에러 수정, 코드화, 변조, 및 디지털 아날로그 변환의 ADSL 송신 프로토콜 처리를 하여 선로 정합부(16)로 전달해 준다. 반대로, 선로 정합부(16)로부터 입력된 아날로그 데이터를 디지털 데이터로 변환하고, 역변조, 디코드화, 전진 에러 수정, 디인터리빙, 및 역다중화의 ADSL 수신 프로토콜 처리를 하여 상기 제어 논리부(13)로 전달하여 준다.The ADSL transmitter / receiver 14 performs multiplexing, interleaving, forward error correction, coding, modulation, and digital-to-analog conversion of the downstream data received from the logic controller 13 to perform line matching unit 16. ). On the contrary, the control logic unit 13 converts analog data input from the line matching unit 16 into digital data, and performs inverse modulation, decoding, forward error correction, deinterleaving, and demultiplexing ADSL reception protocol processing. Pass it on.
상기 프로세서부(11)와 8비트 데이터를 주고 받으며, 주소 신호와 호스트 선택 신호(HCS*), 호스트 읽기 쓰기 신호(HR*W)를 입력 받고 인터럽트 신호(HIRQ*)를 프로세서부(11)로 출력해 준다.Sending and receiving 8-bit data with the processor unit 11, receiving an address signal, a host selection signal HCS * , and a host read / write signal HR * W, and sending an interrupt signal HIRQ * to the processor unit 11. Print it out.
이때, 인터리브 메모리부(15)와는 송수신 데이터의 인터리브 처리를 위하여 8비트 데이터를 주고 받으며, 18비트의 주소 신호, 인터리브 메모리 선택 신호(ICS*), 인터리브 메모리 읽기 신호(IOE*), 인터리브 메모리 쓰기 신호(IWR*)를 공급하여 주며, 데이터 처리에 필요한 55.2MHz 클럭을 가지고 분주하여 사용한다.At this time, the 8-bit data is exchanged with the interleaved memory unit 15 for interleaving of transmission / reception data, an 18-bit address signal, an interleaved memory selection signal (ICS * ), an interleaved memory read signal (IOE * ), and an interleaved memory write. It supplies a signal (IWR * ) and divides it with 55.2MHz clock needed for data processing.
상기 인터리브 메모리부(15)는 송·수신되는 데이터의 버스트성 에러를 줄이기 위해 ADSL 표준 규격에 정의된 대로 상기 ADSL 송수신부(14)에서 데이터를 써 넣었다가 순서를 바꿔서 다시 읽어낼 수 있도록 인터리브 메모리의 역할을 한다. 바람직하게, 상기 인터리브 메모리부(15)는 521kB 메모리 1개로 구성되어 있다.The interleaved memory unit 15 writes data in the ADSL transceiver unit 14 as described in the ADSL standard to reduce bursting errors of transmitted / received data. Plays a role. Preferably, the interleaved memory unit 15 is composed of one 521 kB memory.
상기 선로 정합부(16)는 ADSL 송수신부(14)로부터 수신한 차동 아날로그 신호(TXP, TXN)를 증폭시켜서 ADSL 가입자 선로로 전송하고, ADSL 가입자 선로로부터의 신호를 여파하고 증폭한 차동 아날로그 신호(RXP, RXN)를 ADSL 송수신부(14)로 전달해 주며, 하이브리드 정합 기능 및 트랜스포머 정합 기능을 한다.The line matching unit 16 amplifies the differential analog signals TXP and TXN received from the ADSL transceiver 14 and transmits them to the ADSL subscriber line, and filters the signals from the ADSL subscriber line and amplifies the differential analog signals ( RXP, RXN) is delivered to the ADSL transceiver 14 and performs a hybrid matching function and a transformer matching function.
상기와 같이 구성된 ADSL 프로토콜 처리장치는 비대칭으로 하향 1Mbps에서 8Mbps까지 속도의 데이터와 상향 64kbps 에서 640kbps까지 속도의 데이터에 대한 ADSL 프로토콜 처리를 하여 원거리에 있는 ADSL 가입자에게 고속의 멀티미디어 서비스를 제공할 수 있는 기능을 수행한다.The ADSL protocol processing device configured as described above can provide high-speed multimedia service to ADSL subscribers in a long distance by asymmetrically processing ADSL protocol for data from 1Mbps to 8Mbps downward and data of 64kbps to 640kbps upward. Perform the function.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.The present invention described above is capable of various substitutions, modifications, and changes without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains, and the above-described embodiments and accompanying It is not limited to the drawing.
이상 설명한 바와 같이 본 발명에 따른 ADSL 프로토콜 처리장치에 의하면, 상향과 하향의 데이터 전송속도가 다르고, 보다 고속의 데이터를 원거리의 가입자에게 서비스할 수 있으며, 현재 음성 전화용으로 사용하는 2 선식 가입자 선로를 사용할 수 있다.As described above, according to the ADSL protocol processing apparatus according to the present invention, a two-wire subscriber line, which has different data transmission speeds of upstream and downstream, can serve higher speed data to remote subscribers, and is currently used for voice telephony. Can be used.
또한, 다양한 형태로 변경이 가능하여 ADSL 가입자 처리장치, 가입자 단말카드, 가입자 단말박스에 모듈 형태로 실장할 수 있는 효과를 발휘한다.In addition, it is possible to change in various forms, it can be mounted in the form of modules in the ADSL subscriber processing unit, subscriber terminal card, subscriber terminal box.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051101A KR100316744B1 (en) | 1998-11-26 | 1998-11-26 | Asymmetric Digital Subscriber Line Protocol Processing Apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980051101A KR100316744B1 (en) | 1998-11-26 | 1998-11-26 | Asymmetric Digital Subscriber Line Protocol Processing Apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000034006A KR20000034006A (en) | 2000-06-15 |
| KR100316744B1 true KR100316744B1 (en) | 2002-02-19 |
Family
ID=19559954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980051101A KR100316744B1 (en) | 1998-11-26 | 1998-11-26 | Asymmetric Digital Subscriber Line Protocol Processing Apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316744B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422137B1 (en) * | 2001-09-04 | 2004-03-11 | 엘지전자 주식회사 | Apparatus and method for transmitter/receiver of Forward Error Correction in ADSL modem |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004007269A (en) | 2002-05-31 | 2004-01-08 | Panasonic Communications Co Ltd | Dsl modem, and initializing method of dsl communication |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077103A (en) * | 1997-04-16 | 1998-11-16 | 김영환 | ATU-C device for ADSL system maintenance |
-
1998
- 1998-11-26 KR KR1019980051101A patent/KR100316744B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077103A (en) * | 1997-04-16 | 1998-11-16 | 김영환 | ATU-C device for ADSL system maintenance |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422137B1 (en) * | 2001-09-04 | 2004-03-11 | 엘지전자 주식회사 | Apparatus and method for transmitter/receiver of Forward Error Correction in ADSL modem |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000034006A (en) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751741A (en) | Rate-adapted communication system and method for efficient buffer utilization thereof | |
| US7724763B2 (en) | Apparatuses to utilize multiple protocols in a wireless communication system | |
| US5550820A (en) | Multiple protocol personal communications network system | |
| JP3819012B2 (en) | Isochronous link protocol | |
| KR100283462B1 (en) | Frame-based data transfer | |
| US6587473B2 (en) | Information network access apparatus and methods for communicating information packets via telephone lines | |
| KR100286791B1 (en) | Network Link Endpoint Qualification | |
| US5926479A (en) | Multiple protocol personal communications network system | |
| US6763097B1 (en) | Source adaptive digital subscriber line and method | |
| US6128317A (en) | Transmitter and receiver supporting differing speed codecs over single links | |
| US6944587B2 (en) | Ethernet adapting apparatus | |
| US6707822B1 (en) | Multi-session asymmetric digital subscriber line buffering and scheduling apparatus and method | |
| KR100316744B1 (en) | Asymmetric Digital Subscriber Line Protocol Processing Apparatus | |
| CN100544293C (en) | A kind of device of in ATM DSLAM, realizing Ethernet VDSL access | |
| KR100415580B1 (en) | Home Gateway system connecting access networks and home networks, and including various home networking interfaces | |
| KR100310292B1 (en) | Apparatus For Processing Multi-rate Symmetric Digital Subscriber Line | |
| KR100306742B1 (en) | Asymmetric Digital Subscriber Line Subscriber Processing Unit in Asynchronous Transfer Mode Switch | |
| KR20010060273A (en) | Transmission and reception methods and devices in a transmission system comprising convolutional interleaving/deinterleaving | |
| CN113867234A (en) | Redundant communication system and method based on communication port of field bus PA coupler | |
| JP2000138729A (en) | Communication device and communication method | |
| EP1933505B1 (en) | Base-band ethernet over point-to-multipoint shared single conductor channel | |
| KR100366999B1 (en) | ADSL Subscriber Multiplexing interface for ATM Switching System | |
| US20230136444A1 (en) | Time domain duplexing ethernet phy | |
| KR100233257B1 (en) | Adsl processing system in atm switching system | |
| KR20030057046A (en) | physical layer control equipment of the communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |