KR100312312B1

KR100312312B1 - Analog / Digital Conversion Circuit

Info

Publication number: KR100312312B1
Application number: KR1019980034263A
Authority: KR
Inventors: 권병진
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-08-24
Filing date: 1998-08-24
Publication date: 2001-12-28
Also published as: KR20000014718A

Abstract

아날로그/디지털 변환회로에 관한 것이다.It relates to an analog / digital conversion circuit.

본 아날로그/디지털 변환회로는 N비트의 해상도를 얻기 위해서, 직렬 연결된 2^N개의 저항들과, 상기 2^N개의 저항들 사이의 접점에 한 단자가 연결되며, 소정의 제어를 받아 동작하는 스위치들과, 한 입력단으로 소정의 샘플홀드 전압이 인가되고 다른 입력단으로는 상기 스위치들중 동작하는 특정 몇 개로부터 출력되는 전압이 인가되며, 상기 두 입력 전압을 비교하여 각각 1비트의 디지털신호를 출력하는 N개의 비교기들과, 상기 비교기들에서 출력되는 디지털신호를 소정 비트씩 피드백 입력하여 상기 스위치들중 특정 몇 개를 동작시키는 N-1개의 디코더로 구성됨을 특징으로 한다.The analog-to-digital conversion circuit includes 2 ^N resistors connected in series and one terminal connected to a contact between the 2 ^N resistors and operated under predetermined control to obtain N bits of resolution. A predetermined sample hold voltage is applied to one input terminal, and a voltage output from a certain number of the switches that are operated is applied to the other input terminal, and N for comparing the two input voltages and outputting a 1-bit digital signal, respectively. Comparators and N-1 decoders for inputting a digital signal output from the comparators by a predetermined bit and operating a certain number of the switches.

Description

Analog / Digital Conversion Circuit

본 발명은 아날로그/디지털 변환회로에 관한 것으로, 특히 변환 속도가 빠른 아날로그/디지털 변환회로에 관한 것이다.The present invention relates to an analog-to-digital conversion circuit, and more particularly to an analog-to-digital conversion circuit with a high conversion speed.

도 1은 종래의 플래시(flash)방식 아날로그/디지털 변환회로의 구성 예를 나타낸 도면이다. 참조부호 COM은 비교기를 나타내고, R은 저항을 나타낸다.1 is a view showing a configuration example of a conventional flash type analog / digital conversion circuit. Reference symbol COM denotes a comparator and R denotes a resistance.

N비트의 해상도를 요구하는 플래시방식 아날로그/디지털 변환회로는 그 변환 속도가 매우 빠르지만 (2^N-1)개의 비교기가 필요하므로 하드웨어가 대단히 복잡하고 비용이 많이 든다.Flash-type analog-to-digital conversion circuits that require N-bit resolution are very fast, but require (2 ^N -1) comparators, making the hardware very complex and expensive.

도 2는 종래의 축차 근사(successive approximation)방식 아날로그/디지털 변환회로의 구성 예를 나타낸 도면이다. 참조부호 COM은 비교기를 나타내고, R은 저항을 나타내며, SR은 쉬프트레지스터를 나타낸다.2 is a diagram showing an example of the configuration of a conventional successive approximation type analog / digital conversion circuit. COM denotes a comparator, R denotes a resistance, and SR denotes a shift register.

마이크로프로세서에 내장되는 아날로그/디지털 변환회로는 주로 이 연속적 접근방식의 것이다. 그런데 이 연속적 접근방식 아날로그/디지털 변환회로는 도시된 바와 같이 1개의 비교기를 사용하지만 N비트의 해상도를 얻기 위해 N번의 변환 절차를 수행해야 한다. 그러므로 변환 속도가 매우 느리다.The analog-to-digital conversion circuitry built into the microprocessor is primarily of this continuous approach. However, this continuous approach analog-to-digital conversion circuit uses one comparator as shown, but requires N conversion procedures to achieve N-bit resolution. Therefore, the conversion speed is very slow.

따라서 본 발명의 목적은 변환 속도가 빠른 아날로그/디지털 변환회로를 제공함에 있다.Accordingly, an object of the present invention is to provide an analog / digital conversion circuit having a high conversion speed.

상기한 목적을 달성하기 위한 본 본 아날로그/디지털 변환회로는 N비트의 해상도를 얻기 위해서, 직렬 연결된 2^N개의 저항들과, 상기 2^N개의 저항들 사이의 접점에 한 단자가 연결되며, 소정의 제어를 받아 동작하는 스위치들과, 한 입력단으로 소정의 샘플홀드 전압이 인가되고 다른 입력단으로는 상기 스위치들중 동작하는 특정 몇 개로부터 출력되는 전압이 인가되며, 상기 두 입력 전압을 비교하여 각각 1비트의 디지털신호를 출력하는 N개의 비교기들과, 상기 비교기들에서 출력되는 디지털신호를 소정 비트씩 피드백 입력하여 상기 스위치들중 특정 몇 개를 동작시키는 N-1개의 디코더로 구성됨을 특징으로 한다.In order to achieve the above object, the present analog-to-digital conversion circuit has a terminal connected to 2 ^N resistors connected in series and a contact between the 2 ^N resistors in order to obtain N bits of resolution. The switches operated under control, a predetermined sample hold voltage is applied to one input terminal, and a voltage output from a certain number of the switches that are operated among the other input terminals is applied, and each of the two input voltages is compared. N comparators for outputting a digital signal of bits, and N-1 decoders for inputting a digital signal output from the comparators by a predetermined bit to operate a certain number of the switches.

제1도는 종래의 플래시방식 아날로그/디지털 변환회로의 구성 예를 나타낸 도면1 is a view showing an example of the configuration of a conventional flash-type analog-to-digital conversion circuit

제2도는 종래의 연속적 접근방식 아날로그/디지털 변환회로의 구성 예를 나타낸 도면2 is a view showing an example of the configuration of a conventional continuous approach analog / digital conversion circuit

제3도는 본 발명의 실시 예에 따른 아날로그/디지털 변환회로의 구성을 나타낸 도면3 is a diagram showing the configuration of an analog-digital conversion circuit according to an embodiment of the present invention.

이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals have the same reference numerals as much as possible even if displayed on different drawings. Also, in the following description, many specific details such as components of specific circuits are shown, which are provided to help a more general understanding of the present invention, and the present invention may be practiced without these specific details. It is self-evident to those of ordinary knowledge in Esau. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명의 실시 예에 따른 아날로그/디지털 변환회로의 구성을 나타낸 도면이다.3 is a diagram illustrating a configuration of an analog / digital conversion circuit according to an embodiment of the present invention.

본 실시 예는 4비트의 해상도를 얻기 위해서 16개의 저항 R1~R16과, 4개의 비교기 COM1~COM4와, 3개의 디코더 DEC1~DEC3으로 구성한다. 결국, N비트의 해상도를 얻기 위해서는 2^N개의 저항과, N개의 비교기와, N-1개의 디코더를 필요로 하는 셈이다.In the present embodiment, 16 resistors R1 to R16, four comparators COM1 to COM4, and three decoders DEC1 to DEC3 are obtained to obtain a 4-bit resolution. As a result, 2 ^N resistors, N comparators, and N-1 decoders are required to obtain N bits of resolution.

샘플&홀드 전압(Vin)이 인가되면 제1비교기 COM1의 출력이 결정된다. 이 출력은 제1디코더 DEC1의 입력으로 인가되어 다음에 비교될 위치를 결정한다. 상기 제1더코더 DEC1의 제1출력 Q11(1)은 상기 제1비교기 COM1의 출력 D3이 1일 때 스위치 Q11을 동작(on)시키는 신호이다. 또한 상기 제1더코더 DEC1의 제2출력 Q10(0)은 상기 제1비교기 COM1의 출력 D3이 0일 때 스위치 Q10을 동작시키는 신호이다. 제2 및 제3디코더 DEC2, DEC3의 출력들도 상기와 마찬가지로 해당 비교기의 출력 상태에 따라 해당 스위치를 동작시키는 역할을 한다. 즉, 상기 제2디코더 DEC2의 제1출력 Q23(11)은 상기 제1 및 제2디코더 DEC1, DEC2의 출력 D3, D2이 11일 때 스위치 Q23을 동작(on)시키는 신호이다.When the sample & hold voltage Vin is applied, the output of the first comparator COM1 is determined. This output is applied to the input of the first decoder DEC1 to determine the position to be compared next. The first output Q11 (1) of the first decoder DEC1 is a signal for turning on the switch Q11 when the output D3 of the first comparator COM1 is 1. Also, the second output Q10 (0) of the first decoder DEC1 is a signal for operating the switch Q10 when the output D3 of the first comparator COM1 is zero. The outputs of the second and third decoders DEC2 and DEC3 also operate the switch according to the output state of the comparator. That is, the first output Q23 (11) of the second decoder DEC2 is a signal for turning on the switch Q23 when the outputs D3 and D2 of the first and second decoders DEC1 and DEC2 are 11.

상기 제1디코더 DEC1의 제1 및 제2출력 Q11(1), Q10(0)에 의해 선택된 전압은 제2비교기 COM2의 기준전압으로 설정되고, 상기 샘플&홀드 전압(Vin)과 비교된다. 마찬가지로 제1 및 제2비교기 COM1, COM2의 출력 D3, D2는 제2디코더 DEC2에 인가되고, 상기 제2디코더 DEC2의 제1~제4출력 Q23(11)~Q20(00)에 의해 선택된 전압은 다음에 비교될 위치를 결정하게 된다. 마찬가지로 제1~제3비교기 COM1~COM3의 출력 D3~D1은 제3디코더 DEC3에 인가되고, 상기 제3디코더 DEC3의 제1~제8출력 Q37(111)~Q30(000)에 의해 선택된 전압은 다음에 비교될 위치를 결정하게 된다. 이런 과정이 연쇄적으로 일어나서 아날로그/디지털 변환을 수행하게 된다.The voltage selected by the first and second outputs Q11 (1) and Q10 (0) of the first decoder DEC1 is set to the reference voltage of the second comparator COM2 and compared with the sample & hold voltage Vin. Similarly, the outputs D3 and D2 of the first and second comparators COM1 and COM2 are applied to the second decoder DEC2, and the voltage selected by the first to fourth outputs Q23 (11) to Q20 (00) of the second decoder DEC2 is You will decide where to compare next. Similarly, the outputs D3 to D1 of the first to third comparators COM1 to COM3 are applied to the third decoder DEC3, and the voltage selected by the first to eighth outputs Q37 (111) to Q30 (000) of the third decoder DEC3 is The location to be compared next will be determined. This process occurs in series and performs the analog-to-digital conversion.

비교기 COM1의 기준전압 입력단은 제8 및 제9저항 R8, R9의 접점에 접속되는데, 상기 두 저항 R8, R9는 일렬로 접속된 제1~제16저항 R1~R16의 중간 부분에 위치한다.The reference voltage input terminal of the comparator COM1 is connected to the contacts of the eighth and ninth resistors R8 and R9, and the two resistors R8 and R9 are positioned in the middle portion of the first to sixteenth resistors R1 to R16 connected in series.

비교기 COM2의 기준전압 입력단은 제4 및 제5저항 R4, R5의 접점과 제12 및 제13저항 R12, R13의 접점에 접속된다. 상기 제8 및 제9저항 R8, R9의 접점을 기준으로 볼 때 상기 제4 및 제5저항 R4, R5는 제1~제8저항 R1~R8의 중간 부분에 위치하고, 상기 제12 및 제13저항 R12, R13은 제9~제16저항 R9~R16의 중간 부분에 위치한다.The reference voltage input terminal of the comparator COM2 is connected to the contacts of the fourth and fifth resistors R4 and R5 and the contacts of the twelfth and thirteenth resistors R12 and R13. Based on the contacts of the eighth and ninth resistors R8 and R9, the fourth and fifth resistors R4 and R5 are positioned in the middle portion of the first to eighth resistors R1 to R8, and the twelfth and thirteenth resistors. R12 and R13 are located in the middle of the ninth to sixteenth resistors R9 to R16.

비교기 COM3의 기준전압 입력단은 제2 및 제3저항 R2, R3의 접점과 제6 및 제7저항 R6, R7의 접점과 제10 및 제11저항 R1O, R11의 접점과 제14 및 제15저항 R14, R15의 접점에 접속된다. 상기 제4 및 제5저항 R4, R5의 접점을 기준으로 볼 때 상기 제2 및 제3저항 R2, R3은 제1~제4저항 R1~R4의 중간 부분에 위치하고, 상기 제12 및 제13저항 R12, R13의 접점을 기준으로 상기 제14 및 제15저항 R14, R15는 제13~제16저항 R13~R16의 중간 부분에 위치한다.The reference voltage input terminal of the comparator COM3 includes the contacts of the second and third resistors R2 and R3, the contacts of the sixth and seventh resistors R6 and R7, the contacts of the tenth and eleventh resistors R10 and R11, and the fourteenth and fifteenth resistors R14. Is connected to the contact of R15. Based on the contacts of the fourth and fifth resistors R4 and R5, the second and third resistors R2 and R3 are positioned at intermediate portions of the first to fourth resistors R1 to R4, and the twelfth and thirteenth resistors. The fourteenth and fifteenth resistors R14 and R15 are located in the middle of the thirteenth through sixteenth resistors R13 and R16 based on the contacts of R12 and R13.

비교기 CDM4의 기준전압 입력단은 상기 비교기 COM3의 기준전압을 설정할 때 선택된 각 저항들과 그 인접 저항 사이의 접점에 접속된다[예: (R2, R1)].The reference voltage input terminal of the comparator CDM4 is connected to a contact between each selected resistor and its adjacent resistor when setting the reference voltage of the comparator COM3 (e.g. (R2, R1)).

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같은 본 발명은 아날로그/디지털 변환 속도가 빨라지는 효과가 있다.As described above, the present invention has an effect of increasing the analog / digital conversion speed.

Claims

N: according to the (N: natural number) analog / digital conversion circuit for the bit to obtain a resolution, and a terminal connected to the 2 ^N of resistors connected in series and a contact point between the 2 ^N resistors, receiving a predetermined control A switch is operated, a predetermined sample hold voltage is applied to one input terminal, and a voltage output from a specific number of the switches that are operated is applied to the other input terminal, and the two input voltages are compared to each other to form a 1-bit digital signal. N comparators for outputting a signal, and N-1 decoders for inputting a digital signal output from the comparators by a predetermined bit to operate a certain number of the switches.

The first to Nth decoders respectively input signals of ¹ to ^N-1 bits and output signals of 2 ¹ to 2 ^N-1 bits to the 2 ¹ to 2 ^N-1 bits. A circuit for operating only one-to-one corresponding switches.

The circuit of claim 2, wherein the first comparator output is input to the first decoder, and all of the first to N-1 comparator outputs are input to the N-1 decoder.

The reference comparator of claim 3, wherein the reference voltage of the first comparator is a voltage detected at a first contact between two resistors positioned in an intermediate portion of the 2 ^N resistors, and the reference voltage of the second comparator is the first contact. The reference voltage of the third comparator is a voltage output from a switch connected to the second and third contact points between two resistors located at the middle of the upper and lower ^2N-1 resistors, respectively. And a voltage output from a switch connected to the fourth to seventh contact points between two resistors positioned in the middle of the two ^N-2 resistors, respectively, based on the third contact point, and the reference voltage of the Nth comparator. Is a voltage output from a switch connected to the second ^N-1 to 2 ^N- 1 contacts.