KR100309331B1

KR100309331B1 - 반도체 소자용 절연막 형성방법

Info

Publication number: KR100309331B1
Application number: KR1020000079009A
Authority: KR
Inventors: 황철주
Original assignee: 황 철 주; 주성엔지니어링(주)
Priority date: 1998-06-10
Filing date: 2000-12-20
Publication date: 2001-11-07
Also published as: KR20010021488A

Abstract

본 발명은 반도체 소자의 신뢰성을 높일 수 있도록 좋은 특성을 갖는 절연막을 형성하는 방법에 관한 것이다. 본 발명의 절연막 형성방법은, 산소성분 함유기체와 중수소성분 함유기체에 암모니아기체를 혼합한 가스의 플라즈마 내에서 반도체 기판을 가열하여 질소를 포함하는 절연막을 형성하는 것을 특징으로 한다. 본 발명에 따르면, 전하트랩 및 절연파괴에서 우수한 특성을 갖는 절연막을 형성할 수 있다.

Description

반도체 소자용 절연막 형성방법 {Method of forming dielectric film for use in a semiconductor device}

본 발명은 반도체 소자의 신뢰성을 높일 수 있도록 좋은 특성을 갖는 절연막을 형성하는 방법에 관한 것이다.

반도체 소자의 제조에 있어서 반도체 기판으로 실리콘 웨이퍼를 사용할 경우, 종래에는 게이트 절연막으로서 실리콘 산화막(SiO₂)을 형성하였는데, 이는 산소와 수소를 반응시켜 나오는 수증기 분위기에서 실리콘 웨이퍼를 고온 가열하거나, 비활성기체에 의해 희석된 산소(diluted oxygen) 분위기 내에서 실리콘 웨이퍼를 고온 가열하는 공정을 통해 이루어졌다. 그런데, 반도체 소자의 집적도가 증가할수록 게이트 절연막의 두께도 얇아지게 되어 우수한 특성의 절연막이 요구되므로, 기존의 게이트 절연막 형성방법을 개선하여 소자의 신뢰성을 높이려는 시도가 활발히 행해지고 있다. 그 중에서, Si/SiO₂계면 상태와, SiO₂내의 전하 트랩(charge trap)을 SiO₂형성과정에서 조절하려는 노력이 많이 행해지고 있다.

Si/SiO₂계면 상태의 조절은 1997년 IEEE 일렉트론 디바이스 레터스 제 18권 제 3호 81-83쪽(IEEE Electron Device Letter, Vol. 18, No. 3, March, pp 81-83)에 기재된 논문에 잘 나타나 있다. 상기 논문에 의하면, 반도체 소자의 제작을 마친 후 최종 단계에서 중수소(D₂) 분위기에서 어닐링을 하면, Si/SiO₂계면에 존재하는 실리콘 댕글링 본드가 Si-D 결합을 형성하여 소자의 신뢰성을 높인다는 것을 알 수 있다. 그러나, 논문에 기재된 바와 같이 소자의 제작을 마친 후에 D₂로 처리하면, D₂가 패시베이션층(passivation layer)으로 통상 사용되는 Si₃N₄층을 투과하지 못하여 비효율적이다. 또한, 어닐링을 하기 위해 반도체 기판을 고온으로 가열해야 하는 문제점도 있다.

SiO₂내의 전하 트랩에 대한 조절은, 1997년 저널 오브 어플라이드 피직스 제 81권 제 4호 1825-1828쪽(J. Appl. Phys., Vol. 81, No. 4, pp 1825-1828)에 'SiO₂실리콘 극박막에 대한 옥시나이트라이드화가 전하 트래핑에 미치는 영향'의 제하로 히사시 후쿠다 등이 발표한 논문에 잘 나타나 있다. 논문에서는, 급속 열처리장비에서 1100℃의 온도로 먼저 SiO₂막을 형성하고 인시튜(in-situ)로 시간을 바꾸어가며 N₂O나 NH₃를 공급하여 SiO₂막을 질화시킴으로써 50∼100Å 두께의 실리콘 질화산화막 또는 실리콘 질화막을 형성하였다. 분석 결과에 따르면, 산화막을 질화시키는 시간이 길어질수록 Si/SiO₂계면 근처에서 안정된 SiN 결합이 형성되어 낮은전하 트래핑 밀도(charge trapping density) 및 높은 절연파괴 전하값(charge-to- breakdown)을 나타냄을 알 수 있다. 그러나, 급속 열처리장비를 이용할 경우 실리콘 웨이퍼에 급격한 온도 변화가 가해지기 때문에 웨이퍼에 무리가 가해질 뿐만 아니라 균일한 두께의 게이트 절연막을 형성하기 어려운 문제가 있다.

따라서, 본 발명의 기술적 과제는 반도체 소자의 신뢰성을 높일 수 있도록 좋은 특성을 갖는 절연막을 형성하는 방법을 제공하는 데 있다.

도 1은 본 발명의 실시예에 따라 D2/O2 플라즈마에서 형성한 게이트 산화막의 항복임계전하특성을 나타낸 그래프; 및

도 2는 종래기술에 따른 습식산화 게이트 절연막과 본 발명의 실시예에 따라 D2/O2 플라즈마에서 형성한 게이트 산화막에 대해 각각 전하 스트레스를 가한 후 전압에 따른 정전용량변화를 측정한 그래프이다.

상기한 기술적 과제를 해결하기 위한 본 발명의 절연막 형성방법은, 산소성분 함유기체와 중수소성분 함유기체에 암모니아기체를 혼합한 가스의 플라즈마 내에서 반도체 기판을 가열하여 질소를 포함하는 절연막을 형성하는 것을 특징으로 한다. 이 때, 상기 산소성분 함유기체와 중수소성분 함유기체로서, 산소(O₂) 및 중수소(D₂)를 각각 사용하거나, 중수(D₂O)를 공통적으로 사용하는 것이 바람직하다. 더욱이, 상기 질소 포함 절연막의 형성 전 또는 후에, D₂O 플라즈마 내에서 상기 반도체 기판을 가열하여 절연막을 형성하는 단계를 더 거치게 하여, 절연막을 서로 다른 성분으로 구성된 2층으로 형성하여도 좋다.

한편, 상기 절연막의 형성 전에 상기 반도체기판을 불화물 기체의 플라즈마,예컨대 불화탄소, 불화질소, 불화염소, 불화규소, 불화브롬, 불화인, 불화 황, 불화염소 및 불화아세닉으로 구성된 기체군으로부터 선택된 어느 하나의 플라즈마를 이용하여 세정함으로써 자연산화막과 오염물을 제거하는 단계를 더 거치는 것도 바람직하다. 이 때, 상기 불화물 기체를 비활성 기체를 혼합하여 희석할 수도 있다. 그리고, 상기 세정단계에서 상기 불화물 기체의 플라즈마를 중수소성분, 산소성분, 혹은 중수성분을 함유한 기체의 플라즈마와 함께 사용하는 것도 바람직하다.

이하에서 본 발명의 실시예에 대해 설명하기로 한다.

본 발명의 실시예로서 반도체 소자용 절연막 중 가장 중요한 역할을 하는 게이트 산화막을 형성하는 방법에 대해 설명한다. 게이트 산화막을 형성하기 전에 우선 실리콘 웨이퍼를 SF₆기체와 D₂기체의 플라즈마 내에서 세정하여 자연산화막과 오염입자를 제거하였다. 여기서 공정 조건은, SF6를 300sccm으로, D2를 100sccm으로 각각 흘리렸으며, 플라즈마 파워는 300W로 하였다.이 때, SF₆기체는 실리콘 웨이퍼의 표면을 건식식각하는 역할을, D₂기체는 실리콘 웨이퍼의 표면에서 자연산화막을 제거한 후에 잔류하는 '결합하지 못한 실리콘 본드(dangling bond)'에 대해 Si-D 결합을 유도하여 실리콘 웨이퍼의 표면을 안정화시키는 역할을 한다. 이 때, SF₆기체와 D2O 기체의 플라즈마를 사용하여도 무방하다.

이와 같이 세정이 이루어진 실리콘 웨이퍼를 O₂와 D₂를 부피비 1:1로 혼합한 상태에서 전체유량을 600sccm으로 하며 30 ~ 120sccm의 유량으로 NH₃기체를 넣은 후, 이들 기체에 고주파(RF)을 인가하면서 300W의 파워를 가하여 얻어진 플라즈마 분위기에서 가열하여 80Å 두께의 게이트 산화막을 형성하였다. 이 때, 웨이퍼를 가열하는 온도는 통상의 습식 산화공정(pyrogenic oxidation)에서 사용하는 온도인 750∼850℃보다 낮은 400~700℃에서 진행한다. 그 이유는 반응기체를 플라즈마에 의해 활성화시켰기 때문이다. 물론, 실리콘 웨이퍼를 N2O나 NO와 같이 질소와 산소를 공통으로 포함하는 기체에 D2나 D2O를 혼합하여 실리콘 웨이퍼의 표면에 Si-D 결합을 유도하는 동시에 형성되는 게이트 산화막 내에 질소를 포함시키는 것도 가능하다. 그러나, 질소를 게이트 산화막 내에 다량 도입하는 방법에 있어서, N2O나 NO 기체보다도 NH3 기체를 사용하는 것이 더 효율적이므로 본 실시예에서는 NH3 기체를 사용하였다.본 발명의 방법에 대한 유효성을 검증하기 위해 몇 가지 측정을 행하였다.도 1은 본 발명의 실시예에 따라 D2/O2 플라즈마에서 형성한 게이트 산화막의 항복임계전하특성을 나타낸 그래프이며, 도 2는 종래기술에 따른 습식산화 게이트 절연막과 본 발명의 실시예에 따라 D2/O2 플라즈마에서 형성한 게이트 절연막에 대해 각각 전하 스트레스를 가한 후 전압에 따른 정전용량변화를 측정한 그래프이다.도 1 및 도 2를 참조하면, D2와 O2의 혼합가스에 암모니아를 첨가하여 플라즈마 상태에서 형성한 SiOxNy막의 임계항복 전하가 크게 향상되었음을 보여주며, 이러한 SiOxNy막은 전하 스트레스(Charge Stress)를 가한 후에 종래방식으로 형성한 실리콘 산화막에 비하여 C-V 곡선의 왜곡현상이 훨씬 덜 발생함을 보여주고 있다.

한편, 상기한 바와 같은 게이트 산화막 형성방법은 커패시터용 유전막으로 실리콘질화막과 실리콘산화막의 복합층을 사용할 경우, 먼저 실리콘질화막을 형성하고 그 위에 실리콘산화막을 형성할 경우에도 마찬가지로 적용될 수 있다.

본 발명의 절연막 형성방법에 따르면, 형성된 절연막이 낮은 전하 트래핑 밀도 및 높은 절연파괴 전하값 특성을 가지므로 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims

반도체 소자용 절연막 형성방법에 있어서, 산소성분 함유기체와 중수소성분 함유기체에 암모니아기체를 혼합한 가스의 플라즈마 내에서 반도체 기판을 가열하여 질소를 포함하는 절연막을 형성하는 것을 특징으로 하는 반도체 소자용 절연막 형성방법.
제1항에 있어서, 상기 산소성분 함유기체와 중수소성분 함유기체로서, 산소 및 중수소를 각각 사용하거나, 중수를 공통적으로 사용하는 것을 특징으로 하는 반도체 소자용 절연막 형성방법.
제1에 있어서, 상기 질소 포함 절연막의 형성 전 또는 후에, 중수 플라즈마 내에서 상기 반도체 기판을 가열하여 절연막을 형성하는 단계를 더 거치는 것을 특징으로 하는 반도체 소자용 절연막 형성방법.
제1항에 있어서, 상기 절연막의 형성 전에 상기 반도체기판을 불화물 기체의 플라즈마를 이용하여 세정함으로써 자연산화막과 오염물을 제거하는 단계를 더 거치는 것을 특징으로 하는 반도체 소자용 절연막 형성방법.
제4항에 있어서, 상기 불화물 기체는:

불화탄소, 불화질소, 불화염소, 불화규소, 불화브롬, 불화인, 불화황, 불화염소 및 불화아세닉으로 구성된 기체군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자용 절연막 형성방법.
제4항에 있어서, 상기 세정단계에서 상기 불화물 기체에 비활성 기체를 혼합하여 사용하는 것을 특징으로 하는 반도체 소자용 절연막 형성방법.
제4항에 있어서, 상기 세정단계에서 상기 불화물 기체의 플라즈마를 중수소성분을 함유한 기체, 산소성분을 함유한 기체 및 중수성분을 함유한 기체로 구성된 군으로부터 선택된 적어도 하나의 기체의 플라즈마와 함께 사용하는 것을 특징으로 하는 반도체 소자용 절연막 형성방법.