KR100308200B1 - The bonding method for Silicon Substrate and Graphite of Silicon Cathode - Google Patents
The bonding method for Silicon Substrate and Graphite of Silicon Cathode Download PDFInfo
- Publication number
- KR100308200B1 KR100308200B1 KR1019990031667A KR19990031667A KR100308200B1 KR 100308200 B1 KR100308200 B1 KR 100308200B1 KR 1019990031667 A KR1019990031667 A KR 1019990031667A KR 19990031667 A KR19990031667 A KR 19990031667A KR 100308200 B1 KR100308200 B1 KR 100308200B1
- Authority
- KR
- South Korea
- Prior art keywords
- graphite
- silicon substrate
- sputtering
- silicon
- bonding
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 60
- 239000010703 silicon Substances 0.000 title claims abstract description 60
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 51
- 229910002804 graphite Inorganic materials 0.000 title claims abstract description 51
- 239000010439 graphite Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004544 sputter deposition Methods 0.000 claims abstract description 25
- 238000001771 vacuum deposition Methods 0.000 claims abstract description 15
- 239000000853 adhesive Substances 0.000 claims abstract description 12
- 230000001070 adhesive effect Effects 0.000 claims abstract description 12
- 229910052718 tin Inorganic materials 0.000 claims abstract description 9
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 238000003780 insertion Methods 0.000 claims abstract description 8
- 230000037431 insertion Effects 0.000 claims abstract description 8
- 229910052709 silver Inorganic materials 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 6
- 229910052738 indium Inorganic materials 0.000 claims abstract description 3
- 238000002844 melting Methods 0.000 claims abstract description 3
- 230000008018 melting Effects 0.000 claims abstract description 3
- 238000003825 pressing Methods 0.000 claims abstract description 3
- 238000004804 winding Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 2
- 238000005728 strengthening Methods 0.000 abstract 1
- 239000010936 titanium Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000007906 compression Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000006835 compression Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Abstract
목적 : 본 발명은 실리콘 캐소드의 제작 공정에서 접착력을 강화하고 본딩 공정에서 흘러넘치는 인듐의 제거공정을 생략할 수 있는 실리콘 캐소드의 반도체 기판과 그라파이트의 접합 방법을 제공한다.SUMMARY OF THE INVENTION: The present invention provides a method for bonding a semiconductor substrate and graphite of a silicon cathode, which can enhance adhesion in a silicon cathode manufacturing process and eliminate an indium removal process overflowing in a bonding process.
구성 : 실리콘 기판에 지그(Jig)를 부착하는 단계, 상기 실리콘 기판을 진공 스퍼터(Sputter)기에 넣어 Ti 스퍼터링을 실시하고, Ag 및 Sn을 순차적으로 진공 증착하는 실리콘 기판의 스퍼터링 및 진공 증착단계, 그라파이트에 지그(Jig)를 부착하는 단계, 상기 그라파이트의 접착 면을 진공 스퍼터를 이용하여 Ti를 스퍼터링하고, Ti와 Cu를 함께 스퍼터링하며, 다시 Cu만을 스퍼터링한 뒤, Ag 및 Sn을 순차적으로 진공증착하는 그라파이트에 스퍼터링 및 진공 증착단계, 그라파이트의 요홈에 와이어(Wire)형태의 In을 감아넣는 In삽입 단계, In을 삽입한 그라파이트를 로(Furnace)에 넣어 In은 용융점 이상의 온도로 가열하여 충분히 용융시킨 뒤 그 위에 실리콘 기판을 얹어 압착시키는 접착 단계로 이루어진 것이다.Composition: attaching a jig to a silicon substrate, putting the silicon substrate into a vacuum sputter to perform Ti sputtering, sputtering and vacuum deposition of a silicon substrate vacuum deposition of Ag and Sn sequentially, graphite Attaching a jig to the jig, sputtering Ti on the adhesive surface of the graphite using a vacuum sputter, sputtering Ti and Cu together, sputtering only Cu again, and vacuum deposition Ag and Sn sequentially Sputtering and vacuum deposition step on graphite, In insertion step to wrap wire type In in the groove of graphite, In-inserted graphite into furnace (Furnace), In is heated to a temperature above melting point and melted sufficiently It consists of a bonding step of pressing the silicon substrate on it.
효과 : 종래의 제작 공정 중, 접착력 강화를 위한 샌딩(Sanding) 공정을 줄일 수 있으며, 접착 단계 진행 후 실시해야 하는 In 제거 공정을 생략할 수 있을 뿐만 아니라, 과도할 경우 불량 처리함으로 인한 경제적 및 공정상의 막대한 손실을 막을 수 있는 효과가 있다.Effect: In the conventional manufacturing process, it is possible to reduce the sanding process for strengthening the adhesive force, and to omit the process of removing In, which should be performed after the adhering step, and, if excessive, economical and process due to poor treatment. There is an effect that can prevent the huge loss of tops.
Description
본 발명은 실리콘 캐소드의 제작 공정에서 실리콘 기판과 그라파이트의 본딩 공정에 관련된 것으로서, 접착에 사용되는 인듐(Indium ; 이하, 'In'이라 함) 삽입량을 적당히 조절하여 접착력을 강화하고, 본딩 공정에서 흘러 넘치는 In의 제거공정을 생략할 수 있도록 함으로써 불량율을 최소화할 수 있는 실리콘 캐소드의 반도체 기판과 그라파이트의 접합 방법에 관한 것이다.The present invention relates to a bonding process of a silicon substrate and graphite in the manufacturing process of the silicon cathode, to appropriately control the insertion amount of indium (hereinafter referred to as 'In') used for adhesion to strengthen the adhesion, in the bonding process The present invention relates to a method of joining a graphite substrate and a semiconductor substrate of a silicon cathode which can minimize a defect rate by allowing the removal of overflowed In.
반도체 제조공정에서 미세한 패턴을 가공하는 드라이 에칭공정에서는 디바이스(Device)의 집적도가 높아질수록 더욱더 양호한 에칭비(Etch Rate)의 특성과 선택성 및 균일한 에칭 특성을 요구하고 있다.In a dry etching process in which a fine pattern is processed in a semiconductor manufacturing process, as the degree of integration of a device becomes higher, better characteristics of etching rate, selectivity, and uniform etching characteristics are required.
상기의 특성을 충족시키기 위해서는 공정 개스(Gas)를 반응 챔버 내로 고르게 분사하고 전극을 형성하여 플라즈마를 생성시키는 가스 분사판이 필요하게 되는데 이러한 가스 분사판 중, 최근들어 많이 이용하고 있는 부품중의 하나가 실리콘 캐소드이다.In order to satisfy the above characteristics, a gas jet plate for evenly injecting gas into the reaction chamber and forming an electrode to generate plasma is required. Silicon cathode.
실리콘 캐소드는 액티브 실리콘 나이트라이드(Active Silicon Nitride), 옥사이드 에칭(Oxide Etch) 등에 주로 사용되는 부품으로 에칭 대상물의 물성과 동일하거나 유사한 특성으로 인하여 좋은 에칭 상태를 나타내게 된다.The silicon cathode is a component mainly used for active silicon nitride, oxide etching, and the like, and exhibits a good etching state due to the same or similar properties as those of an etching target.
상기의 실리콘 캐소드를 제작하는 공정에 있어서 실리콘 캐소드의 품질에 영향을 미칠 수 있는 중요한 공정으로는 래핑(Lapping), 폴리싱(Polishing), 화학적 에칭(Chemical Etching), 접착(Bonding) 공정이 있다.Important processes that may affect the quality of the silicon cathode in the process of manufacturing the silicon cathode are lapping, polishing, chemical etching, bonding (Bonding) process.
그 중 접착 공정은 실리콘 캐소드를 제작하는 공정중 제품의 품질에 직접적인 영향을 미칠 수 있는 마지막 공정으로서 플라즈마에 직접 노출되는 원형의 실리콘 기판과 상기 기판을 지지해 주는 그라파이트를 접합시키는 공정이다.Among them, the bonding process is a process of bonding a circular silicon substrate directly exposed to the plasma and graphite supporting the substrate as a final process that can directly affect the quality of the product during the silicon cathode manufacturing process.
상기한 접착 공정은 접합에 사용되는 재질의 양, 형태 그리고 균일한 정도에 따라 두 재질의 접착력에 큰 차이가 발생하게 되고, 만일 접합이 제대로 이루어지지 않아 두 재질의 접합이 일정한 기준 하중에 미달할 경우에는 반도체 실공정에 적용 중, 부분 또는 완전 탈락되는 현상이 발생하게 됨에 따라 실리콘 기판을 사용할 수 없게 되는 등의 피해를 유발할 수 있다.In the above bonding process, a large difference occurs in the adhesive strength of the two materials depending on the amount, form and uniformity of the materials used for the bonding. If the bonding is not performed properly, the bonding of the two materials may not reach a certain reference load. In this case, a partial or complete dropout may occur during application to a semiconductor process, resulting in damage such as the inability to use a silicon substrate.
종래의 방법에 있어서는, 접착하고자 하는 실리콘 기판과 그라파이트의 접합면을 샌딩(Sanding)한 뒤, 작업자가 샌딩된 접합면에 적정량의 In을 삽입하고, 열을 가함으로써 두 재질을 접착시켜 사용하였다.In the conventional method, after sanding the bonding surface of the silicon substrate and graphite to be bonded, an operator inserts an appropriate amount of In into the sanded bonding surface and heats the two materials together.
그러나, 상기와 같은 종래의 방법에 의해서는 In 삽입량의 측정이 곤란하여 적정한 양의 In 삽입이 어려워서 이로 인한 많은 문제점이 발생하였다.However, the conventional method as described above is difficult to measure the amount of In insertion, it is difficult to insert the appropriate amount of In has caused a number of problems.
만일, In의 삽입량이 적을 경우에는 두 재질 사이의 접합력이 기준 하중에 미달되어 이행되는 후속 공정 진행 중, 접합 부위가 부분 또는 완전 탈락되는 현상이 발생되는 문제가 발생되며, 또한 In의 사용량이 많은 경우에는 접착과정 중 In이 흘러 넘치기 때문에 상기 접착 과정을 마친 뒤 잉여 In을 제거하는 공정을 거쳐야만 하는 바, 생산 공정의 증가로 인한 생산성 저하의 우려가 크다. 더욱이, 잉여 In의 양이 과도하게 많을 경우에는 In 제거 공정으로도 완전히 제거되지 않는 경우가 있으므로, 이를 폐기하고 처음부터 새로이 제작하여야 하는 등의 문제점이 발생된다.If the amount of In is small, a problem may occur in which the joint is partially or completely dropped during the subsequent process in which the bonding force between the two materials is less than the reference load and is performed. In this case, since In flows during the bonding process, it is necessary to go through the process of removing the excess In after finishing the bonding process, and there is a great concern of productivity decrease due to an increase in the production process. In addition, when the amount of excess In is excessively large, there is a case that it may not be completely removed even by the In removal process. Therefore, there is a problem of discarding it and producing a new one from the beginning.
본 발명은 상기한 문제점을 제거하고자 안출한 것으로서, In의 양을 접착에 필요한 양 만큼만 삽입하여 접착시 흘러넘치는 양을 최소함으로써 불량율을 없애면서도 고른 분포로 원하는 강도의 접착력을 얻을 수 있도록 하려는데 목적을 두고 있다.The present invention has been made to solve the above problems, by inserting the amount of In only the amount necessary for the adhesion by minimizing the amount overflowed during adhesion to eliminate the defect rate and to obtain the adhesive strength of the desired strength with an even distribution. I put it.
또한, 실리콘 기판 및 그라파이트의 접합 부위에 티타늄(Titanium, 이하, 단지 'Ti'라 함)과 동(Copper, 이하, 단지 'Cu'라함)을 스퍼터링(Sputtering)하고, 그 위에 은(이하, 단지 'Ag'라 함)과 주석(이하, 단지 'Sn'이라 함)을 진공 증착함으로써 불량율의 발생이 많은 샌딩(Sanding) 공정을 생략할 수 있도록 함을 또다른 목적으로 한다.In addition, the sputtering of titanium (hereinafter referred to as 'Ti') and copper (hereinafter referred to as only 'Cu') and copper (hereinafter referred to as only 'Ti') at the junction between the silicon substrate and the graphite Another purpose is to vacuum the deposition of 'Ag') and tin (hereinafter referred to simply as 'Sn') so as to omit a sanding process that causes a high rate of defects.
도 1 은 실리콘 캐소드의 실리콘 기판을 나타내는 사시도,1 is a perspective view showing a silicon substrate of a silicon cathode;
도 2a 는 그라파이트의 사시도,2A is a perspective view of graphite,
도 2b는 도 2a의 A-A'선 단면도,Figure 2b is a cross-sectional view taken along the line AA 'of Figure 2a,
도 3a는 실리콘 기판에 그라파이트가 접착된 상태의 사시도,3A is a perspective view of a state in which graphite is bonded to a silicon substrate;
도 3b는 도 3a의 B-B'선 단면도.3B is a cross-sectional view taken along the line B-B 'of FIG. 3A.
**** 도면의 주요부분에 대한 부호의 설명 ******* Explanation of symbols for the main parts of the drawings ***
10 : 실리콘 기판 12 : 접착부위10: silicon substrate 12: adhesive site
20 : 그라파이트 22 : 요홈20: graphite 22: groove
24 : 접합면24: joint surface
본 발명은 상기와 같은 목적을 실현하기 위하여 안출된 것으로서, 첨부된 도면에 의하여 본 발명을 설명하면 다음과 같다.The present invention has been made in order to achieve the above object, the present invention will be described by the accompanying drawings as follows.
도 1은 실리콘 캐소드의 실리콘 기판을 나타내는 사시도이고, 도 2a는 실리콘 캐소드의 그라파이트의 사시도이고, 도 2b는 도 2a의 A-A'선 단면도이며, 도 3a은 실리콘 기판에 그라파이트가 접착된 상태의 사시도이고, 도 3b는 도 3a의 B-B'선 단면도이다.1 is a perspective view illustrating a silicon substrate of a silicon cathode, FIG. 2a is a perspective view of a graphite of a silicon cathode, FIG. 2b is a cross-sectional view taken along line AA ′ of FIG. 2a, and FIG. 3a is a state in which graphite is bonded to a silicon substrate. 3B is a sectional view taken along the line BB 'of FIG. 3A.
도 1 및 도 2 에 도시된 바를 참조하면, 본 발명에 의해 제조되는 실리콘 기판(10)은 접합면의 일부분을 절개하여 적정량의 In이 삽입될 수 있도록 요홈(22)을형성하여서 된 것이다.Referring to FIGS. 1 and 2, the silicon substrate 10 manufactured by the present invention is formed by forming a recess 22 so that a proper amount of In can be inserted by cutting a portion of the bonding surface.
상기와 같은 구조의 실리콘 캐소드를 제작하는 본 발명의 방법을 살펴보면 다음과 같다.Looking at the method of the present invention for producing a silicon cathode of the above structure as follows.
먼저, 실리콘 기판(10)을 그라파이트(20)와 접착될 부분인 접착부(12)만이 노출될 수 있도록 실리콘 기판에 지그(Jig,14)를 부착하는 단계, 상기 접착부(12)만이 노출된 실리콘 기판(10)을 진공 스퍼터(Sputter)에 넣어 진공 상태에서 플라즈마를 이용하여 Ti의 스퍼터링을 실시하고, Ag 및 Sn을 순차적으로 진공 증착하는 실리콘 기판의 스퍼터링 및 진공증착 단계, 상기 스퍼터링 및 진공증착이 끝난 실리콘 기판(10)을 인출한 뒤, 그라파이트(20)의 접착면을 가공하기 위하여 그라파이트(20)의 접착면만이 부분 노출될 수 있도록 그라파이트에 지그(Jig,26)를 부착하는 단계, 상기 실리콘 기판(10)에 접착될 그라파이트(20)의 접착면을 진공 스퍼터를 이용하여 Ti를 스퍼터링하고, Ti와 Cu를 함께 스퍼터링하며, 다시 Cu만을 스퍼터링한 뒤, Ag 및 Sn을 순차적으로 진공증착하는 그라파이트의 스퍼터링 및 진공 증착 단계, 그라파이트(20)의 요홈(22)에 와이어(Wire)형태의 In을 감아넣는 In 삽입 단계, In을 삽입한 그라파이트(20)를 로(Furnace)에 넣어 In 용융점 이상의 온도로 가열하여 충분히 용융시킨 뒤 그 위에 실리콘 기판(10)을 얹어 압착시키는 접착 단계로 이루어진 것이다.First, attaching a jig (14) to the silicon substrate so that only the adhesive portion 12, which is a portion to be bonded to the graphite 20, is exposed to the silicon substrate 10, and the silicon substrate having only the adhesive portion 12 exposed. The sputtering and vacuum deposition step of the silicon substrate in which 10 is put in a vacuum sputter and the Ti is sputtered using plasma in a vacuum state, and vacuum deposition of Ag and Sn is carried out, and the sputtering and vacuum deposition are completed. After pulling out the silicon substrate 10, attaching a jig (26) to the graphite so that only the adhesive surface of the graphite 20 is partially exposed to process the adhesive surface of the graphite 20, the silicon substrate Ti the sputtered surface of the graphite 20 to be bonded to (10) using a vacuum sputter, sputtering Ti and Cu together, sputtering only Cu again, and then vacuum deposition Ag and Sn sequentially. Sputtering and vacuum deposition of graphite, In insertion step of winding wire type In into groove 22 of graphite 20, Graphite 20 into which In is inserted into furnace It is made of a bonding step of heating to a temperature to sufficiently melt and then press the silicon substrate 10 on the compression.
상기 공정 중, 그라파이트의 스퍼터링 및 증착단계에 있어서는, 실리콘 기판(10)과 접착되는 부위만 노출되도록 지그(Jig,14)를 이용하여 덮은 뒤, 진공 스퍼터에 넣어 진공상태에서 플라즈마를 이용하여 Ti 스퍼터링을 약 30분간 실시한뒤, Ti 및 Cu를 동시에 5분간 스퍼터링을 실시하고, 다시 Cu 만으로 5분간 스퍼터링을 실시한 뒤, Ag와 Sn을 순차적으로 진공증착시키도록 하는 것으로서, 이들 공정을 1개의 진공 스퍼터를 이용하여 중간에 챔버의 오픈(open)없이 순차적으로 공정을 진행토록 하는 것이다.In the process of sputtering and depositing graphite, the substrate is covered with a jig (Jig) 14 so as to expose only the portion to be bonded to the silicon substrate 10, and then put in a vacuum sputter and Ti sputtering using plasma in a vacuum state. After about 30 minutes, Ti and Cu were sputtered at the same time for 5 minutes, and after sputtering for 5 minutes only with Cu, Ag and Sn were vacuum-deposited sequentially. By using this process, the process can be performed sequentially without opening the chamber in the middle.
또한, In 삽입단계에 있어서는, 실리콘 기판(10)과 그라파이트(20)의 주 접합재질인 In을 그라파이트(20)의 요홈(22)에 감아 넣는다.In the In insertion step, In, the main bonding material of the silicon substrate 10 and the graphite 20, is wound around the grooves 22 of the graphite 20.
이때, 사용되는 In은 원형 또는 각을 가진 와이어(Wire)형태로써 이와 같은 형태의 In을 사용함으로써 접착부위를 전체적으로 고르게 접착되도록 하며, 그라파이트(20)의 요홈(22)은 상기와 같은 In의 삽입량을 계산하여 적정량만이 삽입될 수 있을 정도의 홈을 형성함으로써 적정량의 In의 삽입이 가능하게 된 것이다.At this time, In is used in the form of a circular or angled wire (Wire) by using this type of In to make the entire bonding portion evenly bonded, the grooves 22 of the graphite 20 is inserted as described above By calculating the amount to form a groove enough to insert only the appropriate amount, it is possible to insert the appropriate amount of In.
In의 삽입량은 접착 단계에 있어서, 많은 In이 삽입되어 있으면 열압착도중 실리콘 기판(10)과 그라파이트(20)의 틈으로 흘러나오게 되어, 본 단계 완료 후, In 제거작업을 하거나, 과다하게 많이 흘러나온 경우에는 이를 폐기처분하고, 처음부터 다시 작업을 해야 하는 경우가 발생할 수 있다. 이에 반하여 In의 양이 너무 적을 경우에는 부분적으로만 접착이 되어 접착력이 약해지게 되어 공정도중 접합 부위가 탈락되어 불량을 유발시킬 수도 있으므로 적정량의 In을 삽입하는 것이 무엇보다 중요하다.In the amount of In inserted in the bonding step, if a large amount of In is inserted, it flows into the gap between the silicon substrate 10 and the graphite 20 during thermal compression, and after completion of this step, In is removed or excessively large. In case of spillage, it may be disposed of and reworked from the beginning. On the other hand, if the amount of In is too small, it is only partially bonded and the adhesive strength is weakened, so that the joining part may be dropped during the process, causing defects.
그리고, 그라파이트(20)의 스퍼터링 및 진공증착 단계에 있어서는, 실리콘 기판(10)과 그라파이트(20)의 접촉면적을 넓게 하기 위하여 그라파이트의 요홈(22) 및 접합면(24) 까지 실시하여야 한다.In the sputtering and vacuum deposition steps of the graphite 20, the grooves 22 and the bonding surface 24 of the graphite should be provided to widen the contact area between the silicon substrate 10 and the graphite 20.
최종 단계인 접착 단계에 있어서는 In을 삽입한 그라파이트(20)를 로(Furnace)에 넣어 In의 용융점 이상의 온도로 가열하여 충분히 용융시킨 후, 그위에 실리콘 기판(10)을 얹어 압착하여 접착을 하게 되는데, 이러한 과정에서 주의해야 할 점은 압착 도중 실리콘 기판(10)이 미끄러져 그라파이트(20)와 실리콘 기판(10)의 중심이 어긋날 수 있으며, 만일 중심이 어긋나게 되면 설비에 장착할 수 없는 불량으로 폐기 처리해야 하는 문제점이 발생되므로, 열압착시 그라파이트(20)와 실리콘 기판(10)의 테두리가 일치되도록 지그(Jig)를 제작하여 압착시 장착함으로써 불량의 발생을 방지하도록 한다.In the final bonding step, the graphite 20 into which In is inserted is put in a furnace to be heated to a temperature above the melting point of In to be sufficiently melted, and then the silicon substrate 10 is placed thereon and pressed to bond. In this process, it should be noted that the silicon substrate 10 is slipped during the pressing, so that the center of the graphite 20 and the silicon substrate 10 may be shifted. If the center is shifted, the silicon substrate 10 may be disposed of as defective. Since a problem that needs to be processed occurs, a jig is manufactured so that the edges of the graphite 20 and the silicon substrate 10 coincide with each other during thermal compression, and then mounted during compression, thereby preventing occurrence of defects.
이상에서 설명한 바와 같이 본 발명은 Ti, Cu를 스퍼터링하고, Ag, Sn을 진공증착시킴으로써, 종래의 제작 공정 중, 접착력 강화를 위하여 실리콘 기판을 그라파이트와의 접촉면을 샌딩(Sanding) 처리하여야 하는 불량율이 높은 공정을 줄일 수 있다. 또한, 본 발명은 In 삽입 단계에서 원형 또는 각형의 와이어(Wire) 형태의 In을 그라파이트의 요홈에 삽입함으로써 적정량의 In을 삽입할 수 있게 되므로 종래와 같이 In 삽입량 부족으로 인해 후속 공정 진행 중에 접착력 부족으로 탈락하는 현상을 방지함은 물론이고 다량의 In 삽입량으로 접착 단계 진행 후 실시해야 하는 In 제거 공정을 줄일 수 있고, 아울러 열 압착 과정에서 과다한 In이 흘러나올 경우에는 In 제거공정으로도 In을 완전히 제거할 수 없음으로 인해 불량 처리함에 따른 경제적 및 공정상의 막대한 손실을 막을 수 있는 것이다.As described above, in the present invention, by sputtering Ti and Cu and vacuum evaporating Ag and Sn, the defect rate at which the silicon substrate is sanded on the contact surface with graphite in order to enhance adhesive strength is increased. High process can be reduced. In addition, the present invention can insert an appropriate amount of In by inserting a round or square wire of In into the groove of the graphite in the In insertion step. In addition to preventing the dropout due to shortage, it is possible to reduce the In removal process that must be performed after the adhesion step with a large amount of In insertion.In addition, when excessive In flows out during the thermal compression process, Because it can not be removed completely, it can prevent the huge economic and process losses caused by poor treatment.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031667A KR100308200B1 (en) | 1999-08-02 | 1999-08-02 | The bonding method for Silicon Substrate and Graphite of Silicon Cathode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990031667A KR100308200B1 (en) | 1999-08-02 | 1999-08-02 | The bonding method for Silicon Substrate and Graphite of Silicon Cathode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010016658A KR20010016658A (en) | 2001-03-05 |
| KR100308200B1 true KR100308200B1 (en) | 2001-09-29 |
Family
ID=19606001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990031667A KR100308200B1 (en) | 1999-08-02 | 1999-08-02 | The bonding method for Silicon Substrate and Graphite of Silicon Cathode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308200B1 (en) |
-
1999
- 1999-08-02 KR KR1019990031667A patent/KR100308200B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010016658A (en) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004523652A (en) | Physical vapor deposition target / backing plate assembly; and method of forming physical vapor deposition target / backing plate assembly | |
| JP2001026863A (en) | Sputtering target | |
| KR100308200B1 (en) | The bonding method for Silicon Substrate and Graphite of Silicon Cathode | |
| US20040134776A1 (en) | Assemblies comprising molybdenum and aluminum; and methods of utilizing interlayers in forming target/backing plate assemblies | |
| JPH02209476A (en) | Sputtering method | |
| JP4599688B2 (en) | Manufacturing method of sputtering target | |
| EP1675168A2 (en) | Process and device for the positioning of connection balls for integrated circuits | |
| JP6624585B2 (en) | Sputtering target-backing plate assembly | |
| KR102001051B1 (en) | Preparation method of igzo sputtering target and igzo sputtering target prepared thereby | |
| KR100209672B1 (en) | Manufacturing method of magnetic head | |
| CA1219383A (en) | Method of burnishing malleable films on semiconductor substrates | |
| US7732300B2 (en) | Method of bonding aluminum electrodes of two semiconductor substrates | |
| WO2023222398A1 (en) | Method for transferring a layer from a source substrate to a destination substrate | |
| EP4376054A1 (en) | Method of manufacturing an integrated circuit to overcome defects or dislocations | |
| JPH02185021A (en) | Method of forming polycrystalline silicon onto semiconductor substrate | |
| JPS62101032A (en) | Working jig for semiconductor wafers | |
| CH720255A2 (en) | Method for producing an integrated circuit to compensate for defects or dislocations. | |
| JP3032440U (en) | Glass disk for glass magnetic disk | |
| KR100379924B1 (en) | Method for manufacturing semiconductor sensor | |
| JP3366932B2 (en) | Contact bump and its manufacturing method | |
| JPH0352232A (en) | Step covering method with insulating film | |
| KR20000050930A (en) | Bonding Method of Sputtering Target | |
| JPS5911635A (en) | Manufacture of metal coated film | |
| KR20200107063A (en) | Wire bonding method of solar cell and wire bonding device of solar cell | |
| EP0577195A1 (en) | Mould for moulding plastic materials by applying an electromagnetic field |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |