JPH02185021A - Method of forming polycrystalline silicon onto semiconductor substrate - Google Patents
Method of forming polycrystalline silicon onto semiconductor substrateInfo
- Publication number
- JPH02185021A JPH02185021A JP509789A JP509789A JPH02185021A JP H02185021 A JPH02185021 A JP H02185021A JP 509789 A JP509789 A JP 509789A JP 509789 A JP509789 A JP 509789A JP H02185021 A JPH02185021 A JP H02185021A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- semiconductor substrate
- polycrystalline silicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 40
- 239000011261 inert gas Substances 0.000 claims abstract description 22
- 238000002844 melting Methods 0.000 claims abstract description 17
- 230000008018 melting Effects 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 10
- 238000005507 spraying Methods 0.000 claims abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 14
- 238000009736 wetting Methods 0.000 abstract description 2
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 239000007921 spray Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Photovoltaic Devices (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、高い電圧に耐えることのできるLSI等を製
造するに際し、その素子間を電気絶縁物によって電気的
に隔絶した所謂誘電体分離基板の支持層を形成したり、
単結晶Si基板上に低抵抗の多結晶シリコン層(ポリシ
リコン層)を形成してノイズによる素子破壊の防止を意
図する際等に要求される半導体基板上への多結晶シリコ
ン層形成方法に関する。Detailed Description of the Invention (Industrial Application Field) The present invention relates to a so-called dielectric isolation substrate in which the elements are electrically isolated by an electrical insulator when manufacturing an LSI etc. that can withstand high voltage. forming a supporting layer for
The present invention relates to a method for forming a polycrystalline silicon layer on a semiconductor substrate, which is required when forming a low-resistance polycrystalline silicon layer (polysilicon layer) on a single-crystalline Si substrate to prevent element destruction due to noise.
(従来の技術)
これまで、例えば誘電体分離基板を製造する方法として
採択されて来た基本的な手段は、以下の如きものである
。(Prior Art) The basic means that have been adopted so far as a method of manufacturing, for example, a dielectric isolation substrate are as follows.
すなわち、第4図(a)に示すように先ず単結晶シリコ
ン基板lに5iOz膜2を熱酸化などの手段で形成した
後、ホトリソエツチング処理により開口部3を設け、次
に同図(b)の如く当該開口部3からの単結晶シリコン
基板1に対するアルカリ性溶液によるエツチング処理に
よって、V型等の凹溝4を形成し、さらに同図(C)の
ように上記5iOzl!2を除去して新規に電気絶縁被
膜としての5iOz膜5を形成することで半導体基板A
を得、さらに、この5iOz l1i5の表面側にCV
D法によって多結晶シリコン(ポリSi)を施すことに
より平滑上面6aをもった多結晶シリコン層8を同図(
d)のように形成するのである。That is, as shown in FIG. 4(a), a 5iOz film 2 is first formed on a single-crystal silicon substrate l by means such as thermal oxidation, and then an opening 3 is formed by photolithography, and then as shown in FIG. 4(b). ), the monocrystalline silicon substrate 1 is etched from the opening 3 using an alkaline solution to form a V-shaped groove 4, and then the 5iOzl! By removing 2 and forming a new 5iOz film 5 as an electrically insulating film, the semiconductor substrate A
Furthermore, a CV was formed on the surface side of this 5iOz l1i5.
A polycrystalline silicon layer 8 having a smooth upper surface 6a is formed by applying polycrystalline silicon (poly-Si) using the D method (see FIG.
It is formed as shown in d).
ここで、もちろんこのようにして形成された誘電体分離
基板7なるものは、第1図(e)に明示の通り、同上図
(d)における除去線8まで単結晶シリコン基板lを研
磨することで、7字状とした凹溝4の頂角下端4aまで
研削除去され、このようにして次のLSI製造工程に移
行することになるのは既知の通りである。Here, of course, the dielectric isolation substrate 7 formed in this way is obtained by polishing the single crystal silicon substrate l up to the removal line 8 in FIG. 1(d), as clearly shown in FIG. 1(e). As is known, the lower end 4a of the apex angle of the groove 4 in the shape of the letter 7 is ground away, and the next LSI manufacturing process is carried out in this way.
ところで、上記製造方法によるときは、前記のように多
結晶シリコン層8をCVD法によって形成しようとして
いるところから、当該層の形成に数時間といった可成り
の時間を費すこととなるだけでなく、上記のようにして
得られた誘電体分離基板7は、これを上記の如くウェハ
研磨しなければならないから、当該研磨に際して加わる
外力に耐えるだけの支持体としての強度がなければなら
ず、それには、どうしても200〜500p■程度の厚
い多結晶シリコン層であることを要求されることとなる
。By the way, when using the above manufacturing method, since the polycrystalline silicon layer 8 is to be formed by the CVD method as described above, it not only takes a considerable amount of time, such as several hours, to form the layer. Since the dielectric isolation substrate 7 obtained as described above must be wafer-polished as described above, it must have sufficient strength as a support to withstand the external force applied during the polishing. Therefore, a thick polycrystalline silicon layer of about 200 to 500 pcm is required.
しかし、上記の如<CVD法により多結晶シリコン層6
を形成しようとすると、前記の如く時間がかかり、極め
て高価なものとなる。However, as described above, the polycrystalline silicon layer 6 is
If it were to be formed, it would be time consuming and extremely expensive as described above.
そこで、本願人は既に上記CVD法の欠陥を除去するた
め、単結晶シリコン基板に電気絶縁皮膜を形成した半導
体基板上に、溶融シリコンをスプレーすると共に、当該
半導体基板に回転を与えておくことで、短時間に多結晶
シリコンを所要肉厚に形成可能とすることを提案した。Therefore, the applicant has already sprayed molten silicon onto a semiconductor substrate on which an electrically insulating film has been formed on a single crystal silicon substrate in order to remove the defects of the above-mentioned CVD method, and at the same time applied rotation to the semiconductor substrate. proposed that it is possible to form polycrystalline silicon to the required thickness in a short period of time.
しかし、この場合多結晶シリコン層と上記電気絶縁皮膜
である5iOz膜とは、濡れが悪いために、第5図に示
す如く特に凹溝4の箇所等に、多くのピンホール9が発
生することとなる。However, in this case, since the polycrystalline silicon layer and the 5iOz film which is the electrically insulating film have poor wettability, many pinholes 9 are generated especially at the grooves 4 as shown in FIG. becomes.
この問題を解消するため、さらに本願人は半導体基板上
に直接、高温である溶融多結晶シリコンを噴出させるこ
となく、予め半導体基板にCVD法により形成の多結晶
シリコン薄膜を積層しておき、これに溶融シリコンをス
プレーすることで、スプレーを受ける側との濡れをよく
し、このことでピンホールθの発生を阻止すると共に、
半導体基板に溶融シリコンを直接噴出させることで、両
者の温度差に基づく半導体基板に対する不本意な熱歪発
生の影響を、当該CVD法による多結晶シリコン薄膜に
より吸収除去しようとすることも提案した(特願昭63
−134175号)。In order to solve this problem, the applicant did not directly spray high-temperature molten polycrystalline silicon onto the semiconductor substrate, but instead stacked a polycrystalline silicon thin film formed by the CVD method on the semiconductor substrate in advance. By spraying molten silicon on the surface, it improves wetting with the side receiving the spray, which prevents the formation of pinholes θ.
It was also proposed that by injecting molten silicon directly onto the semiconductor substrate, the effects of unwanted thermal distortion on the semiconductor substrate due to the temperature difference between the two could be absorbed and removed by the polycrystalline silicon thin film produced by the CVD method ( Special request 1986
-134175).
上記の方法は確かに、それなりの効果をあげることがで
きるが、これはCVD法による薄膜たる多結晶シリコン
薄膜と、これにスプレーする溶融多結晶シリコンとして
の液相成長物質とは、同一物質であるため、当該溶融多
結晶シリコンの熱によって、上記多結晶シリコン薄膜が
容易に溶融してしまい、この結晶ピンホールを生ずるこ
とにもなり、これをなくすためには、CVD法にて可成
り厚い多結晶シリコン薄膜を形成しておかねばならない
こととなるのであり、またこのようなピンホールの発生
があると、後にデイバイス製作工程において、熱処理を
行った際、誘電体分離基板にクラックが発生し、製品不
良の要因にもなる。The above method can certainly produce some effects, but this is because the polycrystalline silicon thin film produced by the CVD method and the liquid-phase growth material as molten polycrystalline silicon that is sprayed onto it are the same material. Therefore, the polycrystalline silicon thin film is easily melted by the heat of the molten polycrystalline silicon, resulting in the formation of crystal pinholes. This requires the formation of a polycrystalline silicon thin film, and if such pinholes occur, cracks may occur in the dielectric isolation substrate during heat treatment later in the device manufacturing process. , which can also lead to product defects.
また、前記した如く前記CVD法による多結晶シリコン
薄膜が存するに拘らず、スプレーされた溶融シリコンに
より、これが溶融してしまうことで、半導体基板に対す
る前記した熱歪発生の効果も減殺されてしまうこととな
る。Furthermore, as mentioned above, even though there is a polycrystalline silicon thin film produced by the CVD method, it is melted by the sprayed molten silicon, thereby reducing the effect of thermal strain generation on the semiconductor substrate. becomes.
(発明が解決しようとする課題)
本発明は上記従来の諸問題に鑑み検討されたもので、請
求項(1)の方法にあっては、CVD法により多結晶シ
リコン薄膜を形成するのではなく、シリコンに対する濡
れがよく、しかもシリコンよりも融点の高い物質により
、CVD法による成長薄膜を予め形成しておき、この上
に溶融シリコンをスプレーすることで、当該スプレーに
よる成長薄膜の溶融が生じないようにすると共に、濡れ
性を確保してやることで、従来からの問題であるビンホ
ールの発生をなくしようとするのが、その目的である。(Problems to be Solved by the Invention) The present invention has been studied in view of the above-mentioned conventional problems, and in the method of claim (1), instead of forming a polycrystalline silicon thin film by the CVD method, By forming a thin film grown by CVD in advance using a substance that wets silicon well and has a higher melting point than silicon, and then spraying molten silicon onto this, the thin film grown by the spray will not melt. The purpose is to eliminate the conventional problem of bottle holes by ensuring wettability.
次に請求項(2)の方法にあっては、請求項(1)の方
法にあって、溶融シリコンのスプレー環境を、単に不活
性雰囲気とするだけでなしに、当該雰囲気を真空ポンプ
などによって減圧下に保持することで、さらに、ピンホ
ールの発生を抑止するようにすると共に、上記請求項(
1)と同じく半導体基板に対する熱歪の影響を、当該成
長薄膜の存在により吸収除去しようとするのが、その目
的である。Next, in the method of claim (2), in the method of claim (1), the molten silicon spray environment is not only made into an inert atmosphere, but also the atmosphere is changed by a vacuum pump or the like. By holding it under reduced pressure, the generation of pinholes is further suppressed, and the above-mentioned claim (
Similar to 1), the purpose is to absorb and eliminate the influence of thermal strain on the semiconductor substrate by the presence of the grown thin film.
(課題を解決するための手段)
本願にあっては、上記の目的を達成するため、請求項(
1)にあっては、表面にCVD法により、シリコンに対
する濡れ性がよく、かつシリコンよりも融点が高い物質
による成長薄膜が形成されている半導体基板を、不活性
ガス雰囲気内にて回転させながら、上記物質の成長薄層
上に、溶融シリコンを、ノズルからの噴射によりスプレ
ーして、所要厚さの多結晶シリコン層を形成するように
したことを特徴とする半導体基板上に多結晶シリコンを
形成する方法を提供しようとしており、さらに、請求項
(2)にあっては、上記請求項(1)における、不活性
ガス雰囲気を、単なる雰囲気ではなしに、減圧下の不活
性ガス雰囲気とすることを、その内容としている。(Means for solving the problem) In this application, in order to achieve the above purpose, claims (
In 1), a semiconductor substrate, on which a thin film of a substance with good wettability to silicon and a melting point higher than that of silicon is formed on the surface by CVD method, is rotated in an inert gas atmosphere. , wherein polycrystalline silicon is grown on a semiconductor substrate, characterized in that molten silicon is sprayed from a nozzle onto the grown thin layer of the above substance to form a polycrystalline silicon layer of a required thickness. Further, in claim (2), the inert gas atmosphere in claim (1) is not a mere atmosphere but an inert gas atmosphere under reduced pressure. This is its content.
(作 用)
請求項(1)の方法では、半導体基板上には予め成長薄
膜がCVD法により形成しであるので、これに不活性ガ
ス雰囲気内で溶融シリコンがスプレーされると、両者は
濡れ特性を有するので、速やかに付着し、さらにこの際
成長薄膜の融点はシリコンよりも高いので、当該成長薄
膜は溶融されてしまうことなく、この結果ピンホールの
発生がなく、シかも半導体基板に対する熱歪の影響も解
消され、しかも当該半導体基板は回転しているので、多
結晶シリコンの均一性がよくなる。(Function) In the method of claim (1), since a grown thin film is previously formed on the semiconductor substrate by the CVD method, when molten silicon is sprayed onto this in an inert gas atmosphere, both become wet. As the melting point of the grown thin film is higher than that of silicon, the grown thin film will not be melted, and as a result, no pinholes will be generated and the heat on the semiconductor substrate may be reduced. The influence of strain is also eliminated, and since the semiconductor substrate is rotated, the uniformity of the polycrystalline silicon is improved.
請求項(2)では、請求項(1)の内容に加えて、減圧
下の不活性ガス雰囲気内で、多結晶シリコンのスプレー
が行われることから、ピンホールの一発生要因である不
活性ガスの影響が、減圧によって取り除かれ、より一層
ピンホールの発生を抑制することができる。In claim (2), in addition to the content of claim (1), since polycrystalline silicon is sprayed in an inert gas atmosphere under reduced pressure, the inert gas, which is one of the causes of pinhole generation, is The influence of this can be removed by reducing the pressure, making it possible to further suppress the occurrence of pinholes.
(実 施 例)
未発゛明を第1図によって詳記すれば、第1図(a)
(b) (c)は実質的に前記第4図(a) (b)
(c)の従来例と同じであり、以下同一部材には、同一
符号を用いて説示する。(Example) If the undiscovered object is described in detail with reference to Fig. 1, Fig. 1(a)
(b) (c) substantially corresponds to the above-mentioned figures 4 (a) (b).
This is the same as the conventional example in (c), and hereinafter the same members will be described using the same reference numerals.
すなわち、(100)の面方位をもつ約500pm厚の
単結晶シリコン基板lに、熱成長により5iOz膜2を
形成した後、所望のパターンにてホトリソエツチング処
理により開口部3を一方の主たる表面に形成、次に同図
(b)の如く上記単結晶シリコン基板lにエツチングに
より凹溝4を形成し、さらに上記5iOz Fs2を除
去して、同図(C)のように新規な電気絶縁被膜として
の5iOz膜5を形成することで、半導体基板Aを得る
。That is, after forming a 5iOz film 2 by thermal growth on a single crystal silicon substrate l having a (100) plane orientation and a thickness of about 500 pm, an opening 3 is formed on one main surface by photolithography in a desired pattern. Next, as shown in the figure (b), grooves 4 are formed in the single crystal silicon substrate l by etching, and the 5iOz Fs2 is removed to form a new electrically insulating film as shown in the figure (c). A semiconductor substrate A is obtained by forming a 5iOz film 5 as shown in FIG.
次に、本発明では上記半導体基板Aの表面に予めCVD
法により、シリコンに対する濡れ性がよく、かつシリコ
ンよりも融点(1430℃)の高い物質、例えば、Si
3& (融点1B00−1900℃)、5iC(融点
2830℃)などのシリコン化合物を用いて、第1図(
d)に示す如く成長薄膜10を数終■だけ形成しておく
のであり、本発明では、さらに、第2図、第3図に示す
如きスプレー装置11を用いて、以下に示す多結晶シリ
コン層を得ようとするものである。Next, in the present invention, CVD is applied to the surface of the semiconductor substrate A in advance.
By this method, a substance that has good wettability to silicon and has a higher melting point (1430°C) than silicon, such as Si
Figure 1 (
As shown in d), the grown thin film 10 is formed for several times. In the present invention, a polycrystalline silicon layer as shown below is further formed using a spray device 11 as shown in FIGS. 2 and 3. It is an attempt to obtain.
ここで、上記スプレー装置11につき説示すれば、全体
が不活性ガスGの供給されるチャンバー等による不活性
ガス雰囲気12内に設けられており、上側に配設された
溶融槽13にはその下端にノズル13aが下向きに開口
されており、この溶融槽13に″収納された多結晶シリ
コン14が、側傍の高周波加熱コイル等による第1加熱
源15によって加熱溶融可能となっていると共に、溶融
槽13の上側からは加圧不活性ガス16が付与され、当
該加圧によって溶融したシリコンが、上記のノズル13
aから下向きに噴射されるよう構成されている。Here, to explain the spray device 11, the entire unit is provided in an inert gas atmosphere 12 such as a chamber supplied with an inert gas G, and a melting tank 13 disposed on the upper side has a lower end thereof. The nozzle 13a is opened downward, and the polycrystalline silicon 14 stored in the melting tank 13 can be heated and melted by a first heating source 15 such as a high-frequency heating coil on the side. A pressurized inert gas 16 is applied from the upper side of the tank 13, and the silicon melted by the pressurization flows through the nozzle 13.
It is configured to be injected downward from a.
さらに同上装置11は、同じく不活性ガス雰囲気12内
にあって、上記溶融槽13の直下に、第2加熱源17に
よって加熱自在としたターンテーブル18が配設され、
当該テーブル!8の水平状態である基板器18a上にあ
って、その回転軸心に成長薄膜lOを形成した前記半導
体基板Aが載置されることとなる。Furthermore, the same device 11 is also located in an inert gas atmosphere 12, and is provided with a turntable 18 that can be heated by a second heating source 17 directly below the melting tank 13.
The table in question! The semiconductor substrate A, on which the grown thin film 1O is formed, is placed on the substrate device 18a which is in a horizontal state as shown in FIG.
これに対し、第3図に示すスプレー装置11にあっては
、シャッタ18が、溶融槽13のノズル13aと基板器
18aと間にあって、噴射される溶融シリコンを遮断可
能なるよう横設されている点が、第2図のものと違って
いる。On the other hand, in the spray device 11 shown in FIG. 3, a shutter 18 is installed horizontally between the nozzle 13a of the melting tank 13 and the substrate device 18a so as to be able to block the sprayed molten silicon. The points are different from those in Figure 2.
そこで、上記スプレー装置11を用いて本発明を実施す
るには、前記の如く成長薄膜lOをもった半導体基板A
が基板器18aの中央に置かれたならば、これを第2加
熱源17によって1100℃〜1350℃に加熱すると
共に、ターンテーブル18を稼動して50〜1100R
Pの回転を与え、溶融槽13内の多結晶シリコン14を
第1加熱源15により溶融シリコンとし、これを加圧不
活性ガス18によってノズル13aから噴射させ、これ
により上記の回転している半導体基板Aの成長薄膜10
上にスプレーするのである。Therefore, in order to carry out the present invention using the spray device 11 described above, a semiconductor substrate A having a grown thin film 1O as described above is used.
is placed in the center of the substrate device 18a, it is heated to 1100°C to 1350°C by the second heating source 17, and the turntable 18 is operated to heat it to 50°C to 1100°C.
The polycrystalline silicon 14 in the melting tank 13 is turned into molten silicon by the first heating source 15, and this is injected from the nozzle 13a by the pressurized inert gas 18, thereby causing the above-mentioned rotating semiconductor to rotate. Growth thin film 10 on substrate A
Spray it on top.
このスプレーによって、所望厚だけの平滑上面をもった
溶融シリコン層が半導体基板Aの成長薄膜lO上に成層
されるに至ったならl(、ターンテーブル18の回転を
止めると共に、第2加熱源17による加熱も止め、当該
溶融シリコン層を冷却固化させることで、多結晶シリコ
ン層6を半導体基板Aの成長薄膜10表面に固着形成す
るのであり、この際当該多結晶シリコン層6は500鉢
■厚程度とするのである。When a molten silicon layer having a desired thickness and a smooth upper surface is deposited on the grown thin film 10 of the semiconductor substrate A by this spraying, the rotation of the turntable 18 is stopped and the second heating source 17 The polycrystalline silicon layer 6 is fixedly formed on the surface of the grown thin film 10 of the semiconductor substrate A by stopping the heating and cooling and solidifying the molten silicon layer. It is considered as the degree.
かくして得られたものについては、第1図(e)に示さ
れている通り、これを除去線8から研容除去して同図(
f)に示す如き誘電体分離基板とするのは従来法につき
既述した通りである。As shown in FIG. 1(e), the material obtained in this way is removed by grinding from the removal line 8 and then
The use of a dielectric isolation substrate as shown in f) is as described above for the conventional method.
ここで、前掲第3図のシャッタ18付きスプレー装71
1を用いる場合には、ノズル13aの先端から混入する
ような不純物入りの溶融シリコンを、上記シャッタ18
によって受けてしまうようにし、次にこのシャッタ18
を開成することで半導体基板Aの成長薄膜10上に不純
物のない溶融シリコンをスプレーすることができると共
に、所定量の溶融シリコンをスプレーしたとき、当該シ
ャッタ18を閉成して、量的な精度の高い制御を行うこ
とも可能となる。Here, the spray device 71 with the shutter 18 shown in FIG.
1, the molten silicon containing impurities that enters from the tip of the nozzle 13a is removed from the shutter 18.
Then, this shutter 18
By opening the shutter 18, impurity-free molten silicon can be sprayed onto the grown thin film 10 of the semiconductor substrate A, and when a predetermined amount of molten silicon is sprayed, the shutter 18 is closed to ensure quantitative accuracy. It also becomes possible to perform highly controlled control.
しかも、この際溶融槽13からの溶融シリコンを噴射さ
せたまま、これをシャッタ19により遮断しておき、こ
の状態で基板器18aに新規の半導体基板Aを交換載置
したならば、シャッタ18を開いて当該基板Aにスプレ
ーを行うといった作業手順を採用することができること
となり、このため作業能率の向上にも望ましい結果が得
られる。Moreover, at this time, the molten silicon from the melting tank 13 is kept injected and is blocked by the shutter 19, and if a new semiconductor substrate A is replaced and placed on the substrate device 18a in this state, the shutter 18 is closed. This makes it possible to adopt a work procedure in which the substrate A is opened and sprayed, and therefore a desirable result can be obtained in terms of improving work efficiency.
次に請求項(2)の方法にあってはは、前記の不活性ガ
ス雰囲気12内へ、単に不活性ガスGを供与するだけで
なく、例えばステンレス鋼製のチャンバーに真空ポンプ
Pを接続しておき、当該ポンプPを作動させて、不活性
ガスGによりチャンバー内を置換し、チャンバー内の圧
力を100Torr未満程度に保持するようにし、この
ような減圧下の不活性ガス雰囲気にあって、前記請求項
(1)につき説示した如く、溶融シリコンのスプレーを
行い、これによって多結晶シリコン層を製造するのであ
る。Next, in the method of claim (2), in addition to simply supplying the inert gas G into the inert gas atmosphere 12, a vacuum pump P is connected to a chamber made of stainless steel, for example. Then, the pump P is operated to replace the inside of the chamber with an inert gas G to maintain the pressure inside the chamber at about less than 100 Torr, and in this inert gas atmosphere under reduced pressure, As explained in claim (1) above, molten silicon is sprayed to produce a polycrystalline silicon layer.
(発明の効果)
請求項(1)の方法は、上記のようにして実施し得るも
のであるから、誘電体分離基板の製造に際し、CVD法
を一部だけ用い他の主要工程は液相成長法を採択するこ
とで低コスト化を計ることができるだけでなく、CVD
法による成長薄膜の物質を選定したことによりピンホー
ルの問題を解消することができると共に、当該薄膜によ
って高温の溶融シリコンをスプレーするに際し、その半
導体基板に対する温度差に基づく熱歪の影響を低減し得
ることとなり、製品の不良原因を除去することができる
。(Effect of the invention) Since the method of claim (1) can be carried out as described above, when manufacturing a dielectric isolation substrate, only a part of the CVD method is used and other main steps are carried out by liquid phase growth. By adopting this law, not only can costs be reduced, but also CVD
By selecting the material for the thin film grown by the method, it is possible to eliminate the problem of pinholes, and the thin film reduces the effect of thermal distortion due to temperature differences on the semiconductor substrate when high temperature molten silicon is sprayed. As a result, the cause of product defects can be eliminated.
請求項(2)では、さらに減圧下の不活性ガス雰囲気に
あって溶融シリコンをスプレーすることとしたため、不
活性ガスの存在に基づくピンホールの発生が解消され、
さらに望ましい多結晶シリコンの形成を行うことができ
る。In claim (2), since the molten silicon is sprayed in an inert gas atmosphere under reduced pressure, the occurrence of pinholes due to the presence of the inert gas is eliminated.
Further, desirable polycrystalline silicon can be formed.
第1図(a)(b)(c)(d)(e)(f)は、本願
請求項(1)(2)に係る半導体基板上に多結晶シリコ
ンを形成する方法を説示するため例示された当該半導体
基板の製造工程順縦断正面説明図、第2図と第3図は本
願発明に用いることができるスプレー装置の異種例を示
した縦断正面略示図、第4図(a) (b)(c) (
d) (e)は従来のCVD法により半導体基板上に多
結晶シリコンを形成する方法説示のため例示された当該
半導体基板の製造工程順縦断正面説明図、第5図は同上
従来法によるピンホール発生状態を示した半導体基板の
縦断正面図である。
8・・・・・・多結晶シリコン層
】O・・・・・・成長薄膜
12・・・・・・不活性ガス雰囲気
13a・拳・・ノズル
A・・・・・・半導体基板
代理人 弁理士 斎 藤 義 雄FIGS. 1(a), (b), (c), (d), (e), and (f) are examples for explaining the method of forming polycrystalline silicon on a semiconductor substrate according to claims (1) and (2) of the present application. FIGS. 2 and 3 are vertical cross-sectional front explanatory views in order of the manufacturing process of the semiconductor substrate, and FIGS. b) (c) (
d) (e) is a longitudinal sectional front explanatory view of the semiconductor substrate in the order of manufacturing steps illustrated to illustrate a method of forming polycrystalline silicon on a semiconductor substrate by the conventional CVD method, and FIG. 5 shows a pinhole formed by the conventional method. FIG. 2 is a longitudinal sectional front view of a semiconductor substrate showing a generated state. 8... Polycrystalline silicon layer] O... Growing thin film 12... Inert gas atmosphere 13a, fist... Nozzle A... Semiconductor substrate agent, patent attorney Yoshio Saifuji
Claims (2)
がよく、かつシリコンよりも融点が高い物質による成長
薄膜が形成されている半導体基板を、不活性ガス雰囲気
内にて回転させながら、上記物質の成長薄膜上に、溶融
シリコンを、ノズルからの噴射によりスプレーして、所
要厚さの多結晶シリコン層を形成するようにしたことを
特徴とする半導体基板上に多結晶シリコンを形成する方
法。(1) A semiconductor substrate, on which a thin film of a substance that has good wettability to silicon and a melting point higher than that of silicon has been formed on the surface by CVD, is rotated in an inert gas atmosphere while growing a thin film of a substance that has good wettability to silicon and has a higher melting point than silicon. A method for forming polycrystalline silicon on a semiconductor substrate, characterized in that a polycrystalline silicon layer of a required thickness is formed by spraying molten silicon onto the growing thin film by jetting it from a nozzle.
がよく、かつシリコンよりも融点が高い物質による成長
薄膜が形成されている半導体基板を、減圧下の不活性ガ
ス雰囲気内にて回転させながら、上記物質の成長薄膜上
に、溶融シリコンを、ノズルからの噴射によりスプレー
して、所要厚さの多結晶シリコン層を形成するようにし
たことを特徴とする半導体基板上に多結晶シリコンを形
成する方法。(2) While rotating a semiconductor substrate on which a grown thin film of a substance with good wettability to silicon and a melting point higher than silicon is formed by CVD on the surface in an inert gas atmosphere under reduced pressure, Forming polycrystalline silicon on a semiconductor substrate, characterized in that molten silicon is sprayed from a nozzle onto the grown thin film of the above substance to form a polycrystalline silicon layer of a desired thickness. Method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP509789A JPH02185021A (en) | 1989-01-12 | 1989-01-12 | Method of forming polycrystalline silicon onto semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP509789A JPH02185021A (en) | 1989-01-12 | 1989-01-12 | Method of forming polycrystalline silicon onto semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02185021A true JPH02185021A (en) | 1990-07-19 |
Family
ID=11601877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP509789A Pending JPH02185021A (en) | 1989-01-12 | 1989-01-12 | Method of forming polycrystalline silicon onto semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02185021A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360745A (en) * | 1992-09-08 | 1994-11-01 | Mitsubishi Denki Kabushiki Kaisha | Thin-film solar cell production method |
JP2001044463A (en) * | 1999-07-27 | 2001-02-16 | Canon Inc | Solar cell and manufacture thereof |
JP2009513363A (en) * | 2005-10-27 | 2009-04-02 | アールジーエス・ディベロップメント・ビー.ブイ. | Method and apparatus for producing a predetermined pattern on a metal panel |
-
1989
- 1989-01-12 JP JP509789A patent/JPH02185021A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5360745A (en) * | 1992-09-08 | 1994-11-01 | Mitsubishi Denki Kabushiki Kaisha | Thin-film solar cell production method |
JP2001044463A (en) * | 1999-07-27 | 2001-02-16 | Canon Inc | Solar cell and manufacture thereof |
JP2009513363A (en) * | 2005-10-27 | 2009-04-02 | アールジーエス・ディベロップメント・ビー.ブイ. | Method and apparatus for producing a predetermined pattern on a metal panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02185021A (en) | Method of forming polycrystalline silicon onto semiconductor substrate | |
JPH11302096A (en) | Seed crystal for producing single crystal, its production, and production of single crystal | |
KR970077165A (en) | Semiconductor Liquid Epitaxial Growth Method and Apparatus | |
US6824609B2 (en) | Liquid phase growth method and liquid phase growth apparatus | |
JPS6046539B2 (en) | Method for manufacturing silicon crystal film | |
CN110373714B (en) | Method for rapidly preparing large-size high-quality single-layer graphene at room temperature | |
JPH0249420A (en) | Formation of polycrystalline silicon on semiconductor substrate | |
US6951585B2 (en) | Liquid-phase growth method and liquid-phase growth apparatus | |
JPH02185022A (en) | Method of forming polycrystalline silicon onto semiconductor substrate | |
JPH01108723A (en) | Selective deposition of metal and device therefor | |
JP3487485B2 (en) | Semiconductor wafer surface planarization method | |
KR102680683B1 (en) | Manufacturing method of silicon carbide single crystal | |
JP2760988B2 (en) | Hybrid board | |
JPH07302793A (en) | Semiconductor manufacturing device and manufacture of semiconductor device | |
JPH0218927A (en) | Manufacture of polycrystalline silicon thin film substrate | |
JP3851416B2 (en) | Production method of crystalline silicon film | |
JPH0480943A (en) | Manufacture of semiconductor device | |
JPH0380189A (en) | Method for inhibiting warpage of wafer during formation of polycrystalline film on wafer | |
KR100275366B1 (en) | Apparatus for the epitaxial growth comprising a plurality of board holders | |
JP3016432B2 (en) | Semiconductor substrate manufacturing method | |
JPH02166725A (en) | Manufacture of polycrystalline silicon on semiconductor substrate | |
JPH02105517A (en) | Manufacture of semiconductor device | |
JPS60225425A (en) | Manufacture equipment of semiconductor device | |
JPH04314327A (en) | Method and apparatus for manufacture of semiconductor device | |
JP2002137992A (en) | Method of growing liquid phase and device therefor |