KR100308151B1 - 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법 - Google Patents

샘플링된 상관 결과를 이용한 프레임 동기 확인 방법 Download PDF

Info

Publication number
KR100308151B1
KR100308151B1 KR1019990023140A KR19990023140A KR100308151B1 KR 100308151 B1 KR100308151 B1 KR 100308151B1 KR 1019990023140 A KR1019990023140 A KR 1019990023140A KR 19990023140 A KR19990023140 A KR 19990023140A KR 100308151 B1 KR100308151 B1 KR 100308151B1
Authority
KR
South Korea
Prior art keywords
correlation
frame synchronization
pilot
result
symbol
Prior art date
Application number
KR1019990023140A
Other languages
English (en)
Other versions
KR20010003025A (ko
Inventor
송영준
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019990008630A priority Critical patent/KR100294711B1/ko
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019990023140A priority patent/KR100308151B1/ko
Priority to US09/373,703 priority patent/US6791960B1/en
Priority to US09/376,373 priority patent/US6721299B1/en
Priority to DE2000112284 priority patent/DE10012284B4/de
Priority to US09/525,447 priority patent/US6987746B1/en
Priority to DE2000112286 priority patent/DE10012286B4/de
Priority to US09/525,448 priority patent/US6891815B1/en
Priority to US09/525,446 priority patent/US7012906B1/en
Priority to US09/525,444 priority patent/US6804264B1/en
Priority to EP20070015144 priority patent/EP1850511B1/en
Priority to CNB001031066A priority patent/CN1161903C/zh
Priority to BRPI0001674A priority patent/BRPI0001674B1/pt
Priority to CNB2004100491090A priority patent/CN100483972C/zh
Priority to EP20000302093 priority patent/EP1039654B1/en
Priority to AT00302094T priority patent/ATE473562T1/de
Priority to ES00302094T priority patent/ES2347129T3/es
Priority to ES07015144.4T priority patent/ES2502015T3/es
Priority to EP20090154135 priority patent/EP2099143B1/en
Priority to ES09154137T priority patent/ES2415884T3/es
Priority to CN00103104A priority patent/CN1124708C/zh
Priority to GB0006262A priority patent/GB2350037B/en
Priority to EP20090154137 priority patent/EP2081306B1/en
Priority to EP20000302094 priority patent/EP1037407B1/en
Priority to AT00302093T priority patent/ATE457554T1/de
Priority to JP2000072966A priority patent/JP3463015B2/ja
Priority to GB0006264A priority patent/GB2350760B/en
Publication of KR20010003025A publication Critical patent/KR20010003025A/ko
Application granted granted Critical
Publication of KR100308151B1 publication Critical patent/KR100308151B1/ko
Priority to JP2003161320A priority patent/JP4318963B2/ja
Priority to US10/719,057 priority patent/US7317749B2/en
Priority to US11/100,594 priority patent/US7496132B2/en
Priority to HK05109014A priority patent/HK1077134A1/xx
Priority to US12/188,025 priority patent/US7602841B2/en
Priority to US12/398,344 priority patent/US7616681B2/en
Priority to US12/398,473 priority patent/US7643540B2/en
Priority to US12/619,966 priority patent/US7848393B2/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 광대역 코드 분할 다중 접속 방식(이하, W-CDMA 라 약칭함)을 이용하는 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 길이가 짝수가 아닌 코드 시퀀스를 사용할 때, 슬롯수의 두 배 길이를 갖는 파일럿 패턴을 사용하여 프레임 동기를 확인하는 방법에 관한 것이다.
본 발명은 차세대 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.84Mcps의 칩율을 사용할 때, 슬롯의 2배 길이를 갖는 최적의 파일럿 패턴을 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 일정 지연 시점에 따라 샘플링한 후 샘플링된 상관 결과를 관찰하여 프레임 동기를 확인하는 방법을 제공한다.

Description

샘플링된 상관 결과를 이용한 프레임 동기 확인 방법{method of confirming a frame synchronization, at that time correlation results being sampled is used}
본 발명은 차세대 이동 통신 시스템에 관한 것으로, 특히 W-CDMA 방식을 이용하는 차세대 이동 통신 시스템의 상향 또는 하향 링크에서 길이가 짝수가 아닌 코드 시퀀스를 사용할 때, 슬롯수의 두 배 길이를 갖는 파일럿 패턴을 사용하여 프레임 동기를 확인하는 방법에 관한 것이다.
최근 일본의 ARIB, 유럽의 ETSI, 미국의 T1, 한국의 TTA 및 일본의 TTC는 음성, 영상 및 데이터와 같은 멀티미디어를 서비스하는 기존 이동 통신 세계화 시스템(GSM : Grobal System for Mobile Communications)의 코어 네트워크와 무선 접속 기술을 기본으로 한 보다 진화된 차세대 이동 통신 시스템을 구상하였다.
진화된 차세대 이동 통신 시스템에 대한 기술적인 명세를 제시하기 위하여 이들은 공동 연구에 동의하였으며, 이를 위한 프로젝트를 3세대 공동 프로젝트(Third Generation Partnership Project ; 이하, 3GPP 라 약칭함)라 하였다.
3GPP는 크게 다음의 세 가지 기술 연구 영역을 포함한다.
첫 째, 3GPP 시스템 및 서비스 부문이다, 이는 3GPP 명세를 근거로 한 시스템의 구조 및 서비스 능력에 대한 연구를 하는 부문이다.
둘 째, 범지구 무선 접속 네트워크(UTRAN : Universal Terrestrial Radio Access Network)에 대한 연구 부문이다, 여기서 범지구 무선 접속 네트워크(UTRAN)는 주파수 분할 듀플렉스(FDD : Frequency Division Duplex) 모드에 따르는 W-CDMA와 시간 분할 듀플렉스(TDD : Time Division Duplex) 모드에 따르는 TD-CDMA를 적용한 무선 접속 네트워크(RAN : Radio Access Network)이다.
세 째, 2세대의 이동 통신 세계화 시스템(GSM)에서 진화되어 이동성 관리 및 전세계적 로밍(Global roaming)과 같은 3세대 네트워킹 능력을 갖는 코어 네트워크(Core network)에 대한 연구 부문이다.
상기한 3GPP의 기술 연구 부문들 중에서 범지구 무선 접속 네트워크(UTRAN)에 대한 연구 부문에서는 전송 채널(Transport channel)과 물리 채널(Physical channel)에 대한 정의 및 이에 대한 설명을 기술하고 있다.
3GPP에 기술된 상향 링크 또는 하향 링크의 물리 채널은 일반적으로 슈퍼 프레임(Superframes), 무선 프레임(Radio frames) 및 타임 슬롯(Timeslots)의 3개의 계층 구조로 이루어진다.
3GPP 무선 접속 네트워크(RAN) 규격에서는 슈퍼 프레임(Superframe)을 720ms 주기를 갖는 최대 프레임 단위로 규정하고 있으며, 시스템 프레임수에서 볼 때 하나의 슈퍼 프레임은 72개의 무선 프레임으로 구성된다고 규정하고 있다. 또한 무선 프레임은 16개의 타임 슬롯으로 구성되며, 각 타임 슬롯은 물리 채널에 따른 해당 정보 비트들을 갖는 필드들로 구성된다고 규정하고 있다.
특히 현재 3GPP에서 논의되고 있는 상향 링크 또는 하향 링크의 물리 채널에서는 4.096Mcps의 칩율을 기본으로 한다. 이는 프레임 동기를 위해 16 슬롯 길이의 파일럿 패턴을 사용한다는 것이다.
이는 슬롯 길이가 2N인 경우에 대해서만 고려한 것이다. 그런데 앞으로 3GPP에서는 상향 링크 또는 하향 링크의 물리 채널에서 3.84Mcps의 칩율을 사용하고자 하는 움직임이 있는데, 이렇게 만약 칩율이 4.096Mcps에서 3.84Mcps로 바뀐다면 한 무선 프레임이 15개의 슬롯만으로 구성되므로, 16 슬롯 길이의 파일럿 패턴을 그대로 이에 적용할 경우 최적의 효과를 얻어내기는 어렵다.
이에 따라 대한민국 특허 출원 제99-0133호에는 15 슬롯 길이의 파일럿 패턴이 제시된 바 있으며, 또한 15 슬롯 길이의 파일럿 패턴을 상향 링크 또는 하향 링크의 물리 채널에 대한 프레임 동기에 사용하는 방안도 제시되었다.
지금까지 제시된 프레임 동기를 위한 방안에서는 상관 임계치(±VT)를 두어 상관 결과가 이 임계치 이상 또는 이하일 때를 프레임 동기 검출 시점으로 간주하였다.
예로써 프레임 동기시에 이중 체크(Double check)가 가능한 경우, 지연이 '0'인 시점과 지연이 한 주기의 중간인 시점에서 서로 다른 극성의 최대 상관 결과가 나타나며, 또한 상기한 두 시점을 제외한 시점인 사이드로브(sidelobe)에서는 최소 상관 결과가 나타난다. 이 때 잡음이 발생하지 않는다면 상관 임계치는 최대 상관 결과값과 최소 상관 결과값 사이의 값이 된다.
그러나 잡음이 삽입되어 사이드로브에서의 최소 상관 결과가 상관 임계치를 넘어 서는 경우가 발생하면, 바로 그 시점 또한 프레임 동기 검출 시점으로 간주된다.
이와 같이 잡음에 의해 요구되지 않는 시점에서 프레임 동기가 검출되는 경우가 발생할 수 있다.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 프레임 동기 오검출 확률을 감소시키는데 적당한 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법을 제공하는데 있다.
본 발명의 또다른 목적은 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.84Mcps의 칩율을 사용할 때, 슬롯의 2배 길이를 갖는 최적의 파일럿 패턴을 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 일정 지연 시점에 따라 샘플링한 후 프레임 동기를 확인하는 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법의 제1 특징은, 임의의 칩율에 따른 무선 프레임당 슬롯 길이의 복수배 길이인 파일럿 시퀀스를 통신 링크상의 각 물리 채널을 통해 수신하고, 상기 복수배 길이의 파일럿 시퀀스의 수신 위치에 따라 상관 처리하고, 상기 처리된 각 상관 결과를 지연 시점별로 각각 샘플링한 출력을 사용하여, 상기 무선 프레임에 대한 동기를 확인하는 것이다.
바람직하게는, 상기 샘플링에 의해 출력된 상기 상관 처리의 각 결과가 경우에 따라 동일한 지연 시점별로 합산하여, 그에 따른 각 합산 결과를 미리 설정된 각 임계치와 비교한 후 그 비교 결과를 상기 무선 프레임에 대한 동기 확인에 사용한다.
또한 상기 샘플링된 각 상관 결과를 미리 설정된 각 임계치와 비교하고, 상기 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인한다.
상기한 목적을 달성하기 위한 본 발명에 따른 제2 특징은, 임의의 칩율에 따른 무선 프레임당 슬롯 길이의 두 배 길이인 파일럿 시퀀스를 통신 링크상의 각 물리 채널을 통해 수신하고, 상기 두 배 길이 파일럿 시퀀스를 각 수신 위치에 따라 상관 처리하고, 상기 수행된 상관 처리의 각 결과를 2N(N=0,1,2,3 ....) 지연 시점 또는 이를 제외한 지연 시점에서 각각 출력하고, 상기 출력된 각 상관 결과를 미리 설정된 각 임계치와 비교하여, 그에 따른 비교 결과를 상기 출력 타이밍에 따라 샘플링하고, 상기 샘플링된 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인하는 것이다.
바람직하게는, 상기 샘플링에 의해 출력된 상기 상관 처리의 각 결과가 경우에 따라 상기 2N(N=0,1,2,3 ....) 지연 시점의 상관 결과들을 합산하고, 2N(N=0,1,2,3 ....) 지연 시점을 제외한 지연 시점의 상관 결과들을 합산하여, 그에 따른 각 합산 결과를 미리 설정된 각 임계치와 비교한 후 그 비교 결과를 상기 무선 프레임에 대한 동기 확인에 사용한다.
또한, 상기 무선 프레임 동기 확인에 사용되는 각 샘플링 출력은, 상관 주기의 특정 지연 시점에서 최대값을 나타내며, 상기 특정 지연 시점을 제외한 시점에서 상기 최대값과 극성이 다른 사이드로브값을 나타낸다.
상기한 목적을 달성하기 위한 본 발명에 따른 샘플링된 상관 결과를 이용한 프레임 동기 확인 장치의 특징은, 임의의 칩율에 따른 무선 프레임당 슬롯 길이의복수배 길이인 파일럿 시퀀스를 통신 링크상의 각 물리 채널을 통해 수신하여, 사전에 지정된 탭 계수에 따라 상관 처리를 수행하는 하나 또는 그 이상의 정합 필터와, 상기 정합 필터에 의한 각 상관 결과를 지연 시점별로 각각 샘플링하는 샘플링부와, 상기 샘플링부에 의한 각 샘플링 출력을 사전에 지정된 임계치와 비교하는 샘플링 비교부로 구성되어, 상기 샘플링 비교부의 출력을 사용하여, 상기 무선 프레임에 대한 동기를 확인한다.
여기서, 상기 정합 필터는 슬롯의 복수배 길이인 파일럿 시퀀스와 동일한 길이의 탭 계수가 사용된다.
도 1 은 본 발명에 따른 슬롯의 2배 길이의 파일럿 패턴을 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면.
도 2 는 본 발명의 제1 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면.
도 3 은 본 발명의 제2 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면.
도 4 는 본 발명의 제3 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성을 나타낸 도면.
도 5 는 본 발명의 제4 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
60 : 제1 정합 필터(Matched Filter1) 61 : 제2 정합 필터
62 : 제1 임계치 비교부 63 : 제2 임계치 비교부
이하, 본 발명에 따른 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.
본 발명에서는 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16슬롯 길이)이 아닌 3.84Mcps의 칩율을 사용할 경우에 프레임 동기 확인을 위한 최적의 파일럿 패턴을 사용한다.
특히 본 발명에서는 3.84Mcps의 칩율일 경우에, 표 1에 나타낸 15 슬롯 길이의 파일럿 패턴이 프레임 동기를 위한 상관 처리에 그대로 사용되지 않고, 표 2에 나타낸 슬롯의 2배 길이(30 슬롯 길이)를 갖는 파일럿 패턴이 프레임 동기를 위한 상관 처리에 사용된다.
즉, 프레임 동기를 위한 상관 처리에 사용되는 시퀀스 길이를 N이라 할 때, N`=`4l`+2로 정의되는 슬롯 길이의 시퀀스가 사용된다는 것이며, 본 발명에서는 상향 링크 또는 하향 링크의 물리 채널에서 4.096Mcps의 칩율(16슬롯 길이)이 아닌 3.84Mcps의 칩율을 사용할 경우에 대비하여 15 슬롯 길이의 두 배인 30 슬롯 길이(l`=`7일 때)의 시퀀스를 프레임 동기 확인에 사용한다.
본 발명에서 사용되는 30 슬롯 길이의 시퀀스는 다음의 식 1과 같은 자기 상관 특성을 갖는다.
이러한 특성 때문에 본 발명에서는 정확한 프레임 동기를 위한 오검출 확률을 향상키는데 있어 상관 결과를 지연 시점별로 샘플링하여 사용한다.
종렬 시퀀스(15슬롯 길이)
C1=(a1,a3,a5,……,a29)=(1 0 0 0 1 1 1 1 0 1 0 1 1 0 0)
C2=(a2,a4,a6,……,a30)=(1 0 1 0 0 1 1 0 1 1 1 0 0 0 0)
C3=(b1,b3,b5,……,b29)=(1 1 0 0 0 1 0 0 1 1 0 1 0 1 1)
C4=(b2,b4,b6,……,b30)=(0 0 1 0 1 0 0 0 0 1 1 1 0 1 1)
C5=(c1,c3,c5,……,c29)=(1 1 1 0 1 0 1 1 0 0 1 0 0 0 1)
C6=(c2,c4,c6,……,c30)=(1 1 0 1 1 1 0 0 0 0 1 0 1 1 1)
C7=(d1,d3,d5,……,d29)=(1 0 0 1 1 0 1 0 1 1 1 1 0 0 0)
C8=(d2,d4,d6,……,d30)=(0 0 0 0 1 1 1 0 1 1 0 0 1 0 1)
30슬롯 길이 시퀀스
A=(a1,a2,a3,…,a30)=(110001001011111001110110100000)
B=(b1,b2,b3,…,b30)=(110001001101011001010000111011)
C=(c1,c2,c3,…,c30)=(111010110010001110111000010111)
D=(d1,d2,d3,…,d30)=(100110101111000000011101100101)
표 3은 상기한 표 1의 각 종렬 시퀀스(C1,C2,C3,C4,C5,C6,C7,C8)로부터 만들어지는 2배 길이 시퀀스(A,B,C,D)의 자기상관 처리한 결과 R(τ)를 나타낸 것이다.시퀀스 A,B,C,D는 식 1과 같은 자기 상관 특성에 의해 모두 동일한 상관 결과를 나타낸다.
τ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14
R(τ) 30 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2
τ 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
R(τ) -30 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2
표 3을 참조하면 알 수 있듯이, 30 슬롯 길이의 파일럿 패턴을 사용하여 상관 처리를 수행할 경우에 'τ=0'과 'τ=15' 시점에서 서로 다른 극성이면서 서로 크기가 같은 최대 상관값 30 또는 -30을 얻게 되며, 사이드로브(Sidelobe)에서는 2 또는 -2의 상관값을 얻게 된다.
이 때 프레임 동기 검출의 효율성을 높이기 위해서는 상관 임계치(±VT)를 사용한다. 즉 30 슬롯 길이 시퀀스의 자기상관 결과가 상관 임계치 이상 또는 이하일 때만 프레임 동기를 이루는 검출 시점으로 간주한다.
다음의 표 4 및 표 5에는 본 발명에 따른 30 슬롯 길이의 파일럿 패턴의 일 예를 나타낸 것으로, 한 슬롯을 구성하는 파일럿 비트수가 5비트 또는 6비트인 경우에 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 패턴을 나타낸 것이다.
이 때는 표 2의 시퀀스 A와 시퀀스 B를 사용한 경우를 나타내었으며, 시퀀스 C와 시퀀스 D를 사용할 수도 있다.
다음의 표 6 및 표 7에는 상향 링크 전용 물리 제어 채널(DPCCH)의 나머지 파일럿 패턴을 나타낸 것으로, 한 슬롯을 구성하는 파일럿 비트수가 7비트 또는 8비트인 경우에 대한 파일럿 비트 패턴을 나타내었다.
이 때도 표 2의 시퀀스 A와 시퀀스 B를 사용한 경우를 나타내었으며, 시퀀스 C와 시퀀스 D를 사용할 수도 있다.
상기한 표 6 및 표 7에서 15 슬롯 길이인 4가지의 종렬 시퀀스를 파일럿 비트가 5비트, 6비트, 7비트 또는 8비트 경우에 모두 C1, C2, C3, C4라 하고, 한 슬롯을 구성하는 각 파일럿 비트의 위치에 따라 정리한 것이 표 8에 나타나 있다.
N Pilot 파일럿 비트 위치 번호(비트#) 종렬 시퀀스(15 슬롯 길이)
5 0 C1
1 C2
3 C3
4 C4
6 1 C1
2 C2
4 C3
5 C4
7 1 C1
2 C2
4 C3
5 C4
8 1 C1
3 C2
5 C3
7 C4
본 발명에서는 이와 같이 파일럿 비트별로 할당 배치된 15 슬롯 길이인 4가지의 종렬 시퀀스, 즉 전체 길이가 60인 코드 시퀀스를 사용하여 프레임 동기를 위한 상관 처리를 수행한다.
상기한 표 5 및 표 7에서 전체 파일럿 비트 중 음영 부분이 프레임 동기를 위한 상관 처리에 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 비트는 '1'의 값을 갖는데 모두 '1'의 파일럿 비트값을 갖는 종렬 시퀀스는 코히어런트 검출(coherent detection)을 위한 채널 추정(channel estimation)에 사용된다.
즉, 각 슬롯의 파일럿 비트가 5비트인 경우에는 비트#0(C1), 비트#1(C2), 비트#3(C3), 비트#4(C4)가, 각 슬롯의 파일럿 비트가 6비트 또는 7비트인 경우에는 비트#1(C1), 비트#2(C2), 비트#4(C3), 비트#5(C4)가, 또한 각 슬롯의 파일럿 비트가 8비트인 경우에는 비트#1(C1), 비트#3(C2), 비트#5(C3), 비트#7(C4)가 프레임 동기를 위한 상관 처리에 사용된다. 따라서, 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 비트는 각 슬롯의 파일럿 비트로 모두 4비트가 사용되며, 결국 무선 프레임의 동기를 위해 사용되는 총 파일럿 비트수는 '60'이다.
다음은 본 발명에 따른 30 슬롯 길이의 파일럿 패턴의 또다른 예를 나타낸 것으로, 표 9에는 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 나타내었다. 이는 하향 링크 전용 물리 채널(DPCH)의 각각 다른 심볼 레이트에 따라 나눈 것이다.
표 9에서 하향 링크의 프레임 동기에 사용되는 파일럿 심볼은 각 심볼 레이트의 전체 파일럿 심볼 중 음영 부분만이 프레임 동기를 위해 사용되는 것이며, 이를 제외한 다른 부분의 파일럿 심볼은 '1'의 값을 갖는다.
즉, 심볼 레이트가 16,32,64,128Ksps(NPilot=8)인 경우의 예를 들면, 심볼#1과 심볼#3이 프레임 동기에 사용된다. 따라서 한 슬롯당 프레임 동기를 위해 사용되는 파일럿 심볼은 4개이므로 결국 프레임 동기를 위해 총 60개(4×15)의 파일럿 심볼이 사용된다.
다음의 표 10은 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 심볼 레이트가 8ksps(NPilot=4)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1,Q채널 지류와 맵핑되는 종렬 시퀀스가 C2이다
또한, 심볼 레이트가 16,32,64,128ksps(NPilot=8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1, Q채널 지류와 맵핑되는 종렬 시퀀스가 C2, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C3, Q채널 지류와 맵핑되는 종렬 시퀀스가 C4이다.
마지막으로 심볼 레이트가 256,512,1024ksps(NPilot=16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 C1,C2,C3,C4,C5,C6,C7,C8이다.
심볼 레이트 파일럿 심볼 위치 번호 (심볼#) 채널 지류 종렬 시퀀스(15 슬롯 길이) (Column Sequence)
8ksps(N Pilot =4) 1 I C1
Q C2
16,32,64,128ksps (N Pilot =8) 1 I C1
Q C2
3 I C3
Q C4
256,512,1024ksps (N Pilot =16) 1 I C1
Q C2
3 I C3
Q C4
5 I C5
Q C6
7 I C7
Q C8
덧붙여 상기한 하향 링크 전용 물리 채널(DPCH)의 파일럿 심볼 패턴을 설명하기 위해서는 3GPP 무선 접속 네트워크(RAN) 규격에서 언급하고 있는 하향 링크물리 채널의 전송 다이버시티(Transmit Diversity)를 고려해야 하는데, 이는 서로 다른 하향 링크 물리 채널상에서 개방 루프 전송 다이버시티와 폐쇄 루프 전송 다이버시티가 응용된다는 것이다.
여기서 개방 루프 전송 다이버시티에는 공간적 또는 시간적 블록 코딩을 기본으로 하는 STTD를 사용한다.
본 발명에서는 이러한 STTD를 고려한 30 슬롯 길이의 하향 링크 파일럿 패턴을 또한 사용한다.
3GPP 무선 접속 네트워크(RAN) 규격에 따른 STTD 엔코딩 원리를 간단히 설명하면, 심볼 'S1, S2'가 각 심볼 구간에 걸쳐 STTD 엔코딩에 의해 쉬프팅, 보수 및 변환 처리 후 심볼 '-S2*,S1*'로 생성된다는 것이다.
다음의 표 11은 하향 링크 전용 물리 채널(DPCH)에 포함된 파일럿 심볼의 또다른 패턴을 나타낸 것으로, STTD를 고려하여 표 9의 파일럿 심볼 패턴을 변환한 것이다.
표 12는 STTD를 고려한 파일럿 심볼 패턴을 각각 다른 심볼 레이트에 따라 구분한 것으로, 표 11에서 정의된 종렬 시퀀스를 기준으로 할 때 다음과 같은 종렬 시퀀스가 된다.
심볼 레이트가 8ksps(NPilot=4)일 때 첫 번째 파일럿 심볼(심볼#0)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C1에 대한 1의 보수인 -C1, Q채널 지류와 맵핑되는 종렬 시퀀스는 C2이다.
심볼 레이트가 16,32,64,128ksps(NPilot=8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C3에 대한 1의 보수인 -C3, Q채널 지류와 맵핑되는 종렬 시퀀스는 C4이고, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스는 C1, Q채널 지류와 맵핑되는 종렬 시퀀스는 C2에 대한 1의 보수인 -C2이다.
마지막으로 심볼 레이트가 256,512,1024ksps(NPilot=16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 -C3, C4, C1, -C2, -C7, C8, C5, -C6이다.
심볼 레이트 파일럿 심볼 위치 번호(심볼#) 채널 지류 종렬 시퀀스(15 슬롯 길이) (Column Sequence)
8ksps(N Pilot =4) 0 I -C1
Q C2
16,32,64,128ksps (N Pilot =8) 1 I -C3
Q C4
3 I C1
Q -C2
256,512,1024ksps (N Pilot =16) 1 I -C3
Q C4
3 I C1
Q -C2
5 I -C7
Q C8
7 I C5
Q -C6
상기한 표 11 에 나타낸 STTD 엔코딩을 고려한 하향 링크 물리 채널에 대한 파일럿 심볼 패턴의 할당 및 배치 원칙은 다음과 같다.
STTD 엔코딩은 반드시 2개의 심볼 단위로 묶어서 수행된다. 이는 예로써 2개의 심볼을 'S1 = A+jB' 와 'S2 = C+jD' 라고 가정할 때, S1과 S2를 묶어서 STTD 엔코딩을 수행한다는 것이다. 여기서 A와 C는 I채널 지류의 파일럿 비트이고, B와 D는 Q채널 지류의 파일럿 비트이다.
이 때 'S1 S2'에 대해 STTD 엔코딩을 수행하면 '-S2*S1*'이 된다(여기서 * 는 켤레 복소수). 결국 STTD 엔코딩된 두 개의 심볼은 '-S2*=-C+jD'와 'S1*=A-jB'가 된다.
상기한 표 13은 2차 공통 제어 물리 채널(SCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼 패턴을 나타낸 것이다.
표 14에는 길이가 15인 4가지 종렬 시퀀스(Column Sequence)를 각각 다른 심볼 레이트에 따라 구분한 것으로, 심볼 레이트가 16,32,64,128ksps(NPilot=8)일 때 첫 번째 파일럿 심볼(심볼#1)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C1, Q채널 지류와 맵핑되는 종렬 시퀀스가 C2, 세 번째 파일럿 심볼(심볼#3)에서 I채널 지류와 맵핑되는 종렬 시퀀스가 C3, Q채널 지류와 맵핑되는 종렬 시퀀스가 C4이다.
또한 심볼 레이트가 256,512,1024ksps(NPilot=16)일 때는 첫 번째, 세 번째, 다섯 번째 및 일곱 번째 파일럿 심볼(심볼#1,심볼#3,심볼#5,심볼#7)의 각 I채널 지류 또는 각 Q채널 지류와 맵핑되는 종렬 시퀀스가 순서대로 C1,C2,C3,C4,C5,C6,C7,C8이다.
심볼 레이트 파일럿 심볼 위치 번호 (심볼#) 채널 지류 종렬 시퀀스(15 슬롯 길이) (Column Sequence)
16,32,64,128ksps (N Pilot =8) 1 I C1
Q C2
3 I C3
Q C4
256,512,1024ksps (N Pilot =16) 1 I C1
Q C2
3 I C3
Q C4
5 I C5
Q C6
7 I C7
Q C8
다음의 표 15는 1차 공통 제어 물리 채널(PCCPCH)에 대해 프레임 동기를 위한 파일럿 심볼의 패턴을 나타낸 것이다.
표 16에는 길이가 15인 4가지 종렬 시퀀스(Column Sequence)를 각 파일럿 심볼 위치 번호(심볼#)의 I채널 지류 및 Q채널 지류와 맵핑시킬 때 이들 종렬 시퀀스를 C1,C2,C3,C4라 하였다.
파일럿 심볼 위치 번호 (심볼#) 채널 지류 종렬 시퀀스 (Column Sequence)
1 I C1
Q C2
3 I C3
Q C4
지금까지 설명한 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴은 프레임 동기를 위한 상관 처리시에 슬롯의 2배 길이(30 슬롯 길이)가 사용된다.
또한, 이들 파일럿 패턴의 중요한 특성 중 하나는 자기 상관 특성이다. 즉본 발명에 사용되는 파일럿 패턴의 자기 상관 결과는 다음의 네가지 경우에 모두 동일한 값을 갖는다는 것이다..
첫 째, 원 시퀀스를 순환적 쉬프트 했을 때,
둘 째, 원 시퀀스를 시간적으로 변환하고, 이를 다시 순환 쉬프트 했을 때,
세 째, 원 시퀀스를 보수 변환하고, 이를 다시 순환 쉬프트 했을 때,
네 째, 원 시퀀스를 시간적으로 변환 및 보수 변환하고, 이를 다시 순환 쉬프트 했을 때이다.
다음은 상향 링크 전용 물리 채널(Uplink DPCH), 하향 링크 전용 물리 채널(Downlink DPCH) 및 공통 제어 물리 채널(CCPCH)에서 사용되는 15 슬롯 길이의 파일럿 패턴을 슬롯의 2배 길이(30 슬롯 길이)로 하여 프레임 동기 확인에 적용하는 방안을 설명한다.
도 1 은 본 발명에 따른 슬롯의 2배 길이의 파일럿 패턴을 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다. 또한 표 17에는 표 2에 나타낸 30 슬롯 길이의 시퀀스를 사용할 때 정합 필터(10)의 출력인 A지점에서의 자기 상관 결과를 나타내었다.
τ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14
슬롯# 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8
A지점 30 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2
τ 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 0
슬롯# 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15 1
A지점 -30 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 -2 2 30
도 1b에서 상관 임계치(±VT)는 최대 상관값 '30' 및 이와 다른 극성의 최대상관값 '-30'보다 절대값이 작으며, 정합 필터(10)에 의한 상관 결과가 상관 임계치 이상 또는 이하일 때를 프레임 동기 검출 시점으로 간주한다.
이 경우에는 ±(VT- 2) 이상의 잡음이 발생하면, 프레임 동기 오검출이 발생한다. 이렇게 프레임 동기 오검출 발생 확률은 상관 임계치와 사이드로브 상관값의 관계로부터 결정된다.
표 18은 도 1의 장치 구성에서 지연 변수(τ)에 따른 임계치 비교부(11)의 출력을 나타내었다. 본 발명에서는 임계치 비교부(11)의 출력을 관찰하여 프레임 동기를 확인할 수 있다.
표 18에는 임계치 비교부(11)에 사전에 지정된 자신의 임계치(VT)와 정합 필터(10)의 출력을 비교한 결과를 나타내었는데, 임계치 +VT이상일 때를 'H'로, 임계치 -VT이하일 때를 '-H'로, 임계치 ±VT사이일 때를 'L'로 나타내었다.
τ 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14
슬롯# 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8
C지점 H L L L L L L L L L L L L L L
τ 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 0
슬롯# 8 9 9 10 10 11 11 12 12 13 13 14 14 15 15 1
C지점 -H L L L L L L L L L L L L L L H
별도로 도 1의 장치 구성에서 표 17에 나타낸 상관 결과를 적절히 조합하여 합산함으로써, 프레임 동기를 확인하는데 있어 최적의 성능을 발휘할 수도 있다.
도 1에서는 슬롯의 2배 길이의 파일럿 패턴을 이용하여 프레임 동기를 확인하기 위한 기본적인 장치 구성을 나타내었으며, 이하에서는 프레임 동기 확인에 있어 샘플링된 상관 결과를 이용하는 예들을 설명한다.
도 2 는 본 발명의 제1 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다.
도 1의 장치 구성에서는 프레임 동기 확인에 있어 이중 체크(Double check)가 가능하지만, ±(VT- 2) 이상의 잡음이 발생하면 프레임 동기 오검출이 발생하므로, 정확한 프레임 동기 검출의 성능이 떨어진다.
따라서, 도 2는 보다더 프레임 동기 오검출 확률을 줄이기 위한 목적의 장치 구성이다.
도 2에서 정합 필터(20)의 출력인 A지점에서의 자기 상관 결과는 표 17에 나타낸 바와 동일하며, 정합 필터(20)의 출력단에서는 상관 결과를 지연 변수 τ=0인 시점을 포함한 지연 변수가 짝수(τ=2k, k=1,2,3,4,…)일 때의 상관 결과를 샘플링한다.(경우에 따라 지연 변수가 홀수(τ=2k+1, k=0,1,2,3,4,…)일 때의 상관 결과를 샘플링할 수도 있다.)
표 19는 도 2에서 지연 변수가 τ=0을 포함한 짝수일 때의 상관 결과를 샘플링하여 임계치 비교부(21)의 상관 임계치(VT)와 비교한 결과를 나타내었다. 즉 샘플링한 상관값이 상관 임계치(VT) 이상일 때를 'H'로, 상관 임계치(VT) 이하일 때 'L'로 나타내었다.
τ 0 2 4 6 8 10 12 14 16 18 20 22 24 26 28
슬롯# 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
상관값 30 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2
C지점 H L L L L L L L L L L L L L L
본 발명에서는 표 19에 나타낸 임계치 비교부(21)의 출력을 관찰함으로써 프레임 동기를 확인할 수 있다. 이 때 도 2의 장치 구성을 사용하면 도 2b에서 알 수 있듯이 프레임 동기 확인에 있어 이중 체크(Double check)는 불가능하지만, 사이드로브에서 (VT+ 2) 이상의 잡음이 발생해야만 프레임 동기 오검출이 발생한다. 결국 도 1의 장치에 비해 4만큼의 오검출 확률 이득이 생긴다.
도 3 은 본 발명의 제2 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다.
도 3에서 정합 필터(30)의 출력인 자기 상관 결과는 표 17에 나타낸 바와 동일하며, 정합 필터(30)의 출력단에서는 상관 결과를 지연 변수 τ=0인 시점을 포함한 지연 변수가 짝수(τ=2k, k=1,2,3,4,…)일 때의 상관 결과를 샘플링하고, 또한 지연 변수가 홀수(τ=2k+1, k=0,1,2,3,4,…)일 때의 상관 결과를 샘플링한다.
도 3에서 지연 변수가 τ=0을 포함한 짝수일 때의 상관 결과를 샘플링하여 제1 임계치 비교부(31)의 상관 임계치(+VT)와 비교한 결과가 표 19에 나타낸 바와 동일하며, 지연 변수가 홀수(τ=2k+1, k=0,1,2,3,4,…)일 때의 상관 결과를 샘플링하여 제2 임계치 비교부(32)의 상관 임계치(-VT)와 비교한 결과를 표 20에 나타내었다. 즉 B지점으로 샘플링된 상관값이 상관 임계치(-VT) 이하일 때를 '-H'로, 상관임계치(-VT) 이상일 때 'L'로 나타내었다.
τ 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29
슬롯# 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
상관값 2 2 2 2 2 2 2 -30 2 2 2 2 2 2 2
C지점 L L L L L L L -H L L L L L L L
본 발명에서는 제1 임계치 비교부(31)의 출력과 제2 임계치 비교부(32)의 출력을 모두 관찰하지 않고, 제1 임계치 비교부(31)의 출력 또는 제2 임계치 비교부(32)의 출력 중 하나만을 관찰하여 프레임 동기를 확인할 수 있다. 이 때 도 3의 장치 구성에서 A지점으로 샘플링된 정합 필터(30)의 출력은 도 2b와 동일하며, B 지점으로 샘플링된 정합 필터(30)의 출력은 도 3b에 나타내었다.
결국 도 3에 도시된 장치를 프레임 동기 확인에 이용하면, 도 2의 장치 구성과 마찬가지로 프레임 동기 확인에 있어 이중 체크(Double check)는 불가능하지만, 사이드로브에서 ±(VT+ 2) 이상의 잡음이 발생해야만 프레임 동기 오검출이 발생한다. 이는 도 1의 장치에 비해 4만큼의 오검출 확률 이득이 생긴다.
도 4 는 본 발명의 제3 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다.
도 4에서는 15 슬롯 길이의 두 배인 표 2의 30 슬롯 길이의 시퀀스(a와 b = 표 5의 C1,C2와 C3,C4) 모두를 프레임 동기 확인에 사용하며, 임계치 비교부(41,42,51,52)의 출력을 정합 필터(40,50) 출력의 샘플링 타이밍과 동일한 타이밍으로 샘플링하여 사용한다.
표 21과 표 22에는 상기한 표 5에 나타낸 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 패턴에서 한 슬롯을 구성하는 파일럿 비트수가 5비트인 경우에, 각 임계치 비교부(41,42 또는 51,52) 출력으로부터 샘플링된 E지점의 값과 J지점의 값을 나타내었다.
도 4의 제1 임계치 비교부(41)와 제3 임계치 비교부(51)에 설정된 상관 임계치(+VT)는 동일하며, 이와 극성이 다르며 크기는 동일한 상관 임계치(-VT)가 제2 임계치 비교부(42)와 제4 임계치 비교부(52)에 설정된다.
표 21에서 알 수 있듯이, 30 슬롯 길이인 시퀀스(a=표 5의 C1과 C2)를 입력으로 할 때 E지점에서 'H'가 검출되는 시점은 슬롯#1의 비트#0이며, '-H'가 검출되는 시점은 슬롯#8의 비트#1이다.
또한 표 22에서 알 수 있듯이, 30 슬롯 길이인 시퀀스(b=표 5의 C3와 C4)를 입력으로 할 때 J지점에서 'H'가 검출되는 시점은 슬롯#1의 비트#3이며, '-H'가 검출되는 시점은 슬롯#8의 비트#4이다.
결국 도 4에 도시된 장치를 프레임 동기 확인에 이용하면, 도 1의 장치 구성에서와 같은 프레임 동기 확인에 있어 이중 체크(Double check)는 불가능하지만, 사이드로브에서 ±(VT+ 2) 이상의 잡음이 발생해야만 프레임 동기 오검출이 발생한다. 이는 도 1의 장치에 비해 4만큼의 오검출 확률 이득이 생긴다.
도 5 는 본 발명의 제4 실시 예에 따른 샘플링된 상관 결과를 이용하여 프레임 동기를 확인하는 방법을 설명하기 위한 장치 구성과 상관 결과를 나타낸 도면이다.
도 5에서는 15 슬롯 길이의 두 배인 표 2의 30 슬롯 길이의 시퀀스(a와 b = 표 5의 C1,C2와 C3,C4) 모두를 프레임 동기 확인에 사용하며, 임계치 비교부(62,63)의 출력을 정합 필터(60,61) 출력의 샘플링 타이밍과 동일한 타이밍으로 샘플링하여 사용한다. 단 도 5의 장치 구성에서는 제1 정합 필터(60) 및 제2 정합 필터(61)의 각 출력 중 지연 변수 τ=0인 지점을 포함한 지연 변수가 짝수(τ=2k, k=1,2,3,4,…)일 때의 상관 결과를 샘플링한 후 샘플링된 A지점 및 C지점의 상관값을 합하여 제1 임계치 비교부(62)에 전달한다. 또한 제1 정합 필터(60) 및 제2 정합 필터(61)의 각 출력 중 지연 변수가 홀수(τ=2k+1, k=0,1,2,3,4,…)일 때의 상관 결과를 샘플링한 후 샘플링된 B지점 및 D지점의 상관값을 합하여 제2 임계치 비교부(63)에 전달한다.
표 23에는 상기한 표 5에 나타낸 상향 링크 전용 물리 제어 채널(DPCCH)의 파일럿 패턴에서 한 슬롯을 구성하는 파일럿 비트수가 5비트인 경우에, 도 5의 A지점, C지점 및 E지점의 상관값과 제1 임계치 비교부(62)의 출력(G지점)을 나타내었으며, 표 24에는 도 5의 B지점, D지점 및 F지점의 상관값과 제2 임계치 비교부(63)의 출력(H지점)을 나타내었다.
τ 0 2 4 6 8 10 12 14 16 18 20 22 24 26 28
A,C지점 30 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2 -2
E지점 60 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4 -4
G지점 H L L L L L L L L L L L L L L
τ 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29
B,D지점 2 2 2 2 2 2 2 -30 2 2 2 2 2 2 2
F지점 4 4 4 4 4 4 4 -60 4 4 4 4 4 4 4
H지점 L L L L L L L -H L L L L L L L
다음의 표 25에는 표 23과 표 24의 G지점값과 H지점값을 샘플링한 I지점값을 나타내었다.
도 5의 제1 임계치 비교부(62)에 상관 임계치(+VT)가 설정되어 있으며, 이와 극성이 다르며 크기는 동일한 상관 임계치(-VT)가 제2 임계치 비교부(63)에 설정된다.
표 25에서 알 수 있듯이, 30 슬롯 길이인 시퀀스(a=표 5의 C1과 C2, 또는 b=표 5의 C3와 C4)를 입력으로 할 때 I지점에서 'H'가 검출되는 시점은 슬롯#1의 비트#0 또는 비트#3이며, '-H'가 검출되는 시점은 슬롯#8의 비트#1 또는 비트#4이다.
결국 도 5b에서 알 수 있듯이 도 5에 도시된 장치를 프레임 동기 확인에 이용하면, 도 1의 장치 구성에서와 같이 프레임 동기 확인에 있어 이중 체크(Double check)가 가능하고, 사이드로브에서 ±(VT+ 4) 이상의 잡음이 발생해야만 프레임 동기 오검출이 발생한다. 이는 도 1의 장치에 비해 8만큼의 오검출 확률 이득이 생기므로 오검출 확률이 가장 우수하다.
이상 도 1, 도 2, 도 3, 도 4 및 도 5의 장치 구성에서 정합 필터(10,20,30,40,50)는 입력되는 시퀀스와 동일한 길이의 탭 계수를 사용한다.
이상에서 설명한 바와 같이 본 발명에 따른 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법에 의하면, 30 슬롯 길이의 시퀀스의 상관 처리 결과를 적절히 샘플링또는 합산하여 프레임 동기 확인에 사용하기 때문에 잡음 발생에 의한 프레임 동기 오검출 확률을 현저히 향상시킬 수 있다.
또한, 이동 통신 시스템의 상향 링크 및 하향 링크에서 3.84Mcps의 칩율을 사용할 때, 슬롯의 2배 길이를 갖는 최적의 파일럿 패턴을 이용하여 상관 처리를 수행하고, 그에 따른 상관 결과를 일정 지연 시점에 따라 샘플링한 후 프레임 동기 확인에 사용하기 때문에, 보다 정확한 프레임 동기 확인이 가능하다.

Claims (3)

  1. 임의의 칩율에 따른 무선 프레임당 슬롯 길이의 복수배 길이인 파일럿 시퀀스를 통신 링크상의 각 물리 채널을 통해 수신하고,
    상기 복수배 길이의 파일럿 시퀀스의 수신 위치에 따라 상관 처리하고,
    상기 처리된 각 상관 결과를 지연 시점별로 각각 샘플링한 출력을 사용하여, 상기 무선 프레임에 대한 동기를 확인하는 것을 특징으로 하는 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법.
  2. 제 1 항에 있어서, 상기 샘플링에 의해 출력된 상기 상관 처리의 각 결과는 경우에 따라 동일한 지연 시점별로 합산하여, 그에 따른 각 합산 결과를 미리 설정된 각 임계치와 비교한 후 그 비교 결과를 상기 무선 프레임에 대한 동기 확인에 사용하는 것을 특징으로 하는 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법.
  3. 임의의 칩율에 따른 무선 프레임당 슬롯 길이의 두 배 길이인 파일럿 시퀀스를 통신 링크상의 각 물리 채널을 통해 수신하고,
    상기 두 배 길이 파일럿 시퀀스를 각 수신 위치에 따라 상관 처리하고,
    상기 수행된 상관 처리의 각 결과를 2N(N=0,1,2,3 ....) 지연 시점 또는 이를 제외한 지연 시점에서 각각 출력하고,
    상관 주기의 특정 지연 시점에서 최대값을 나타내며 상기 특정 지연 시점을 제외한 시점에서 상기 최대값과 극성이 다른 사이드로브값을 나타내는, 상기 출력된 각 상관 결과를 미리 설정된 각 임계치와 비교하여, 그에 따른 비교 결과를 상기 출력 타이밍에 따라 샘플링하고,
    상기 샘플링된 비교 결과로부터 상기 무선 프레임에 대한 동기를 확인하는 것을 특징으로 하는 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법.
KR1019990023140A 1999-03-15 1999-06-19 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법 KR100308151B1 (ko)

Priority Applications (35)

Application Number Priority Date Filing Date Title
KR1019990008630A KR100294711B1 (ko) 1999-03-15 1999-03-15 최적의 파일럿 심볼을 이용한 프레임 동기 방법
KR1019990023140A KR100308151B1 (ko) 1999-06-19 1999-06-19 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법
US09/373,703 US6791960B1 (en) 1999-03-15 1999-08-13 Pilot signals for synchronization and/or channel estimation
US09/376,373 US6721299B1 (en) 1999-03-15 1999-08-18 Pilot signals for synchronization and/or channel estimation
US09/525,447 US6987746B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112286 DE10012286B4 (de) 1999-03-15 2000-03-14 Pilotsignale für die Synchronisation und/oder Kanalschätzung
US09/525,448 US6891815B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09/525,446 US7012906B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
US09/525,444 US6804264B1 (en) 1999-03-15 2000-03-14 Pilot signals for synchronization and/or channel estimation
DE2000112284 DE10012284B4 (de) 1999-03-15 2000-03-14 Pilotsignale für die Synchronisation und/oder Kanalschätzung
ES07015144.4T ES2502015T3 (es) 1999-03-15 2000-03-15 Señales piloto para sincronización y/o estimación de canal
BRPI0001674A BRPI0001674B1 (pt) 1999-03-15 2000-03-15 método para gerar sinal piloto para sistema de comunicações
CNB2004100491090A CN100483972C (zh) 1999-03-15 2000-03-15 用于帧同步的导频序列及帧同步方法和装置
EP20000302093 EP1039654B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
AT00302094T ATE473562T1 (de) 1999-03-15 2000-03-15 Pilotsignale zur synchronisierung und/oder kanalschätzung
ES00302094T ES2347129T3 (es) 1999-03-15 2000-03-15 Simbolos pilotos para sincronizacion y/o estimacion de canales.
EP20070015144 EP1850511B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
EP20090154135 EP2099143B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
CNB001031066A CN1161903C (zh) 1999-03-15 2000-03-15 用于帧同步的通信网络、方法和装置
CN00103104A CN1124708C (zh) 1999-03-15 2000-03-15 消除旁瓣的方法和帧结构
GB0006262A GB2350037B (en) 1999-03-15 2000-03-15 Pilot signals for synchronization and/or channel estimation
EP20090154137 EP2081306B1 (en) 1999-03-15 2000-03-15 Emitter with pilot signal synchronisation
EP20000302094 EP1037407B1 (en) 1999-03-15 2000-03-15 Pilot signals for synchronisation and/or channel estimation
AT00302093T ATE457554T1 (de) 1999-03-15 2000-03-15 Pilotsignale zur synchronisierung und/oder kanalschätzung
JP2000072966A JP3463015B2 (ja) 1999-03-15 2000-03-15 移動通信システムにおいて同期確認が可能なパイロット信号
GB0006264A GB2350760B (en) 1999-03-15 2000-03-15 Pilot signals for frame synchronization
ES09154137T ES2415884T3 (es) 1999-03-15 2000-03-15 Emisor con sincronización de señal piloto
JP2003161320A JP4318963B2 (ja) 1999-03-15 2003-06-05 同期化及び／又はチャネル推定のためのパイロット信号
US10/719,057 US7317749B2 (en) 1999-03-15 2003-11-24 Pilot signals for synchronization and/or channel estimation
US11/100,594 US7496132B2 (en) 1999-03-15 2005-04-07 Pilot signals for synchronization and/or channel estimation
HK05109014A HK1077134A1 (en) 1999-03-15 2005-10-13 Pilot sequences for frame synchronization, method and apparatus for frame synchronization
US12/188,025 US7602841B2 (en) 1999-03-15 2008-08-07 Pilot signals for synchronization and/or channel estimation
US12/398,344 US7616681B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12/398,473 US7643540B2 (en) 1999-03-15 2009-03-05 Pilot signals for synchronization and/or channel estimation
US12/619,966 US7848393B2 (en) 1999-03-15 2009-11-17 Pilot signals for synchronization and/or channel estimation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023140A KR100308151B1 (ko) 1999-06-19 1999-06-19 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법

Publications (2)

Publication Number Publication Date
KR20010003025A KR20010003025A (ko) 2001-01-15
KR100308151B1 true KR100308151B1 (ko) 2001-11-14

Family

ID=19593684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023140A KR100308151B1 (ko) 1999-03-15 1999-06-19 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법

Country Status (1)

Country Link
KR (1) KR100308151B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720542B1 (ko) * 2000-02-17 2007-05-22 엘지전자 주식회사 이동 통신 단말에서 프레임 동기의 성공 여부를 검출하는 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261030A (ja) * 1993-03-02 1994-09-16 Hitachi Denshi Ltd フレーム同期検出回路
JPH08251078A (ja) * 1995-03-15 1996-09-27 Kokusai Electric Co Ltd フレーム同期回路
KR970056162A (ko) * 1995-12-30 1997-07-31 김광호 디지탈 통신시스템에서 프레임 동기회로
US5901180A (en) * 1994-07-15 1999-05-04 Amati Communications Corp. Frame synchronization in multicarrier transmission systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06261030A (ja) * 1993-03-02 1994-09-16 Hitachi Denshi Ltd フレーム同期検出回路
US5901180A (en) * 1994-07-15 1999-05-04 Amati Communications Corp. Frame synchronization in multicarrier transmission systems
JPH08251078A (ja) * 1995-03-15 1996-09-27 Kokusai Electric Co Ltd フレーム同期回路
KR970056162A (ko) * 1995-12-30 1997-07-31 김광호 디지탈 통신시스템에서 프레임 동기회로

Also Published As

Publication number Publication date
KR20010003025A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
JP3472773B2 (ja) スペクトラム拡散通信システムにおける移動局の同期
JP4291357B2 (ja) 移動体通信システムのための低チップレートオプションに適用できる捕捉回路
US7684474B2 (en) Method and apparatus for demodulating signals processed in a transmit diversity mode
EP1039654B1 (en) Pilot signals for synchronisation and/or channel estimation
US6301289B1 (en) To a telecommunication system using code division multiple access (CDMA)
EP0807345B1 (en) Cdma data transmission method, transmitter, and receiver using a super symbol for interference elimination
EP2202902A1 (en) A subscriber unit and method for use in a wireless communication system
EP0981207A1 (en) Pilot symbols
JP2010045834A (ja) 第１の無線局と第２の無線局との間の信号の伝送のための方法及び無線局
EP1127417B1 (en) Method of processing cdma signal components
JP2001522176A (ja) 無線通信システムにて無線インターフェースを介してデータを伝送する方法及び装置
US20060098600A1 (en) Decreasing computational complexity of TD-SCDMA measurement process
KR100308151B1 (ko) 샘플링된 상관 결과를 이용한 프레임 동기 확인 방법
EP1133834B1 (de) Verfahren zum steuern von speicherzugriffen bei "rake"-empfängern mit "early-late tracking" in telekommunikationssystemen
KR100331871B1 (ko) 슬롯별 상관 결과를 이용한 프레임 동기 확인 방법
KR100606673B1 (ko) 파일럿 패턴을 이용한 프레임 동기 방법
KR100317256B1 (ko) 최적의 파일럿 심볼을 이용한 프레임 동기 방법
KR100710344B1 (ko) 이동통신 시스템에서의 무선 프레임 구조 및 파일롯 패턴전송 방법
KR100331874B1 (ko) 공통 파일럿 채널의 파일럿 패턴을 이용한 프레임 동기 방법
CN100391130C (zh) 码分多址系统中降低干扰的方法
CN100391129C (zh) 码分多址系统中降低干扰的方法
CN100586035C (zh) 用于降低码分多址系统中接收干扰的方法
KR100339337B1 (ko) 최적의 파일럿 패턴을 이용한 프레임 동기 장치 및 방법
EP0973283B1 (en) Probing apparatus and method for a spread-spectrum communications system
CN2932833Y (zh) 对信号进行加权扩频的装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee