KR100307397B1 - 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 - Google Patents

씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100307397B1
KR100307397B1 KR1019990022007A KR19990022007A KR100307397B1 KR 100307397 B1 KR100307397 B1 KR 100307397B1 KR 1019990022007 A KR1019990022007 A KR 1019990022007A KR 19990022007 A KR19990022007 A KR 19990022007A KR 100307397 B1 KR100307397 B1 KR 100307397B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
seed layer
caf
ceo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990022007A
Other languages
English (en)
Other versions
KR20010002273A (ko
Inventor
준 신 이
김도영
안병재
임동건
Original Assignee
준 신 이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 준 신 이 filed Critical 준 신 이
Priority to KR1019990022007A priority Critical patent/KR100307397B1/ko
Publication of KR20010002273A publication Critical patent/KR20010002273A/ko
Application granted granted Critical
Publication of KR100307397B1 publication Critical patent/KR100307397B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H10P14/274—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition using seed materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure

Landscapes

  • Thin Film Transistor (AREA)

Abstract

단결정 실리콘과 결정구조가 동일한 씨앗층을 유리기판 위에 형성하고 기존에 사용하던 a-Si:H 박막제조 장비를 그대로 적용하여 만든 대면적, 저온, 고이동도의 미세결정 실리콘 박막을 구비한 박막 트랜지스터의 제조방법에 관한 것이다. 본 발명에 따르면, 박막 트랜지스터의 제조공정에 있어서, 후열처리 공정없이 유리기판 위에 Si 격자상수와 결정구조가 동일한 CaF2와 CeO2씨앗층을 적용하여 미세결정 규소박막을 성장시킨다. 본 발명의 제 1 실시 예에서는, 단일의 유리 기판을 준비하여 세척한후, 세척된 유리기판 상에 CaF2또는 CeO2층을 PVD 또는 스퍼터링 방법을 이용하여 증착시킨다. 이때, CaF2증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용한다. CeO2층은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나, CeO2타겟을 사용하여 성장시킬 수 있다. 씨앗층을 형성한 후에는 PECVD를 이용하여 씨앗층 위에 저온에서 미세결정 실리콘을 직접성장시켜서 μc-Si 활성층을 증착시킨다. 이때, 반응기체로서 사용되는 SiH4는 He으로 80% 희석시킨후 H2를 혼합하여 사용한다.

Description

씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법{Method of producing a thin film transistor of which a microcrystalline silicon film is deposited on a glass substrate by using fluorite or cerium oxide seed layer}
본 발명은 박막 트랜지스터의 제조에 관한 것으로, 더욱 상세하게는 단결정 실리콘과 결정구조가 동일한 씨앗층을 유리기판 위에 형성하고 기존에 사용하던 a-Si:H 박막제조 장비를 그대로 적용하여 만든 대면적, 저온, 고이동도의 미세결정 실리콘 박막을 구비한 박막 트랜지스터의 제조방법에 관한 것이다.
기존의 박막 트랜지스터(Thin Film Transistor; 이하, TFT라 칭함)에 사용되어온 수소화된 비정질 실리콘(a-Si:H)은 300℃ 이하의 공정온도에서 제작된다. a-Si:H TFT-LCD는 차세대 평판표시장치로서, 경량, 박형으로 고화질, 고정세를 실현하는 새로운 영상표시장치이다. 이러한 특징을 살려 지금까지의 CRT(cathode ray tube)로서는 만들 수 없었던 전자수첩, 펜입력 컴퓨터 등의 휴대용 정보 단말기와 워드프로세서, 노트북 PC, 워크스테이션 등의 흑백 및 컬러 LCD, 그리고 휴대용 TV, 벽걸이 TV, 컬러 LCD, 고품위 TV(high definition television) 등의 다양한 상품에 응용되고 있다.
최근 TFT-LCD active layer 제조기술에 있어서 문제점이 되는 것은 이동도, 저온성장, 공정단순화, 신뢰도향상 그리고 대면적화 기술이다. 특히, TFT-LCD의 고정세화, 대면적화 추세에 따라 향후에는 a-Si:H TFT에 있어서 이동도가 높은 μc-Si의 연구개발이 필요하다.
이와 관련하여, 30' UXGA(Ultra extended graphic array)급의 a-Si TFT LCD 평판표시 장치는 고화질 표시장치로써 앞으로 PDP(Plasma display panel)와 LCD가 30' 이상의 대화면 디스플레이 시장에서 경쟁할 수 있는 기틀을 마련하였다. 그런데, a-Si:H TFT의 이동도는 1cm2/V·s 이하로써, 30'이상의 UXGA급에서는 낮은 이동도에 의해 스위칭 응답특성과 개구율특성이 저하 된다. 따라서, a-Si:H TFT의 이동도 향상이 필수적이다.
이동도 향상을 위해서는 50nm 이상의 결정립 크기(grain size)를 가지는 TFT의 전계효과 이동도를 10 cm2/V·s 이상으로 달성하여야 한다.
현재 이동도 향상을 위한 poly-Si TFT를 이용한 응용연구가 가속되고 있으며, 그 예로서 SPC(solid phase crystallization), MIC(Metal induced crystallization), MILC(Metal induced lateral crystallization), Microwave 결정화, ELA(Excimer laser annealing)를 이용한 것들이 있다. 하기 표 1에는 MIC, MILC, Microwave 결정화, ELA 등의 다양한 결정화 방법이 나타나 있다.
표 1. 기존 열처리 방식에 따른 Si의 결정립 크기와 열처리조건
열처리방식 온 도(℃) 구 조 변 수 Grain size(μm)
Furnace anneal 620 a-Si:H/Glass 시간 : 24h 0.02
Excimer - a-Si:H/Glass Power : 300mJ/cm2 0.1
Zone melting recrystallization 1450 a-Si:H/Fused silica Scan rate : 0.1∼2 mm/s 100
그런데, SPC와 Microwave 결정화 방법은 600℃ 이상의 후속 공정이 필요하기때문에 유리기판의 사용에 한계가 있다. MIC와 MILC 기법은 500℃ 정도의 온도에서 결정화시에 유입되는 금속계열에 의한 오염이 문제시된다. ELA기법은 Si 박막의 균일도 향상이 필요하며, 또한 고가의 레이저 장비 사용이 요구되어 생산단가 측면에서 양산의 문제점을 야기한다.
이러한 poly-Si 박막은 기존의 PECVD(Plasma enhanced chemical vapor deposition), LPCVD(Low pressure chemical vapor deposition)를 이용하여 a-Si:H을 증착한 후 금속유도현상, Microwave, Excimer laser와 같은 후결정화 공정을 거치기 때문에 공정단계가 증가하며, 박막의 균일도, 박막내 불순물 오염등의 문제점을 가지고 있다.
특히, 이러한 공정은 30'이상의 대면적 표시장치에는 불리하므로, 대면적 고이동도 실리콘 박막 직접성장이 요구된다. 또한, UXGA와 같은 고해상도 표시장치를 위해 이동도가 10 cm2/V·s 이상이 필요하며, 이동도 향상은 비정질 실리콘을 결정화하여야만 달성할 수 있다.
그러나, 이동도가 향상된 poly-Si을 제작한다는 장점은 있으나, 결정화를 위한 금속층의 확산이나 고 밀도에너지에 의한 Si 박막의 열화등 아직도 양산을 위한 문제가 나타나고 있으며, 동시에 대면적의 디스프레이 패널에 이용하는데 어려움이 있다. 이러한 600℃ 이상의 높은 결정화온도, 고에너지, 그리고 열처리시간은 30' UXGA급 이하의 디스플레이에의 적용을 어렵게 하고 있어서, 아직도 a-Si:H 활성층을 이용하고 있다. 따라서, 30' UXGA급 이상의 디스플레이에 적용이 가능한 보다 높은 이동도를 갖는 소자의 개발 필요성이 대두되고 있다.
본 발명은 상기와 같은 종래의 문제점 및 과제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 기존의 방법보다 낮은 공정온도인 400℃ 이하에서 오염이 없고 균일하게 높은 이동도 특성을 갖는 미세결정 실리콘 박막을 구비한 박막 트랜지스터의 제조방법을 제공하는데 있다.
도 1a는 본 발명의 바람직한 제 1 실시 예에 따라 제조된 탑 게이트형 박막 트랜지스터(Top gate type TFT)의 구조를 나타낸 도면,
도 1b는 본 발명의 바람직한 제 2 실시 예에 따라 제조된 바텀 게이트형 박막 트랜지스터(Bottom gate type TFT)의 구조를 나타낸 도면,
도 2는 씨앗층 적용에 따른 미세결정 실리콘 형성의 결과 그래프,
도 3은 씨앗층의 유/무에 따른 a-Si:H와 μc-Si의 X-선 회절 그래프, 그리고
도 4는 씨앗층의 유/무에 따른 실리콘 박막 표면구조의 검사 결과를 보여주는 전자 주사현미경 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 탑 게이트형 박막 트랜지스터
20 : 바텀 게이트형 박막 트랜지스터
100 : 기판 200 : 씨앗층
300 : μc-Si 활성층 400,450 : n+ μc-Si층
500 : 게이트 절연막 600 : 게이트 금속
700 : 드레인 750 : 소오스
상기와 같은 목적을 달성하기 위해서, 본 발명은,
유리기판을 세척하는 단계(S1);
세척된 유리기판 위에 PVD 또는 스퍼터링 방법을 이용하여 CaF2또는 CeO2로 이루어진 씨앗층을 증착시키는 단계(S2);
PECVD를 이용하여 저온에서 상기 씨앗층 상에 미세결정 실리콘을 직접성장시키는 단계(S3);
상기 미세결정 실리콘 상에 n+ μc-Si층을 형성시키는 단계(S4);
상기 n+ μc-Si층을 형성한 후에 CVD 또는 RF 스퍼터링공정을 이용하여 강유전체인 SiO2또는 SiNx를 상기 n+ μc-Si층 위에 증착시켜서 게이트 절연막을 형성하는 단계(S5);
상기 게이트 절연막을 형성한 후에는, 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극을 형성하는 단계(S6);
상기 게이트 전극을 형성한 후에는, 상기 게이트 전극 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인과 소오스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
이와는 달리, 본 발명은,
유리기판을 세척하는 단계(SS1);
세척된 유리기판 상에 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극을 형성하는 단계(SS2);
상기 게이트 전극 위에 PVD 또는 스퍼터링 방법을 이용하여 CaF2또는 CeO2로 이루어진 씨앗층을 증착시키는 단계(SS3);
PECVD를 이용하여 저온에서 상기 씨앗층 상에 미세결정 실리콘을 직접성장시키는 단계(SS4);
상기 미세결정 실리콘을 패터닝한후 상기 씨앗층 위에 n+ μc-Si층을 형성시키는 단계(SS5);
상기 n+ μc-Si층을 형성한 후에는, 상기 n+ μc-Si층 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인과 소오스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
상기 CaF2의 증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용하고, 상기 CeO2은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나 CeO2타겟을 사용하여 성장시킨다.
상기 단계(S3) 또는 (SS4)에서는, SiH4를 He으로 80% 희석시킨후 H2와 혼합한 것을 반응기체로 사용하고, 반응기 내의 내부압력을 10-7torr이하로 유지시킨 후 100 sccm의 He를 주입하여 50W의 RF 전력으로 플라즈마를 형성시키고, 상기 플라즈마 형성후에는 상기 반응기의 내부압력을 88mtorr로 유지하고 기판온도는 300℃로 유지시킨 상태에서 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 기체를 반응시키면서 1시간동안 0.18Å/s의 증착속도로 상기 미세결정 실리콘을 형성시킨다.
이하, 첨부된 도면들을 참조로하여 본 발명에 따른 박막 트랜지스터의 제조방법에 대하여 상세히 설명하면 다음과 같다.
본 발명에서는, 단결정 실리콘과 표면 구조가 동일하며 격자상수가 일치하는 CaF2와 CeO2를 유리기판 위에 먼저 성장시켜서 미세결정 실리콘 박막제조의 씨앗층(seed layer)으로 이용하며, 기존에 사용하던 a-Si:H 박막제조 장비를 그대로 적용하여, 대면적, 저온, 고이동도의 실리콘 제조를 구현한다.
고이동도 달성에 필수 요건인 결정립은 핵자형성에 크게 좌우되는데, 본 발명에서는 단결정 Si와 동일한 핵자를 제공하는 씨앗층으로서 CaF2, CeO2등의 박막을 사용함으로써, 10 cm2/V·s 이상의 μc-Si를 제조한다.
하기표 2에서 나타낸바와 같이 실리콘과 격자상수가 유사하며 동시에 결정구조가 유사하다는 것에 착안하여 유리기판 위에 후결정화 공정 없이 결정성장을 얻을 수 있다. 또한, 이러한 씨앗층들은 유리 기판 위에서 쉽게 결정성장이 가능하고, 이 씨앗층 위에 다시 μc-Si 박막층을 직접 제조한다. 씨앗층과 μc-Si 박막층의 형성은 모두 저온공정인 400℃ 이하에서 실행된다. 실리콘 박막이 직접 미세결정으로 성장되기 때문에 균일한 특성이 달성되며 기존에 사용되던 시스템과도 호환 가능하다.
표 2. 본 발명에서 사용되는 물질과 물성 변수
Material 결정구조 유전상수 격자상수 (nm) 격자부정합(%)
Si Cubic 11.7 0.543 -
CaF2 Cubic 6.81 0.546 +0.55
CeO2 Cubic 26 0.541 -0.37
본 발명에서 적용하는 제조방법은 현재 TFT-LCD panel의 가장 많이 이용되는 corning 1737 glass 기판을 사용하며, 유리기판으로부터 발생되는 유기물의 확산을 방지하고 접착력을 강하게 하기 위하여 유기물 세척을 행한다. 본 발명의 핵심인 씨앗층으로서 이용되는 CaF2또는 CeO2층을 세척된 유리기판 위에 PVD(evaporation 또는 E-beam) 또는 스퍼터링 방법으로 제조한다.
씨앗층 성장후 저온에서 미세결정 실리콘을 직접성장하기 위하여 PECVD(plasma enhanced chemical vapor deposition) 기법이 사용한다.
도 1a는 본 발명의 바람직한 제 1 실시 예에 따라 제조된 탑 게이트형 박막 트랜지스터(Top gate type TFT)의 구조를 나타낸 도면이다.
도 1a에 도시된 바와 같이, 본 발명의 제 1 실시 예에 따르면, 단일의 유리 기판(100)을 준비하여 세척한후, 세척된 유리기판(100) 상에 씨앗층(200)으로서CaF2또는 CeO2층을 PVD 또는 스퍼터링 방법을 이용하여 증착시킨다. 이때, CaF2증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용한다. CeO2층은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나, CeO2타겟을 사용하여 성장시킬 수 있다.
씨앗층(200)을 형성한 후에는 PECVD를 이용하여 씨앗층(200) 위에 저온에서 미세결정 실리콘을 직접성장시켜서 μc-Si 활성층(300)을 증착시킨다.
이때, 반응기체로서 사용되는 SiH4은 He으로 80% 희석시킨후 H2를 혼합하여 사용한다. 그리고, 반응기의 내부압력을 10-7torr이하로 유지시킨후, 100sccm의 He를 주입하여 50W의 RF(radio frequency) 전력에서 플라즈마를 형성시킨다. 플라즈마 형성 후 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 가스를 반응시킨다. 이때, 반응기의 내부압력은 88mtorr, 기판온도는 300℃로 유지시킨다. 이러한 상태에서 1시간동안 0.18Å/s의 증착속도로 μc-Si 활성층(300)을 형성시킨다.
μc-Si 활성층(300)을 형성한 후에는, 추후에 형성될 드레인(700)과 소오스(750)의 오오믹 접촉(ohmic contact)을 위하여, μc-Si 활성층(300) 위에 n+ μc-Si층(400,450)을 형성시킨다.
n+ μc-Si층(400,450)을 형성한 후에는 CVD 또는 RF 스퍼터링공정을 이용하여 강유전체인 SiO2또는 SiNX를 n+ μc-Si층(400,450) 위에 증착시켜서 게이트 절연막(500)을 형성한다.
SiO2또는 SiNX로 게이트 절연막(500)을 형성한 후에는, 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다. 바람직하게는, 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다.
게이트 전극(600)을 형성한 후에는, 게이트 전극(600) 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인(700)과 소오스(750)를 형성한다. 그 결과, 탑 게이트형 박막 트랜지스터(10)가 완성된다.
도 1b는 본 발명의 바람직한 제 2 실시 예에 따라 제조된 바텀 게이트형 박막 트랜지스터(Bottom gate type TFT)의 구조를 나타낸 도면이다.
도 1b에 도시된 바와 같이, 본 발명의 제 2 실시 예에 따르면, 단일의 유리 기판(100)을 준비하여 세척한후, 세척된 유리기판(100) 상에 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다. 바람직하게는, 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극(600)을 형성한다.
게이트 전극(600)을 형성한 후에는, 씨앗층(200)으로서 CaF2또는 CeO2층을 PVD 또는 스퍼터링 방법을 이용하여 증착시킨다. 이때, CaF2증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용한다. CeO2층은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나, CeO2타겟을 사용하여 성장시킬 수 있다.
이렇게 형성되는 CaF2또는 CeO2층은 씨앗층의 기능 뿐만아니라 채널 형성을 위한 게이트 절연막으로서의 기능을 또한 수행한다. 씨앗층(200)을 형성한 후에는 PECVD를 이용하여 씨앗층(200) 위에 저온에서 미세결정 실리콘을 직접성장시켜서 μc-Si 활성층(300)을 증착시킨다.
이때, 반응기체로서 사용되는 SiH4은 He으로 80% 희석시킨후 H2를 혼합하여 사용한다. 그리고, 반응기의 내부압력을 10-7torr이하로 유지시킨후, 100sccm의 He를 주입하여 50W의 RF 전력에서 플라즈마를 형성시킨다. 플라즈마 형성후 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 가스를 반응시킨다. 이때, 반응기의 내부압력은 88mtorr, 기판온도는 300℃로 유지시킨다. 이러한 상태에서 1시간동안 0.18Å/s의 증착속도로 μc-Si 활성층(300)을 형성시킨다.
다음에는, 추후에 형성될 드레인(700)과 소오스(750)의 오오믹 접촉(ohmic contact)을 위하여, μc-Si 활성층(300)을 패터닝한후 씨앗층(200) 위에 n+ μc-Si층(400,450)을 형성시킨다.
n+ μc-Si층(400,450)을 형성한 후에는, n+ μc-Si층(400,450) 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인(700)과 소오스(750)를 형성한다. 그 결과, 바텀 게이트형 박막 트랜지스터(20)가 완성된다.
결과 및 고찰
낮은 이동도는 a-Si:H의 결정성의 결핍으로부터 나타난다. 박막이 결정화되면서 결정립을 형성하고 이동도 향상을 동반한다. 또한, TFT-LCD의 경우 저온에서 기판으로 사용되는 유리기판의 strain point가 593℃이므로, 600℃이상의 후 열처리시 심한 경우 기판의 질량손실이나 휘어짐이 존재할 수 있다.
본 발명의 핵심은 실리콘과 격자상수가 유사한 결정성 씨앗층으로 CaF2또는 CeO2층을 이용하여 미세결정을 직접성장시키는데 있다. 이러한 발명의 특성을 라만 스펙트로스코피(Raman spectroscopy) 측정으로 확인하였으며, 그 결과가 도 2에 나타나있다.
도 2는 씨앗층 적용에 따른 미세결정 실리콘 형성의 결과 그래프이다.
도 2를 참조하면, 기존의 a-Si:H/SiO2/glass 구조[도 2(a)]의 시료는 480cm-1에서 피크값을 가지고 있으며, 기존의 a-Si:H에서 나타나는 값이다. 본 발명에 따라 제작한 μc-Si/CaF2/glass 시료[도 2(b)]의 경우에는 520cm-1으로 피크값을 가지고 있으며, 이는 도 2(c)에서 나타나는 단결정 Si의 피크와 동일한 위치에서 나타나고 있다. 이 결과로부터 씨앗층을 사용하여 결정화 향상을 달성했다는 사실을 확인할 수 있다.
본 발명에 따라 제조된 미세실리콘 박막의 결정면 방향을 알아보기 위해서 X-선 회절(XRD)을 이용하여 검사하였다.
도 3은 씨앗층의 유/무에 따른 a-Si:H와 μc-Si의 X-선 회절 그래프이다.
도 3을 참조하면, XRD 검사에서 씨앗층의 영향을 조사하기 위해 검사시료의 구조를 a-Si:H/glass[도 3(a)], a-Si:H/SiO/glass[도 3(b)], μc-Si/CaF2/glass[도 3(c)]로 하였다. 이러한 XRD 검사에서도 씨앗층을 사용하지 않고 성장한 실리콘 박막은 결정립 성장을 보이지 않지만, 본 발명이 이용하는 씨앗층을 사용할 경우에는 동일한 성장조건에서도 다결정 형태의 실리콘 박막이 제조되었다. 제조된 미세결정 실리콘 박막은 (111), (220)면으로 배향되었다.
비정질 a-Si:H TFT에서 광전도도의 비(σp/σd)가 100,000으로 높아서 빛 차단 막을 별도로 형성하였으나, 본 발명으로 제조된 μc-Si의 경우에는 광전도도의 비가 100 정도의 낮은 값을 보이고 있어서 TFT 생산에 적용될 경우에는 신뢰성향상과 생산공정 단순화에 영향을 미치는 정도가 크리라고 판단된다.
본 발명으로 제조된 미세결정 표면 구조를 조사하기 위하여 전자 주사현미경 (scanning electron microscopy: SEM)로 확인하였다.
도 4는 씨앗층의 유/무에 따른 실리콘 박막 표면구조의 검사 결과를 보여주는 전자 주사현미경 사진으로서, 각각 a-Si:H/glass [도 4(a)], a-Si:H/SiO/glass [도 4(b)], μc-Si/CaF2/glass [도 4(c)]의 표면 사진이며, 50,000배의 배율로 측정하였다. 본 발명에서 제안하는 시료의 결정립 크기는 70.6nm로 계산된다. 이는 비교 목적으로 제시한 비정질 실리콘(a-Si:H)의 경우인 도 4(a) 및 4(b) 시료의 경우 보다 선명하게 드러나는 결정입자 들이 균일하게 증착되었음을 보이고 있다.
이상에서 설명한 바와같이, 본 발명에 따르면, 박막 트랜지스터의 제조에 있어서 후열처리 공정없이 유리기판 위에 CaF2와 CeO2씨앗층을 적용하여 미세결정 규소박막을 성장시킴으로써, 전체공정을 단순화시킬 수 있다. 또한, 모든 공정이 저온에서 이루어지므로, 기존의 기판재료인 유리기판 뿐만 아니라 보다 경량, 저가의 대면적 플라스틱, 비닐수지 등의 이용이 가능하다. 게다가, 저온에서 부가적인 공정을 이용하지 않고 Si과 격자상수와 결정구조가 동일한 CaF2, CeO2씨앗층을 이용하여 박막 Si의 grain size를 증가시킴으로써, 고이동도를 가지는 μc-Si 박막을 제조할 수 있고, 대면적화가 가능하다.
또한, CVD, PVD등 기존에 존재하는 증착 기구로 성장 가능하여 제작이 용이한 장점이 있으며, 향후 30' UXGA급 TFT-LCD에 응용이 가능할 뿐만아니라, 기타 다른 전자소자인 태양전지 등에 적용할 경우 고효율과 안정도 향상이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할수 있을 것이다.

Claims (6)

  1. 유리기판을 세척하는 단계(S1);
    세척된 유리기판 위에 PVD 또는 스퍼터링 방법을 이용하여 CaF2또는 CeO2로 이루어진 씨앗층을 증착시키는 단계(S2);
    PECVD를 이용하여 저온에서 상기 씨앗층 상에 미세결정 실리콘을 직접성장시키는 단계(S3);
    상기 미세결정 실리콘 상에 n+ μc-Si층을 형성시키는 단계(S4);
    상기 n+ μc-Si층을 형성한 후에 CVD 또는 RF 스퍼터링공정을 이용하여 강유전체인 SiO2또는 SiNX를 상기 n+ μc-Si층 위에 증착시켜서 게이트 절연막을 형성하는 단계(S5);
    상기 게이트 절연막을 형성한 후에는, 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극을 형성하는 단계(S6);
    상기 게이트 전극을 형성한 후에는, 상기 게이트 전극 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인과 소오스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서, 상기 CaF2의 증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용하고, 상기 CeO2은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나 CeO2타겟을 사용하여 성장시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제 1 항에 있어서, 상기 단계(S3)에서는, SiH4를 He으로 80% 희석시킨후 H2와 혼합한 것을 반응기체로 사용하고, 반응기 내의 내부압력을 10-7torr이하로 유지시킨 후 100 sccm의 He를 주입하여 50W의 RF 전력으로 플라즈마를 형성시키고, 상기 플라즈마 형성후에는 상기 반응기의 내부압력을 88mtorr로 유지하고 기판온도는 300℃로 유지시킨 상태에서 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를 주입하여 기체를 반응시키면서 1시간동안 0.18Å/s의 증착속도로 상기 미세결정 실리콘을 형성시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 유리기판을 세척하는 단계(SS1);
    세척된 유리기판 상에 게이트 금속으로서 크롬(Cr) 또는 알루미늄(Al)을 증착한후 패터닝하여 게이트 전극을 형성하는 단계(SS2);
    상기 게이트 전극 위에 PVD 또는 스퍼터링 방법을 이용하여 CaF2또는 CeO2로 이루어진 씨앗층을 증착시키는 단계(SS3);
    PECVD를 이용하여 저온에서 상기 씨앗층 상에 미세결정 실리콘을 직접성장시키는 단계(SS4);
    상기 미세결정 실리콘을 패터닝한후 상기 씨앗층 위에 n+ μc-Si층을 형성시키는 단계(SS5);
    상기 n+ μc-Si층을 형성한 후에는, 상기 n+ μc-Si층 상에 알루미늄(Al) 또는 알루미늄 합금을 증착한 다음, 포토레지스트(PR)를 마스크로하여 건식식각법으로 식각함으로써 드레인과 소오스를 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제 4 항에 있어서, 상기 CaF2의 증착원료로는 직경 3∼5mm, 순도 99.95% 이상의 펠렛형 CaF2를 이용하고, 상기 CeO2은 Ce 순수금속 타겟을 이용하여 반응성으로 성장시키거나 CeO2타겟을 사용하여 성장시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 4 항에 있어서, 상기 단계(SS4)에서는, SiH4를 He으로 80% 희석시킨후 H2와 혼합한 것을 반응기체로 사용하고, 반응기 내의 내부압력을 10-7torr이하로 유지시킨 후 100 sccm의 He를 주입하여 50W의 RF 전력으로 플라즈마를 형성시키고, 상기 플라즈마 형성후에는 상기 반응기의 내부압력을 88mtorr로 유지하고 기판온도는 300℃로 유지시킨 상태에서 He에 희석된 SiH4가스를 2sccm 주입하고 H2를 32sccm를주입하여 기체를 반응시키면서 1시간동안 0.18Å/s의 증착속도로 상기 미세결정 실리콘을 형성시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019990022007A 1999-06-14 1999-06-14 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법 Expired - Fee Related KR100307397B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990022007A KR100307397B1 (ko) 1999-06-14 1999-06-14 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990022007A KR100307397B1 (ko) 1999-06-14 1999-06-14 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20010002273A KR20010002273A (ko) 2001-01-15
KR100307397B1 true KR100307397B1 (ko) 2001-11-01

Family

ID=19592020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990022007A Expired - Fee Related KR100307397B1 (ko) 1999-06-14 1999-06-14 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100307397B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110903A (ko) 2020-03-02 2021-09-10 유명숙 ICT 및 IoT 기술이 융합된 자동 제어 가능한 블라인드

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387982B1 (ko) * 2000-10-05 2003-06-18 한국과학기술원 미세결정 실리콘 박막 형성방법 및 이를 이용한 박막형실리콘 태양전지 제조방법
KR100452448B1 (ko) * 2001-09-28 2004-10-08 준 신 이 기판 상에 산화세륨 층을 갖는 태양전지 및 그 제조방법
KR20030047571A (ko) * 2001-12-11 2003-06-18 삼성에스디아이 주식회사 실리콘박막 형성방법
US7265740B2 (en) * 2002-08-30 2007-09-04 Toshiba Matsushita Display Technology Co., Ltd. Suppression of leakage current in image acquisition

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210110903A (ko) 2020-03-02 2021-09-10 유명숙 ICT 및 IoT 기술이 융합된 자동 제어 가능한 블라인드

Also Published As

Publication number Publication date
KR20010002273A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US7915114B2 (en) Low temperature process for TFT fabrication
US20030013278A1 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
JP4018625B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
WO1995034916A1 (en) Manufacture of thin film semiconductor device, thin film semiconductor device, liquid crystal display device, and electronic device
Kim et al. Polycrystalline Si films formed by Al-induced crystallization (AIC) with and without Al oxides at Al/a-Si interface
US7863113B2 (en) Transistor for active matrix display and a method for producing said transistor
US6326226B1 (en) Method of crystallizing an amorphous film
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
US6812072B2 (en) Method for crystallizing amorphous film and method for fabricating LCD by using the same
US5707744A (en) Solid phase epitaxial crystallization of amorphous silicon films on insulating substrates
US20120064702A1 (en) Method of fabricating polycrystalline silicon thin film
US5877526A (en) Semiconductor device having polysilicon thin-film
US5949091A (en) Semiconductor device having polysilicon thin-film
KR20010002273A (ko) 씨앗층으로 플루오르화칼슘 또는 산화세륨을 적용하여 미세결정 규소박막을 성장시킨 박막 트랜지스터의 제조방법
CN100413016C (zh) 多晶硅薄膜的制造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JP2002294451A (ja) 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置
Kouvatsos et al. Polycrystalline silicon thin film transistors fabricated in various solid phase crystallized films deposited on glass substrates
KR20020027775A (ko) 인이 도핑된 비정질 막의 금속 유도 결정화 방법
KR20030008752A (ko) 액정디스플레이용 다결정 실리콘 형성 방법
US6787434B1 (en) Method of fabricating polysilicon film by nickel/copper induced lateral crystallization
KR100222913B1 (ko) 다결성 규소박막의 제조방법
KR100270620B1 (ko) 다결정 실리콘 박막의 제조방법
CN111192908A (zh) 一种显示面板及其制备方法
KR100366959B1 (ko) 실리콘 결정화방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20060822

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20070822

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20070822

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000