KR100298316B1 - Clock generator for application specific ic of constructing transmission system - Google Patents
Clock generator for application specific ic of constructing transmission system Download PDFInfo
- Publication number
- KR100298316B1 KR100298316B1 KR1019980035668A KR19980035668A KR100298316B1 KR 100298316 B1 KR100298316 B1 KR 100298316B1 KR 1019980035668 A KR1019980035668 A KR 1019980035668A KR 19980035668 A KR19980035668 A KR 19980035668A KR 100298316 B1 KR100298316 B1 KR 100298316B1
- Authority
- KR
- South Korea
- Prior art keywords
- slave
- specific integrated
- integrated circuit
- application specific
- clock
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/06—Management of faults, events, alarms or notifications
Abstract
가. 청구범위에 기재된 발명이 속한 기술분야end. The technical field to which the invention described in the claims belongs
본 발명은 전송시스템을 구성하는 응용 주문형 집적회로의 클럭생성장치에 관한 것이다.The present invention relates to an apparatus for generating clocks of an application specific integrated circuit constituting a transmission system.
나. 발명이 해결하고자 하는 기술적 과제I. The technical problem to be solved by the invention
응용 주문형 집적회로 유니트들간에 통신을 위하여 사용되던 클럭을 별도의 마스터 응용 주문형 집적회로 유니트가 생성하여 나머지 슬레이브 응용 주문형 집적회로 유니트들에 제공하도록 하여, 슬레이브 응용 주문형 집적회로 유니트들은 별도의 클럭 생성장치를 구비하지 않아도 되도록 하여 슬레이브 응용 주문형 집적회로 유니트들의 내부 구성을 간소화하여 슬레이브 응용 주문형 집적회로 유니트의 개발시간을 단축하고, 슬레이브 응용 주문형 집적회로 유니트들을 연결하는 패턴을 간소화시키며, 슬레이브 응용 주문형 집적회로 유니트들을 별도로 동기시키지 않아도 되도록 한다.Slave application application specific integrated circuit units have a separate clock generator by allowing a separate master application application specific integrated circuit unit to generate a clock used for communication between the application specific integrated circuit units and provide it to the remaining slave application application specific integrated circuit units. Simplify the internal configuration of Slave application-specific integrated circuit units by eliminating the need to reduce the development time of slave application-specific integrated circuit units, simplify the pattern of connecting slave application-specific integrated circuit units, and slave application-specific integrated circuit units. Do not have to synchronize the units separately.
다. 발명의 해결방법의 요지All. Summary of Solution of the Invention
전송 시스템을 구성하는 응용 주문형 집적회로(ASIC)의 클럭생성장치는: 상기 전송 시스템의 장애 및 내부의 장애에 대한 상태정보를 클럭에 동기시켜 송신하고, 상기 클럭에 동기하여 제어정보를 수신하는 다수의 슬레이브 응용 주문형 집적회로와, 상기 클럭을 생성하며, 상기 다수의 슬레이브 응용 주문형 집적회로로부터의 상태정보를 상기 클럭에 동기하여 수신하여, 그 상태정보에 따른 제어정보를 상기 클럭에 동기하여 해당 슬레이브 응용 주문형 집적회로에 제공하는 마스터 응용 주문형 집적회로를 포함함다. 상기 각 슬레이브 응용 주문형 집적회로는; 상기 전송 시스템의 장애 및 내부의 장애에 대한 상태정보를 클럭에 동기시켜 상기 마스터 응용 주문형 집적회로로 송신하고, 상기 클럭에 동기하여 상기 마스터 응용 주문형 집적회로로부터 제어정보를 수신하는 슬레이브 모니터 및 콘트롤부와, 상기 마스터 응용 주문형 집적회로와 상기 슬레이브 모니터 및 콘트롤부간에 연결되어 상기 슬레이브 모니터 및 콘트롤부로부터의 상태정보를 다중화하여 상기 마스터 응용 주문형 집적회로에 제공하는 슬레이브 다중화부와, 상기 마스터 응용 주문형 집적회로와 상기 슬레이브 모니터 및 콘트롤부간에 연결되어 상기 마스터 응용 주문형 집적회로로부터의 제어정보를 역다중화하여 상기 슬레이브 모니터 및 콘트롤부에 제공하는 슬레이브 역다중화부를 포함한다. 상기 마스터 응용 주문형 집적회로는; 상기 클럭을 생성하는 클럭 생성부와, 상기 다수의 슬레이브 응용 주문형 집적회로로부터의 상태정보를 클럭에 동기시켜 수신하여, 그 상태정보에 따른 제어신호를 상기 클럭에 동기시켜 해당 슬레이브 응용 주문형 집적회로로 송신하는 마스터 모니터 및 콘트롤부와, 상기 다수의 슬레이브 응용 주문형 집적회로의 슬레이브 다중화부와 상기 마스터 모니터 및 콘트롤부간에 각각 연결되어 상기 다수의 슬레이브 다중화부로부터의 상태정보를 각각 역다중화하여 상기 마스터 모니터 및 콘트롤부에 제공하는 마스터 역다중화부와, 상기 다수의 슬레이브 응용 주문형 집적회로의 슬레이브 역다중화부와 상기 마스터 모니터 및 콘트롤부간에 각각 연결되어 상기 제어정보를 각각 다중화하여 상기 다수의 슬레이브 응용 주문형 집적회로의 슬레이브역다중화부에 제공하는 마스터 다중화부를 포함한다.The clock generation growth value of an application specific integrated circuit (ASIC) constituting a transmission system includes: a plurality of clocks that transmit status information about a failure and an internal failure of the transmission system in synchronization with a clock and receive control information in synchronization with the clock. Generates a slave application specific integrated circuit and the clock, and receives status information from the plurality of slave application specific integrated circuits in synchronization with the clock, and controls information according to the status information in synchronization with the clock. It includes a master application-specific integrated circuit that provides application specific integrated circuits. Each slave application application specific integrated circuit; Slave monitor and control unit for transmitting the status information about the failure of the transmission system and the internal failure to the master application specific integrated circuit in synchronization with a clock, and receives control information from the master application specific integrated circuit in synchronization with the clock. And a slave multiplexer connected between the master application specific integrated circuit and the slave monitor and the control unit to multiplex state information from the slave monitor and the controller and provide the master application specific integrated circuit to the master application specific integrated circuit. And a slave demultiplexer connected between a circuit and the slave monitor and the control unit to demultiplex control information from the master application application specific integrated circuit and provide the slave monitor and the control unit. The master application specific integrated circuit; A clock generation unit for generating the clock and state information from the plurality of slave application application specific integrated circuits in synchronization with a clock, and controlling a control signal according to the state information to the clock to the slave application application specific integrated circuit; A master monitor and a control unit to transmit, and are connected between the slave multiplexer and the master monitor and the control unit of the plurality of slave application application specific integrated circuits, respectively, to demultiplex state information from the plurality of slave multiplexers, respectively. And a master demultiplexer provided to a control unit, and a slave demultiplexer of the plurality of slave application custom integrated circuits, the master monitor and a control unit, respectively, to multiplex the control information and to integrate the plurality of slave application custom integrated devices. Slave Reverse Multiple in Circuit It includes a master multiplexing unit provided to the fire department.
라. 발명의 중요한 용도la. Important uses of the invention
전송시스템에 사용된다.Used in transmission systems.
Description
본 발명은 응용 주문형 집적회로(Application Specific IC;이하 ASIC이라 칭함)에 관한 것으로, 특히 ASIC의 클럭생성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to application specific integrated circuits (hereinafter referred to as ASICs), and more particularly, to a clock generation method of an ASIC.
최근 전송 시스템이 SDH(Synchronous Digital Hierarchy)화됨에 따라 시스템 클럭이 중요시 되고 있다. 또한 상기 전송 시스템을 구성하는 각 유니트들로서 ASIC을 사용하여 회로의 집적도를 높여 왔다. 이하 ASIC이 사용된 유니트를 ASIC유니트라 한다. 상기 ASIC 유니트들은 각각 클럭을 생성하여, 그 클럭에 따라 서로간의 통신을 수행하였다.Recently, as the transmission system becomes synchronous digital hierarchy (SDH), the system clock is becoming important. In addition, the integration of circuits has been increased by using ASICs as units of the transmission system. The unit using the ASIC is called an ASIC unit. Each of the ASIC units generates a clock and performs communication with each other according to the clock.
이를 ASIC 유니트들이 서로간에 장애 상태 등을 교환하여 그 상태에 따른 제어를 수행하도록 구성된 전송 시스템의 개략적인 구성도를 도시한 도 1을 참조하면, 제1∼제4ASIC 유니트(1001∼1004)는 각각 제1∼제4데이타 클럭 및 제1∼제4바이트 클럭을 생성한다. 상기 제1ASIC유니트(1001)는 제1데이타 클럭과 제1바이트 클럭에 따라 제2ASIC 유니트(1002)로부터 제1상태정보를 수신하고, 그 상태정보에 따른 제1제어정보를 제2ASIC 유니트(1002)에 제공한다. 그리고, 상기 제2ASIC유니트(1002)는 제2데이타 클럭과 제2바이트 클럭에 따라 제3ASIC 유니트(1003)로부터 제2상태정보를 수신하고, 그 상태정보에 따른 제2제어정보를 제3ASIC 유니트(1003)에 제공한다. 그리고, 상기 제3ASIC유니트(1003)는 제3데이타 클럭과 제3바이트 클럭에 따라 제4ASIC 유니트(1004)로부터 제3상태정보를 수신하고, 그 상태정보에 따른 제3제어정보를 제4ASIC 유니트(1004)에 제공한다. 그리고, 상기 제4ASIC유니트(1004)는 제4데이타 클럭과 제4바이트 클럭에 따라 제1ASIC 유니트(1001)로부터 제4상태정보를 수신하고, 그 상태정보에 따른 제4제어정보를 제1ASIC 유니트(1001)에 제공한다.Referring to FIG. 1, which shows a schematic configuration diagram of a transmission system in which ASIC units exchange a failure state and the like and perform control according to the state, the first to fourth ASIC units 100 1 to 100 4 are described. Generates first through fourth data clocks and first through fourth byte clocks, respectively. The first ASIC unit 100 1 receives first status information from the second ASIC unit 100 2 according to the first data clock and the first byte clock, and receives the first control information according to the status information from the second ASIC unit 100. 100 2 ). The second ASIC unit 100 2 receives the second state information from the third ASIC unit 100 3 according to the second data clock and the second byte clock, and receives the second control information according to the state information. To the unit (100 3 ). The third ASIC unit 100 3 receives the third status information from the fourth ASIC unit 100 4 according to the third data clock and the third byte clock, and receives the third control information according to the status information from the fourth ASIC. To the unit 100 4 . The fourth ASIC unit 100 4 receives the fourth state information from the first ASIC unit 100 1 according to the fourth data clock and the fourth byte clock, and receives the fourth control information according to the state information. To the unit 100 1 .
상기와 같이 ASIC 유니트들은 각각 자신이 생성한 클럭에 따라 다른 ASIC 유니트들과 통신하였다. 이에따라 ASIC 유니트들간을 연결하는 패턴 수가 많아지므로 원가를 상승시키는 요인이 되었다. 또한 각 ASIC 유니트가 클럭 생성을 위한 장치를 구비하여야 하므로 ASIC 유니트의 내부 구성이 복잡해져 ASIC 유니트의 개발시간이 늘어났다. 또한 ASIC 유니트들간의 클럭을 별도로 동기시켜 주어야 했다.As described above, the ASIC units communicated with other ASIC units according to their generated clocks. As a result, the number of patterns connecting the ASIC units increases, which increases the cost. In addition, since each ASIC unit must have a device for clock generation, the internal configuration of the ASIC unit is complicated, which increases the development time of the ASIC unit. In addition, the clocks between the ASIC units had to be synchronized separately.
상술한 바와 같이 종래 전송 시스템에 구비되었던 ASIC 유니트들은 각각 자신이 생성한 클럭에 따라 다른 ASIC 유니트들과 통신하도록 되어 있었다. 이에따라 ASIC 유니트 간을 연결하는 패턴 수가 증가되어 원가상승의 요인이 되었다. 또한 각 ASIC 유니트가 클럭 생성을 위한 장치를 구비하여야 하므로 ASIC 유니트의 내부 구성이 복잡해져 ASIC 유니트의 개발시간이 지체되고, 또한 ASIC 유니트들간의 클럭을 별도로 동기시켜 주어야 하는 번거로운 점이 있었다.As described above, the ASIC units provided in the conventional transmission system are configured to communicate with other ASIC units according to the clocks generated by each. As a result, the number of patterns connecting ASIC units has increased, which contributed to the cost increase. In addition, since each ASIC unit must be equipped with a device for generating a clock, the internal configuration of the ASIC unit is complicated, and the development time of the ASIC unit is delayed, and it is cumbersome to separately synchronize the clocks between the ASIC units.
따라서 본 발명의 목적은 ASIC 유니트들간에 통신을 위하여 사용되던 클럭을 별도의 마스터(Master) ASIC 유니트가 생성하여 나머지 슬레이브(Slave) ASIC 유니트들에 제공하도록 하여, 슬레이브 ASIC 유니트들은 별도의 클럭 생성장치를 구비하지 않아도 되도록 하여 슬레이브 ASIC 유니트들의 내부 구성을 간소화하여 슬레이브 ASIC 유니트의 개발시간을 단축하고, 슬레이브 ASIC 유니트들을 연결하는 패턴을 간소화시키며, 슬레이브 ASIC 유니트들을 별도로 동기시키지 않아도 되는 ASIC의 클럭제공방법과 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a clock used for communication between ASIC units by a separate master ASIC unit to provide the remaining slave ASIC units, so that slave ASIC units have separate clock generators. Simplify the internal configuration of the slave ASIC units by eliminating the need for a short circuit to reduce the development time of the slave ASIC units, simplify the pattern of connecting the slave ASIC units, and provide the clock of the ASIC that does not have to synchronize the slave ASIC units separately. And in providing a device.
도 1은 종래의 전송시스템을 구성하는 응용 주문형 집적회로들을 도시한 도면,1 is a view showing application specific integrated circuits constituting a conventional transmission system,
도 2는 본 발명의 바람직한 실시예에 따른 전송시스템을 구성하는 응용 주문형 집적회로들을 도시한 도면,2 is a view showing application specific integrated circuits constituting a transmission system according to a preferred embodiment of the present invention;
도 3은 도 2의 상세 구성도.3 is a detailed configuration diagram of FIG. 2.
상술한 목적을 달성하기 위한 본 발명에 따라 전송 시스템을 구성하는 응용 주문형 집적회로(ASIC)의 클럭생성장치는: 상기 전송 시스템의 장애 및 내부의 장애에 대한 상태정보를 클럭에 동기시켜 송신하고, 상기 클럭에 동기하여 제어정보를 수신하는 다수의 슬레이브 응용 주문형 집적회로와, 상기 클럭을 생성하며, 상기 다수의 슬레이브 응용 주문형 집적회로로부터의 상태정보를 상기 클럭에 동기하여 수신하여, 그 상태정보에 따른 제어정보를 상기 클럭에 동기하여 해당 슬레이브 응용 주문형 집적회로에 제공하는 마스터 응용 주문형 집적회로를 포함함다. 상기 각 슬레이브 응용 주문형 집적회로는; 상기 전송 시스템의 장애 및 내부의 장애에 대한 상태정보를 클럭에 동기시켜 상기 마스터 응용 주문형 집적회로로 송신하고, 상기 클럭에 동기하여 상기 마스터 응용 주문형 집적회로로부터 제어정보를 수신하는 슬레이브 모니터 및 콘트롤부와, 상기 마스터 응용 주문형 집적회로와 상기 슬레이브 모니터 및 콘트롤부간에 연결되어 상기 슬레이브 모니터 및 콘트롤부로부터의 상태정보를 다중화하여 상기 마스터 응용 주문형 집적회로에 제공하는 슬레이브 다중화부와, 상기 마스터 응용 주문형 집적회로와 상기 슬레이브 모니터 및 콘트롤부간에 연결되어 상기 마스터 응용 주문형 집적회로로부터의 제어정보를 역다중화하여 상기 슬레이브 모니터 및 콘트롤부에 제공하는 슬레이브 역다중화부를 포함한다. 상기 마스터 응용 주문형 집적회로는; 상기 클럭을 생성하는 클럭 생성부와, 상기 다수의 슬레이브 응용 주문형 집적회로로부터의 상태정보를 클럭에 동기시켜수신하여, 그 상태정보에 따른 제어신호를 상기 클럭에 동기시켜 해당 슬레이브 응용 주문형 집적회로로 송신하는 마스터 모니터 및 콘트롤부와, 상기 다수의 슬레이브 응용 주문형 집적회로의 슬레이브 다중화부와 상기 마스터 모니터 및 콘트롤부간에 각각 연결되어 상기 다수의 슬레이브 다중화부로부터의 상태정보를 각각 역다중화하여 상기 마스터 모니터 및 콘트롤부에 제공하는 마스터 역다중화부와, 상기 다수의 슬레이브 응용 주문형 집적회로의 슬레이브 역다중화부와 상기 마스터 모니터 및 콘트롤부간에 각각 연결되어 상기 제어정보를 각각 다중화하여 상기 다수의 슬레이브 응용 주문형 집적회로의 슬레이브 역다중화부에 제공하는 마스터 다중화부를 포함한다.The clock generation growth value of the application specific integrated circuit (ASIC) constituting the transmission system according to the present invention for achieving the above object: transmits the state information on the failure and internal failure of the transmission system in synchronization with the clock, A plurality of slave application specific integrated circuits receiving control information in synchronization with the clock, and generating the clock, and receiving status information from the plurality of slave application specific integrated circuits in synchronization with the clock, And a master application specific integrated circuit providing control information according to the clock to a corresponding slave application specific integrated circuit in synchronization with the clock. Each slave application application specific integrated circuit; Slave monitor and control unit for transmitting the status information about the failure of the transmission system and the internal failure to the master application specific integrated circuit in synchronization with a clock, and receives control information from the master application specific integrated circuit in synchronization with the clock. And a slave multiplexer connected between the master application specific integrated circuit and the slave monitor and the control unit to multiplex state information from the slave monitor and the controller and provide the master application specific integrated circuit to the master application specific integrated circuit. And a slave demultiplexer connected between a circuit and the slave monitor and the control unit to demultiplex control information from the master application application specific integrated circuit and provide the slave monitor and the control unit. The master application specific integrated circuit; A clock generation unit for generating the clock and state information from the plurality of slave application application specific integrated circuits in synchronization with a clock and synchronizing a control signal according to the state information to the clock to the slave application application specific integrated circuit; A master monitor and a control unit to transmit, and are connected between the slave multiplexer and the master monitor and the control unit of the plurality of slave application application specific integrated circuits, respectively, to demultiplex state information from the plurality of slave multiplexers, respectively. And a master demultiplexer provided to a control unit, and a slave demultiplexer of the plurality of slave application custom integrated circuits, the master monitor and a control unit, respectively, to multiplex the control information and to integrate the plurality of slave application custom integrated devices. Slave Demultiplexing of Circuits It includes a master multiplexing unit provided to the fire department.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있으나, 이들 특정 상세들은 본 발명의 설명을 위해 예시한 것으로 본 발명이 그들에 한정됨을 의미하는 것은 아니다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. While many specific details are set forth in the following description and in the accompanying drawings, to provide a more general understanding of the invention, these specific details are illustrated for the purpose of illustrating the invention and are not meant to limit the invention thereto. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
본 발명은 다수의 ASIC 유니트들중 하나를 마스터로, 나머지를 슬레이브로 하여 마스터 ASIC 유니트에서 클럭을 생성하여 슬레이브 ASIC 유니트들에게 제공하도록 한다. 상기 마스터 ASIC 유니트와 슬레이브 ASIC 유니트들은 서로간에 상기 마스터 ASIC 유니트가 제공하는 클럭에 따라 통신한다.The present invention generates a clock in a master ASIC unit with one of a plurality of ASIC units as a master and the other as a slave to provide the slave ASIC units. The master ASIC unit and the slave ASIC units communicate with each other according to a clock provided by the master ASIC unit.
이러한 본 발명의 바람직한 실시예에 따른 전송 시스템의 ASIC 유니트의 개략적인 구성도를 도시한 도 2를 참조하면, 마스터 ASIC 유니트(M)는 데이타 클럭과 바이트 클럭을 생성하여 제1∼제N슬레이브 ASIC 유니트(S1∼SN)에 제공한다. 상기 마스터 ASIC 유니트(M)와 제1∼제N슬레이브 ASIC 유니트(S1∼SN)는 상기 데이타 클럭과 바이트 클럭에 동기하여 서로간의 데이타 송수신을 수행한다.Referring to FIG. 2 which shows a schematic configuration diagram of an ASIC unit of a transmission system according to a preferred embodiment of the present invention, the master ASIC unit M generates a data clock and a byte clock to generate first to Nth slave ASICs. Provided to units S 1 to S N. The master ASIC unit M and the first to Nth slave ASIC units S 1 to S N perform data transmission and reception with each other in synchronization with the data clock and the byte clock.
이를 제1∼제N슬레이브 ASIC 유니트(S1∼SN)가 장애 등의 상태정보를 마스터 ASIC 유니트(M)에 제공하면, 마스터 ASIC 유니트(M)가 그 상태정보에 따라 해당 슬레이브 ASIC 유니트를 제어하는 것을 예로 들어 설명한다. 상기 마스터 ASIC 유니트(M)는 클럭생성부(200)와 모니터 및 콘트롤 장치(202)를 구비한다. 상기 모니터 및 콘트롤 장치(202)는 상기 마스터 ASIC 유니트(M)와 연결되는 제1∼제N슬레이브 ASIC 유니트(S1∼SN)에 대응되는 제1∼제N다중화부(2061∼206N), 제1∼제N역다중화부(2081∼208N)와 모니터 및 콘트롤부(204)를 구비한다. 상기 모니터 및 콘트롤부(204)는 제1∼제N역다중화부(2081∼208N)를 통해 입력되는 제1∼제N슬레이브 ASIC 유니트(S1∼SN)로부터의 상태정보를 수신하여 그 상태에 따른 제어정보를 제1∼제N다중화부(2061∼206N)를 통해 해당 슬레이브 ASIC 유니트에 제공한다. 상기 제1∼제N역다중화부(2081∼208N)는 각각 제1∼제N슬레이브 ASIC 유니트(S1∼SN)로부터 다중화되어 있는 상태정보를 역다중화하여 모니터 및 콘트롤부(204)에 제공한다. 그리고 상기 제1∼제N역다중화부(2081∼208N)는 모니터 및 콘트롤부(204)로부터의 제어정보를 다중화하여 각각 제1∼제N슬레이브 ASIC 유니트(S1∼SN)에 제공한다. 상기 모니터 및 콘트롤장치(202)는 상기 클럭생성부(202)에서 생성한 데이타 클럭과 바이트 클럭에 동기시켜 제1∼제N슬레이브 ASIC 유니트(S1∼SN)로부터 상태정보를 수신하거나, 제1∼제N슬레이브 ASIC 유니트(S1∼SN)로 제어정보를 제공한다.When the first to Nth slave ASIC units S 1 to S N provide status information such as a fault to the master ASIC unit M, the master ASIC unit M supplies the corresponding slave ASIC unit according to the status information. It demonstrates taking control as an example. The master ASIC unit M includes a clock generator 200 and a monitor and control device 202. The monitoring and control device 202 is the master ASIC unit (M) first to N slave unit ASIC connected to (S 1 ~S N) first to N multiplexer (206 1 ~206 N corresponding to ), First to Nth demultiplexers 208 1 to 208 N , and a monitor and a control unit 204. The monitor and control unit 204 receives the status information from the first to N demultiplexer (208 ~208 N 1) the first through the N-th slave ASIC unit (S 1 ~S N) input via Control information corresponding to the state is provided to the corresponding slave ASIC unit through the first to Nth multiplexers 206 1 to 206 N. The first to N demultiplexer (208 ~208 1 N) is the first through the N-th slave ASIC unit (S 1 ~S N) is demultiplexed by the multiplexing status information that the monitor and control unit 204 from each To provide. The first to Nth demultiplexers 208 1 to 208 N multiplex control information from the monitor and the control unit 204 and provide them to the first to Nth slave ASIC units S 1 to S N, respectively. do. The monitor and control unit 202 in synchronism with the data clock and the byte clock generated in the clock generator 202 of the first through the N-th slave ASIC unit (S 1 ~S N) receives status information from, or the Control information is provided to the first to Nth slave ASIC units S 1 to S N.
그리고, 제1∼제N슬레이브 ASIC 유니트(S1∼SN)는 구성과 동작이 동일하므로, 이하 제1슬레이브 ASIC 유니트(S1)에 대해서만 상세히 설명한다. 상기 제1슬레이브 ASIC 유니트(S1)는 마스터 ASIC 유니트(M)와 달리 클럭생성부(200)를 구비하지 않으면서, 선로의 장애 상태 및 슬레이브 ASIC 유니트 내부의 장애, 구성(Configuration) 상태 등에 대한 상태정보를 마스터 ASIC 유니트(M)에 제공하고, 그 상태정보에 따른 제어정보를 처리하기 위한 모니터 및 콘트롤 장치(3001)를 구비한다. 상기 모니터 및 콘트롤 장치(3001)는 장애를 모니터링하고 그 장애에 대한 상태정보를 마스터 ASIC 유니트(M)에 제공하고, 마스터 ASIC 유니트(M)로부터 제어정보를 제공받아 처리하는 상기 모니터 및 콘트롤부(3021)와, 상기 모니터 및 콘트롤부(3021)로부터의 상태정보를 다중화하여 마스터 ASIC 유니트(M)로 제공하기 위한 다중화부(3061)와, 상기 마스터 ASIC 유니트(M)로부터의 제어정보를 역다중화하여 상기 모니터 및 콘트롤부(3021)에 제공하기 위한 역다중화부(3041)를 구비한다. 상기 모니터 및 콘트롤장치(3001)는 마스터 ASIC 유니트(M)의 클럭생성부(202)에서 생성한 데이타 클럭과 바이트 클럭에 동기시켜 상태정보를 마스터 ASIC 유니트(M)에 제공하거나, 마스터 ASIC 유니트(M)로부터의 제어정보를 수신한다.Since the first to Nth slave ASIC units S 1 to S N have the same configuration and operation, only the first slave ASIC unit S 1 will be described in detail below. Unlike the master ASIC unit M, the first slave ASIC unit S 1 does not include the clock generation unit 200. The first slave ASIC unit S 1 does not include a fault state of a line, a fault state in a slave ASIC unit, and a configuration state. A monitor and a control device 300 1 for providing status information to the master ASIC unit M and processing control information according to the status information are provided. The monitor and control unit 300 1 monitors a fault, provides status information on the fault to the master ASIC unit M, and receives and processes the control information from the master ASIC unit M. 302 1 , a multiplexer 306 1 for multiplexing the state information from the monitor and controller 302 1 and providing it to the master ASIC unit M, and control from the master ASIC unit M. And a demultiplexer 304 1 for demultiplexing information and providing it to the monitor and controller 30 1 . The monitor and control device 300 1 provides status information to the master ASIC unit M in synchronization with the data clock and byte clock generated by the clock generator 202 of the master ASIC unit M, or the master ASIC unit. Control information from (M) is received.
상술한 바와 같이 본 발명은 ASIC 유니트들이 각각 클럭을 생성하지 않고, 단지 마스터 ASIC 유니트만이 클럭을 생성하고 그 클럭을 나머지 슬레이브 ASIC 유니트들에 제공하여, 상기 마스터 ASIC 유니트와 슬레이브 ASIC 유니트들이 상기 클럭을 이용하여 통신하도록 한다.As described above, in the present invention, the ASIC units do not generate a clock, but only the master ASIC unit generates a clock and provides the clock to the remaining slave ASIC units, so that the master ASIC unit and the slave ASIC units are the clock. Use to communicate.
상술한 바와 같이 본 발명은 ASIC 유니트들이 각각 클럭을 생성하지 않고, 마스터 ASIC 유니트만이 클럭을 생성하여 그 클럭을 나머지 슬레이브 ASIC 유니트들에 제공하여, 상기 마스터 ASIC 유니트와 슬레이브 ASIC 유니트들이 상기 클럭을 이용하여 통신하도록 한다. 이에따라 각 ASIC 유니트들을 동기시키지 않아도 되며, 마스터 ASIC 유니트를 제외한 나머지 슬레이브 ASIC 유니트들은 클럭생성을 위한 장치를 구비하지 않아도 되므로, 그 내부 구성이 간소화된다.As described above, in the present invention, the ASIC units do not generate a clock, and only the master ASIC unit generates a clock and provides the clock to the remaining slave ASIC units, so that the master ASIC unit and the slave ASIC units provide the clock. To communicate. Accordingly, each ASIC unit does not need to be synchronized, and since the slave ASIC units except the master ASIC unit do not need to have a device for clock generation, the internal configuration is simplified.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035668A KR100298316B1 (en) | 1998-08-31 | 1998-08-31 | Clock generator for application specific ic of constructing transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035668A KR100298316B1 (en) | 1998-08-31 | 1998-08-31 | Clock generator for application specific ic of constructing transmission system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015633A KR20000015633A (en) | 2000-03-15 |
| KR100298316B1 true KR100298316B1 (en) | 2001-08-07 |
Family
ID=19549010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035668A KR100298316B1 (en) | 1998-08-31 | 1998-08-31 | Clock generator for application specific ic of constructing transmission system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100298316B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100661174B1 (en) * | 2005-09-23 | 2006-12-26 | 삼성전자주식회사 | Module apparatus for controlling auto on/off of clock for power saving and the clock auto on/off controlling method thereof |
-
1998
- 1998-08-31 KR KR1019980035668A patent/KR100298316B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015633A (en) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348265B2 (en) | Overhead transfer control method | |
| US4811341A (en) | Hierarchical data transmission system | |
| JP2915216B2 (en) | Optical switching device | |
| KR100298316B1 (en) | Clock generator for application specific ic of constructing transmission system | |
| EP1211834A2 (en) | Improved interface system for synchronous hierarchy telecommunications networks | |
| JPH09261210A (en) | Synchronization clock distribution system for synchronization transmission system | |
| JPH06268624A (en) | Synchronism acquisition check system | |
| KR100256691B1 (en) | Optical trasmission system for arbitrary combination of tributaries | |
| EP1340330B1 (en) | An arrangement and method for transmitting data over a tdm bus | |
| US6600742B1 (en) | Add-drop multiplexer in an SDH transmission unit | |
| KR950015086B1 (en) | Synchronous multiple transmission unit | |
| KR100198432B1 (en) | Frame phase synchronization system of 10g bps optical transmission system | |
| KR100313141B1 (en) | Circuit for multi-transferring data | |
| JP3728595B2 (en) | Multiplex transmission apparatus and channel board communication method | |
| KR19990042556A (en) | Synchronous clock generator | |
| JP3199031B2 (en) | Network synchronization device and network synchronization communication system | |
| JP2718543B2 (en) | Dependent synchronization method | |
| JPH0134490B2 (en) | ||
| KR950015085B1 (en) | Synchronous segregation and aggregation multiplexing unit | |
| JP2576387B2 (en) | Data communication device | |
| JPH01273446A (en) | Clock interface circuit for time division multiplexer | |
| JP2000022723A (en) | Transmitter, data multiplexer demultiplexer and cross connector | |
| JPH10150422A (en) | Multiplexer/demultiplexer and frame pulse generating circuit | |
| JPH08331090A (en) | Path monitor system | |
| JPH0591119A (en) | Sdh transmitter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070409 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |