KR100292218B1 - Method of fabricating semiconductor device - Google Patents
Method of fabricating semiconductor device Download PDFInfo
- Publication number
- KR100292218B1 KR100292218B1 KR1019980035473A KR19980035473A KR100292218B1 KR 100292218 B1 KR100292218 B1 KR 100292218B1 KR 1019980035473 A KR1019980035473 A KR 1019980035473A KR 19980035473 A KR19980035473 A KR 19980035473A KR 100292218 B1 KR100292218 B1 KR 100292218B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- tantalum oxide
- gas
- tantalum
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
Abstract
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 반도체 소자의 캐퍼시터 형성공정에 있어서 고유전박막으로 탄탈륨산화막(Ta2O5)을 이용하되 일관적인 공정을 적용하여 캐퍼시터의 성능을 크게 향상시킬 수 있는 반도체 소자의 캐퍼시터 형성방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and in particular, in the process of forming a capacitor of a semiconductor device, a tantalum oxide film (Ta 2 O 5 ) is used as a high dielectric film, but a consistent process can be applied to greatly improve the performance of a capacitor. A method for forming a capacitor of a semiconductor device.
요즘, 반도체 소자의 집적도가 높아짐에 따라 셀의 면적이 급격하게 축소되는 추세에 있다. 셀의 면적이 축소되면 셀의 정전용량이 줄어드는데, 반도체 소자가 우수한 특성을 가지기 위해서는 셀 면적의 축소에도 불구하고 셀 정전용량이 일정용량 이상으로 유지되어야 한다. 따라서, 셀 동작에 필요한 정전용량은 그대로 유지하면서 반도체 소자의 신뢰성도 확보할 수 있는 공정개발이 필요한 상황이다.Nowadays, as the integration degree of semiconductor devices increases, the area of cells is rapidly decreasing. When the area of the cell is reduced, the cell capacitance is reduced. In order for the semiconductor device to have excellent characteristics, the cell capacitance must be maintained above a certain capacity despite the reduction in the cell area. Therefore, there is a need for a process development that can ensure the reliability of semiconductor devices while maintaining the capacitance required for cell operation.
종래에는 실리콘질화막 및 실리콘산화막의 복합층을 유전막으로 이용하는 NO(Nitride-Oxide) 캐퍼시터가 많이 사용되었다. 그런데, 이 NO 캐퍼시터는, 캐퍼시터용 전극의 표면적을 증가시키기 위해 반구형실리콘을 이용한다 할지라도, 현재 반도체 소자에서 요구되는 고유전률을 충족시키지 못하는 실정이다. 그 이유는 실리콘질화막과 실리콘산화막의 유전률이 각각 7과 3.5로서 낮은 값을 갖기 때문이다.Conventionally, NO (Nitride-Oxide) capacitors using a composite layer of a silicon nitride film and a silicon oxide film as a dielectric film have been used. By the way, this NO capacitor does not satisfy the high dielectric constant currently required by semiconductor devices, even if hemispherical silicon is used to increase the surface area of the capacitor electrode. The reason is that the dielectric constant of the silicon nitride film and the silicon oxide film is 7 and 3.5, respectively, and has a low value.
그래서 최근에, 실리콘질화막 및 실리콘산화막의 복합층이 가지는 저유전률의 단점을 보완하기 위해, 고유전막 재료로서 탄탈륨산화막(Ta2O5)을 사용하고 있다. 이 탄탈륨산화막은 유전률이 25 정도로서 비교적 높은 값을 갖는다.Therefore, in recent years, in order to compensate for the shortcomings of the low dielectric constant of the composite layer of the silicon nitride film and the silicon oxide film, a tantalum oxide film (Ta 2 O 5 ) is used as the high dielectric film material. This tantalum oxide film has a dielectric constant of about 25 and has a relatively high value.
그러나, 탄탈륨산화막 내의 산소가 결핍되는 현상이 자주 발생되어 유전률이 떨어지고 누설전류가 크게 증가하여 원하는 전기적 특성을 만족하지 못하는 실정이다. 또한, 상부전극으로 보통 이용되는 다결정실리콘이나 금속질화막 등과 계면특성이 나쁠 뿐 아니라 높은 고유 응력(intrinsic stress) 스트레스 상태에 있기 때문에 전기적인 특성도 열악하여 개선점이 많이 남아 있는 상태이다.However, a phenomenon in which oxygen is depleted in tantalum oxide films is frequently generated, resulting in a decrease in dielectric constant and a large increase in leakage current, thereby failing to satisfy desired electrical characteristics. In addition, since the interfacial characteristics such as polysilicon or metal nitride film, which are commonly used as the upper electrode, are poor, electrical properties are also poor due to high intrinsic stress, and many improvement points remain.
또한, 종래의 캐퍼시터 형성공정에 따르면, 캐퍼시터 형성 전 공정을 완료한 후 사전 세정, 하부전극 형성, 유전막 형성, 상부전극 형성 등의 공정이 차례로 수행된다. 이 때, 반도체 기판이 여러 공정장비를 이동하면서 공정이 진행되기 때문에, 상기 반도체 기판이 대기 중에 노출되어 자연산화막이 형성되거나 오염되는 문제가 있었다. 이러한 자연산화막과 불순물의 오염은 캐퍼시터의 정전용량을 감소시키고 누설전류를 증가시키는 등 반도체 소자의 전기적 특성을 악화시키는 요인이 되었다. 또한, 상기 공정단계들은 각각 다른 장비에서 진행되므로 공정이 복잡하여 공정진행이 지연될 뿐 아니라 수율이 낮아지는 문제점을 갖고 있었다.In addition, according to the conventional capacitor forming process, after the process of forming the capacitor is completed, processes such as pre-cleaning, lower electrode formation, dielectric film formation, and upper electrode formation are sequentially performed. At this time, since the process proceeds while the semiconductor substrate moves a number of process equipment, there is a problem that the semiconductor substrate is exposed to the air to form a natural oxide film or contaminated. The contamination of the natural oxide film and impurities has caused deterioration of the electrical characteristics of the semiconductor device, such as reducing the capacitance of the capacitor and increasing the leakage current. In addition, since the process steps are each performed in different equipment, the process is complicated and the process progress is delayed as well as the yield is lowered.
종래기술을 이용한 반도체 소자의 캐퍼시터 형성방법을 간략히 설명하면 다음과 같다.A method of forming a capacitor of a semiconductor device using the prior art will be briefly described as follows.
먼저, 반도체 기판에 캐퍼시터 형성 전 공정, 예컨대 콘택구조를 형성한 후, 그 콘택에 하부전극 구조를 형성한다. 이어서, 하부전극이 형성된 반도체 기판을 희석된 HF 수용액에 담가(wet HF dip), 하부전극 상에 존재하는 자연산화막을 제거한다. 이후, 화학기상증착법 등을 적용하여 유전막을 형성하게 되는데, 상기 습식 세정(wet cleaning)을 실시한 반도체 기판에 자연산화막이 재형성되는 것을 방지하기 위해 적어도 2시간 이내에 유전막을 형성한다. 이 유전막이 산화막 계열일 경우는 상기 반도체 기판을 산소분위기에서 열처리하여 유전막의 막질을 개선한다. 이 때, 산소분위기를 형성하기 위해 O2, N2O, 혹은 O3가스를 이용한다. 열처리는 보통 가열로(furnace)나 급속열처리(RTP:Rapid Thermal Process)장비를 사용하여 행한다. 다음 단계로 유전막에 상부전극을 화학기상 증착법 혹은 스퍼터링법으로 증착한다. 상부전극으로는 보통 금속질화막이나 다결정 실리콘이 사용된다. 상부전극의 형성 후에는 사진공정 및 식각공정을 적용하여 반도체 소자의 캐퍼시터 제조를 완료한다.First, a process before forming a capacitor, for example, a contact structure is formed on a semiconductor substrate, and then a lower electrode structure is formed on the contact. Subsequently, the semiconductor substrate on which the lower electrode is formed is immersed in a diluted HF aqueous solution (wet HF dip) to remove the native oxide film present on the lower electrode. Subsequently, a chemical vapor deposition method or the like is applied to form a dielectric film. The dielectric film is formed within at least 2 hours to prevent the natural oxide film from being re-formed on the wet cleaned semiconductor substrate. When the dielectric film is an oxide film series, the semiconductor substrate is heat-treated in an oxygen atmosphere to improve the film quality of the dielectric film. At this time, O 2 , N 2 O, or O 3 gas is used to form an oxygen atmosphere. Heat treatment is usually carried out using a furnace or Rapid Thermal Process (RTP) equipment. Next, the upper electrode is deposited on the dielectric layer by chemical vapor deposition or sputtering. As the upper electrode, a metal nitride film or polycrystalline silicon is usually used. After the formation of the upper electrode, a photolithography process and an etching process are applied to complete the manufacture of the capacitor of the semiconductor device.
이러한 종래의 반도체 소자의 제조방법은 아래와 같은 문제를 갖고 있다.The conventional method for manufacturing a semiconductor device has the following problems.
첫째, 반도체 소자의 캐퍼시터의 성능에 자연산화막 등의 계면물질과 불순물, 오염입자(particle) 등이 큰 악영향을 끼친다. 반도체 소자의 캐퍼시터를 형성하는 종래의 기술에 의하면, 반도체 기판이 여러 장치를 이동한다. 이 때, 반도체 기판이 대기 중에 노출됨으로써 반도체 기판 표면에 수십 Å의 자연산화막이 형성된다. 이러한 자연산화막은 반도체 소자의 전기적·물리적 특성을 저하시킨다. 또한, 상기 자연산화막을 제거하기 위해, HF 담금(dip) 등의 습식 화학 세정(wet chemical cleaning)을 사용하는 경우 자연산화막이 완전히 제거되지 않는다. 그리고, 습식 세정시 습식조(wet bath)로부터 반도체 기판이 불순물과 입자에 오염되기 쉽다. 이와 같이 습식 세정 공정에서는, 산화막이 완전히 제거되지 않을 뿐만 아니라 불순물에 의해 오염되는 문제점이 있다.First, interfacial materials such as natural oxide films, impurities, and contaminated particles have a great adverse effect on the performance of a capacitor of a semiconductor device. According to the conventional technique of forming a capacitor of a semiconductor element, a semiconductor substrate moves several apparatuses. At this time, the semiconductor substrate is exposed to the air to form several tens of kHz of natural oxide film on the surface of the semiconductor substrate. This natural oxide film lowers the electrical and physical properties of the semiconductor device. In addition, in order to remove the natural oxide film, the natural oxide film is not completely removed when wet chemical cleaning such as HF dip is used. In addition, the semiconductor substrate is easily contaminated with impurities and particles from a wet bath during wet cleaning. As described above, in the wet cleaning process, the oxide film is not completely removed, and there is a problem of being contaminated by impurities.
둘째, 종래의 기술에 따르면, 탄탈륨산화막을 증착할 때, 잔류가스나 부산물 등에 의해 산소 결핍이 심화되며, 대기 중에 노출될 때에는 수분에 의해 산소 결핍이 심화되어 누설 전류가 증가되는 문제점이 있다.Second, according to the prior art, when the tantalum oxide film is deposited, oxygen deficiency deepens due to residual gas or by-products, and when exposed to the air, oxygen deficiency deepens due to moisture, thereby increasing leakage current.
셋째, 산소분위기에서 반도체 기판을 처리할 때 800℃ 이상의 고온에서 가스가 오버플로우(over-flow)되어, 비정질인 탄탈륨산화막이 원주(columnar) 구조로 결정화된다. 이 때, 결정립계를 따라서 산소가 빠르게 확산하여, 하부전극으로 다결정실리콘을 이용할 경우에 그 상부에 실리콘질화산화막(SiON)이 두껍게 형성되어 전체 캐퍼시터의 정전 용량을 감소시키는 원인이 된다.Third, when the semiconductor substrate is processed in an oxygen atmosphere, the gas overflows at a high temperature of 800 ° C. or higher, and the amorphous tantalum oxide film is crystallized in a columnar structure. At this time, when oxygen diffuses rapidly along the grain boundary and polycrystalline silicon is used as the lower electrode, a thick silicon nitride oxide film (SiON) is formed on the upper portion thereof, which causes a decrease in the capacitance of the entire capacitor.
넷째, 탄탈륨산화막 증착원으로써 일반적으로 사용하는 탄탈륨펜타에톡사이드(Ta(OC2H5))는 상온(21℃)에서 어는점을 가지므로, 상온에서 불안정하고 공기나 수분에 대해 민감하게 반응한다는 단점이 있었다. 또한, 최근에 새로운 박막형성방법으로써 각광을 받고 있는 졸-겔(sol-gel) 등의 공정에는 적용이 어렵다는 단점이 있다.Fourth, tantalum pentaethoxide (Ta (OC 2 H 5 )) commonly used as a tantalum oxide deposition source has a freezing point at room temperature (21 ° C), and thus is unstable at room temperature and sensitive to air or moisture. There was a downside. In addition, there is a disadvantage that it is difficult to apply to a process such as sol-gel (sol-gel), which has recently been in the spotlight as a new thin film formation method.
다섯째, 반도체 장비 운용상의 문제로써 캐퍼시터 형성의 단위공정인 사전 세정, 하부전극 형성, 탄탈륨산화막(Ta2O5) 형성, 산소분위기 열처리, 상부전극 형성 등의 공정이 순차적으로 서로 다른 장비에서 이루어지므로 공정이 복잡하여 처리소요시간(turn around time)이 길다. 또한, 시간지연 없이(no-time delay) 공정을 진행하기 위해서는 다음 공정의 장비를 대기시켜야 하므로 장비의 유휴시간(idle time)이 길어진다는 문제점이 있다.Fifth, as a problem in the operation of semiconductor equipment, processes such as preliminary cleaning, lower electrode formation, tantalum oxide film (Ta 2 O 5 ) formation, oxygen atmosphere heat treatment, and upper electrode formation, which are unit processes of capacitor formation, are sequentially performed in different equipment. The process is complex and the turn around time is long. In addition, there is a problem that the idle time of the equipment is long because the equipment of the next process must be waited in order to proceed with the no-time delay process.
따라서, 본 발명의 기술적 과제는 반도체 기판이 대기 중에 노출되지 않게 공정을 진행하여 반도체 기판의 오염을 방지할 수 있는 반도체 소자 제조방법을 제공하는 것이다.Accordingly, the technical problem of the present invention is to provide a method of manufacturing a semiconductor device capable of preventing the semiconductor substrate from contamination by proceeding the process so that the semiconductor substrate is not exposed to the atmosphere.
또한, 본 발명의 기술적 과제는 공정을 단순화하여 수율을 증대시킬 수 있고 처리기판간의 공정 균일도(uniformity)가 우수한 반도체 소자 제조방법을 제공하는 것이다.In addition, the technical problem of the present invention is to provide a method for manufacturing a semiconductor device which can simplify the process to increase the yield and is excellent in process uniformity between the processing substrates.
본 발명의 다른 기술적 과제는 수율이 높고 제조 공정이 단순하며, 우수한물리적·화학적 특성을 갖는 새로운 전구체의 제조방법을 제공함과 동시에 이러한 전구체를 이용한 탄탈륨산화막 형성방법을 제공하는 것이다.Another technical problem of the present invention is to provide a method for preparing a new precursor having a high yield, a simple manufacturing process, and having excellent physical and chemical properties, and at the same time, a method of forming a tantalum oxide film using the precursor.
본 발명의 또 다른 기술적 과제는 산소 충진율이 우수하여 누설전류가 작고, 계면 물질의 두께 조절이 가능하여 정전용량을 조절할 수 있는 캐퍼시터를 구비한 반도체 소자 제조방법을 제공하는 것이다.Another technical problem of the present invention is to provide a method of manufacturing a semiconductor device having a capacitor capable of adjusting capacitance by excellent in oxygen filling rate, small leakage current, and thickness control of an interfacial material.
그리고, 본 발명의 또 다른 기술적 과제는, GDRAM급 이상이나 MML(Merged Memory Logic)소자의 생산에 적용가능하도록 하부 전극의 이온 도핑 등 대부분의 공정이 플라즈마를 이용한 저온공정으로 진행되는 반도체 소자 제조방법을 제공하는 것이다.In addition, another technical problem of the present invention is a method of manufacturing a semiconductor device in which most processes such as ion doping of a lower electrode proceed to a low temperature process using plasma so that it can be applied to the production of GDRAM class or MML (Merged Memory Logic) devices. To provide.
도 1은 본 발명의 일실시예에 따른 캐퍼시터 제조방법을 나타낸 흐름도이다.1 is a flowchart illustrating a capacitor manufacturing method according to an embodiment of the present invention.
상기한 기술적 과제들을 해결하기 위한 본 발명의 반도체 소자 제조방법은,적어도 하나 이상의 반응기 모듈을 가지는 반도체 공정처리장치에서 반도체 소자를 제조하며; 상기 처리장치의 반응기 내에, 소정 공정을 거친 반도체 기판을 위치시키는 단계와; 상기 반도체 기판을 플라즈마 세정하는 단계와; TaCl5, Ta[N(CHO)2]5, Ta[N(COR)2]5, Ta[NR2]5, Ta(OC2H5)5-n(OCH2CH2OR)n및 Ta(OC2H5)5로 구성된 탄탈륨성분을 포함한 화합물 군으로부터 선택된 어느 하나를 탄탈륨 원료로 사용하여 1 mTorr∼100 Torr 범위의 증착압력과 300∼700℃ 범위의 증착온도에서 상기 반도체 기판 상에 화학기상증착공정으로 탄탈륨산화막을 형성하는 단계를 포함하는 것을 특징으로 한다. 단 1≤n≤5, n은 정수, R은 CH3, C2H5, C3H8또는 C4H10등의 알킬기이다.A semiconductor device manufacturing method of the present invention for solving the above technical problem, manufacturing a semiconductor device in a semiconductor processing apparatus having at least one reactor module; Placing a semiconductor substrate through a predetermined process in a reactor of the processing apparatus; Plasma cleaning the semiconductor substrate; TaCl 5 , Ta [N (CHO) 2 ] 5 , Ta [N (COR) 2 ] 5 , Ta [NR 2 ] 5 , Ta (OC 2 H 5 ) 5-n (OCH 2 CH 2 OR) n and Ta (OC 2 H 5 ) 5 by using any one selected from the group containing a compound containing a tantalum component as a tantalum raw material at a deposition pressure in the range of 1 mTorr to 100 Torr and a deposition temperature in the range of 300 to 700 ℃ It characterized in that it comprises a step of forming a tantalum oxide film by a vapor deposition process. Provided that 1 ≦ n ≦ 5, n is an integer, and R is an alkyl group such as CH 3 , C 2 H 5 , C 3 H 8, or C 4 H 10 .
이 때, 상기 플라즈마 세정단계에서 할로겐원소 함유기체의 플라즈마를 이용하는 것이 바람직하다.At this time, it is preferable to use the plasma of the halogen element-containing gas in the plasma cleaning step.
또한, 상기 플라즈마 세정단계에서 할로겐원소 함유기체에, 수소성분 함유기체 및 비활성 원소 함유기체로 구성된 기체군에서 선택된 적어도 어느 하나의 기체를 더 첨가하여 사용할 수도 있다.In addition, in the plasma cleaning step, at least one gas selected from a gas group consisting of a hydrogen component-containing gas and an inert element-containing gas may be further added to the halogen element-containing gas.
한편, 상기 플라즈마 세정단계 후에 캐퍼시터용 하부전극을 형성하는 단계를 더 거치되, 상기 하부전극으로서 다결정 실리콘막, 도전성 불순물이 도핑된 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막, 니어-노블 금속막 및 전도성 산화막으로 구성된 도전성 박막 군으로부터 선택된 어느 하나를 이용할 수 있다. 이외에도, 상기 하부전극으로서 플라즈마 도핑이 실시된, 버섯돌기를 갖는 다결정 실리콘막을 이용할 수도 있다.On the other hand, after the plasma cleaning step, further comprising the step of forming a capacitor lower electrode, a polycrystalline silicon film, a silicon film doped with conductive impurities as the lower electrode, a metal nitride film, a noble metal film, a refractory metal film, near- Any one selected from the group of conductive thin films composed of a noble metal film and a conductive oxide film can be used. In addition, a polycrystalline silicon film having a mushroom protrusion may be used as the lower electrode in which plasma doping is performed.
또한, 상기 탄탈륨산화막의 형성단계 전 혹은 후에 상기 탄탈륨산화막으로부터의 산소이탈을 방지하기 위해 그 계면을 질화(nitridation)처리하는 단계를 더 거치게 할 수도 있다.In addition, in order to prevent oxygen escape from the tantalum oxide film before or after the formation of the tantalum oxide film, the interface may be further subjected to nitriding treatment.
한편, 상기 탄탈륨산화막에 대해 계면특성 및 막질을 개선하기 위해, 이를 플라즈마 처리하는 단계를 더 거치되, 상기 탄탈륨산화막의 형성공정이 진행된 반응기와 동일한 반응기 또는 저산소 분위기를 통해 이동한 다른 반응기에서 상기 플라즈마 처리단계를 진행하는 것이 바람직하다. 이 때, 상기 플라즈마 처리단계에서산소성분함유 화합물 기체, 질소성분함유 화합물 기체 및 수소성분함유 화합물 기체로 구성된 기체 군으로부터 선택된 어느 하나 이상의 기체 플라즈마를 이용하는 것이 더 바람직하다.On the other hand, in order to improve the interfacial properties and film quality for the tantalum oxide film, the plasma treatment step is further subjected to, the plasma in the same reactor or the other reactor moved through a low oxygen atmosphere to the reactor in which the formation process of the tantalum oxide film is carried out It is preferable to proceed with the treatment step. At this time, it is more preferable to use at least one gas plasma selected from the group consisting of oxygen-containing compound gas, nitrogen-containing compound gas and hydrogen-containing compound gas in the plasma treatment step.
한편, 상기 탄탈륨산화막의 형성단계 후에 상부전극을 형성하는 단계를 더 포함하되, 상기 상부전극으로서 다결정 실리콘막, 도전성 불순물이 도핑된 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막, 니어-노블 금속막 및 전도성 산화막으로 구성된 도전성 박막 군으로부터 선택된 어느 하나를 사용할 수 있다.On the other hand, further comprising the step of forming an upper electrode after the step of forming the tantalum oxide film, a polycrystalline silicon film, a silicon film doped with conductive impurities, a metal nitride film, a noble metal film, a refractory metal film, near- Any one selected from the group of conductive thin films composed of a noble metal film and a conductive oxide film can be used.
그리고, 상기 탄탈륨산화막의 형성단계에서, 탄탈륨원료 화합물가스에 산소성분 함유기체, 수소성분 함유기체, 비활성 기체 및 비활성원소 함유기체로 구성된 기체군으로부터 선택된 적어도 어느 하나의 기체를 함께 사용할 수 있다.In the forming of the tantalum oxide film, at least one gas selected from the group consisting of an oxygen-containing gas, a hydrogen-containing gas, an inert gas, and an inert element-containing gas may be used together in the tantalum raw material compound gas.
만약, 상기 탄탈륨산화막의 형성단계에서 탄탈륨의 원료로서 Ta[N(CH3)2]5혹은 Ta[N(C2H5)2]5를 사용하여 탄탈륨산화막을 형성한 경우에는, 탄탈륨질화막을 이용하여 상부전극을 형성하는 단계를 상기 탄탈륨산화막의 형성단계 후에 더 거치는 것이 바람직하다.If a tantalum oxide film is formed using Ta [N (CH 3 ) 2 ] 5 or Ta [N (C 2 H 5 ) 2 ] 5 as a raw material of tantalum in the step of forming the tantalum oxide film, the tantalum nitride film is formed. It is preferable to further pass the step of forming the upper electrode after the formation of the tantalum oxide film.
또한, 상기 탄탈륨산화막의 형성단계에서 사용되는 기체를 플라즈마 이온화하여 사용하는 것이 바람직하다.In addition, the gas used in the formation of the tantalum oxide film is preferably used by plasma ionization.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 캐퍼시터 제조방법을 나타낸 흐름도이다.본 발명의 일실시예에 따르면, 복수의 반응기 모듈을 가지는 반도체 공정처리장치에서 캐퍼시터 형성공정이 진행되는데, 캐퍼시터를 형성시키기 위해 상기 반도체 공정처리장치의 반응기 내부로 소정의 공정이 완료된 반도체 기판이 로딩된다.(S1)1 is a flowchart illustrating a capacitor manufacturing method according to an embodiment of the present invention. According to an embodiment of the present invention, a capacitor forming process is performed in a semiconductor processing apparatus having a plurality of reactor modules, thereby forming a capacitor. To this end, a semiconductor substrate having a predetermined process is loaded into the reactor of the semiconductor processing apparatus.
이후, 하부전극을 형성하기 전에 반도체 기판을 인-시튜(in-situ) 플라즈마 세정한다.(S2) 이 플라즈마 세정은 낮은 온도의 진공 분위기 내에서 플라즈마에 의해 이온화되는 할로겐함유 기체 또는 수소함유 기체를 반도체 기판에 인가함으로써 수행된다. 이러한 사전 세정공정에 불화규소(SF6)와 아르곤(Ar)의 혼합기체의 플라즈마가 사용된다. 물론 이 공정에서, 플라즈마 세정을 위해 사용되는 기체는 일반적인 불화물 기체를 단독으로 사용해도 무방하며, 여기에 비활성 기체나 수소성분을 함유한 기체를 혼합하여 사용하여도 된다.Thereafter, the semiconductor substrate is in-situ plasma cleaned before the lower electrode is formed. (S2) This plasma cleaning is performed for a halogen-containing gas or a hydrogen-containing gas that is ionized by the plasma in a low temperature vacuum atmosphere. It is performed by applying to a semiconductor substrate. In this pre-cleaning process, plasma of a mixed gas of silicon fluoride (SF 6 ) and argon (Ar) is used. Of course, in this step, the gas used for plasma cleaning may be used alone as a general fluoride gas, may be used by mixing a gas containing an inert gas or hydrogen components.
불화물 기체로서, 불화탄소, 불화질소, 불화염소, 불화규소, 불화브롬, 불화인, 불화황, 불화염소 및 불화아세닉 중의 어느 하나를 사전 세정공정에 사용한다. 또한, 혼합하여 사용되는 비활성 기체로서, 아르곤, 네온, 크립톤과 같은 기체를 선택하거나, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, B2H6, BH3, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나를 선택하여 사전 세정공정에 사용한다. 이 때, 인-시튜 플라즈마 세정은, 플라즈마 파워(Plasma Power)가 10W ~ 3㎾, 할로겐함유 기체의 유동속도(gas flow rate)는 10sccm ~ 10slm, 반응기 내의 온도는 300℃ ~ 700℃, 반응기 내의 압력은 1mTorr ~ 100Torr인 범위 내에서 설정하여 실시한다.As the fluoride gas, any one of carbon fluoride, nitrogen fluoride, chlorine fluoride, silicon fluoride, bromine fluoride, phosphorus fluoride, sulfur fluoride, chlorine fluoride, and arsenic fluoride is used in the pre-cleaning process. In addition, a gas such as argon, neon or krypton is selected as an inert gas used by mixing, or as a gas containing hydrogen, H 2 , SiH 4 , Si 2 H 6 , B 2 H 6 , BH 3 , AsH 3 , PH 3 , GeH 4 , SiH 2 Cl 2 and NH 3 are selected and used in the pre-cleaning process. At this time, the in-situ plasma cleaning, the plasma power (Plasma Power) 10W ~ 3㎾, the flow rate (gas flow rate) of halogen-containing gas 10sccm ~ 10slm, the temperature in the reactor 300 ℃ ~ 700 ℃, in the reactor The pressure is set within the range of 1mTorr ~ 100Torr.
또한, 상기 사전 세정과정에서, 산소성분함유 기체 혹은 수소성분함유 기체를 함께 사용할 경우 산소성분을 함유한 기체로는 O2, NxO, 혹은 O3중의 어느 하나가 사용될 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, BH3, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 사용될 수 있다. 이 때, 플라즈마 파워가 10W ~ 3㎾이며, 산소성분함유 기체 혹은 수소성분함유 기체의 유동속도는 10sccm ~ 10slm이며, 반응기 내의 온도는 300℃ ~ 700℃이고, 반응기 내의 압력은 0.1mTorr ~ 100Torr인 범위 내의 조건으로 설정하여 실시한다.In the pre-cleaning process, when oxygen-containing gas or hydrogen-containing gas is used together, any one of O 2 , N x O, or O 3 may be used as the oxygen-containing gas. As the gas contained therein, any one of H 2 , SiH 4 , Si 2 H 6 , BH 3 , AsH 3 , PH 3 , GeH 4 , SiH 2 Cl 2 and NH 3 can be used. At this time, the plasma power is 10W ~ 3㎾, the flow rate of the oxygen-containing gas or hydrogen-containing gas is 10sccm ~ 10slm, the temperature in the reactor is 300 ℃ ~ 700 ℃, the pressure in the reactor is 0.1mTorr ~ 100Torr This is done by setting the conditions within the range.
이와 같이 인-시튜 사전 세정공정을 수행한 후에, 캐퍼시터용 하부전극을 형성한다.(S3) 상기한 각 공정 단계를 하나의 반응기에서 진행하거나, 다른 반응기에서 진행하더라도 반응기 사이의 이동시 진공이나 산소가 적은 분위기를 통하여 반도체 기판을 이동하게 함으로써 기판의 표면이 재 오염되지 않도록 한다. 하부전극으로서, 다결정 실리콘막, 도전성 불순물이 도핑된 실리콘막, 질화 금속막, 노블(noble) 금속막, 내화물 금속막, 니어-노블(near-noble) 금속막, 전도성 산화막 및 버섯돌기를 갖는 도핑된 다결정 실리콘막중의 어느 하나를 사용하여도 무방하다. 상기 전도성 산화막에는 RuO2또는 IrO2가 포함된다.After performing the in-situ pre-cleaning process as described above, the lower electrode for the capacitor is formed. (S3) Even if each of the above process steps is performed in one reactor or in another reactor, vacuum or oxygen is generated during the movement between the reactors. By moving the semiconductor substrate through a small atmosphere, the surface of the substrate is not recontaminated. As the lower electrode, a polycrystalline silicon film, a silicon film doped with conductive impurities, a metal nitride film, a noble metal film, a refractory metal film, a near-noble metal film, a conductive oxide film, and a doping having a mushroom protrusion Any one of the polycrystalline silicon films may be used. The conductive oxide film includes RuO 2 or IrO 2 .
본 실시예에서는, 하부전극으로서 버섯돌기를 갖는 다결정 실리콘막을 먼저 형성하고 이를 포스핀(PH3) 기체의 플라즈마에 의해 처리함으로써 도전성 불순물 도핑 및 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화하였다. 물론, 도핑되는 불순물의 종류에 따라 플라즈마 처리에 사용되는 기체가 달라지는데, 일반적으로는 도핑하고자 하는 성분과 수소의 화합물 기체의 플라즈마를 사용하면 된다. 이 때, 발생하는 수소 플라즈마가 표면세정을 행하는 동시에 그 표면의 버섯 돌기를 강화하는 역할을 하게 된다. 따라서, 보론(Boron)이나 아세닉(Arsenic)을 도핑하고자 할 때에는, B2H6나 AsH3가 각각 사용된다.In this embodiment, a polycrystalline silicon film having a mushroom protrusion as a lower electrode is first formed and treated by plasma of phosphine (PH 3 ) gas to conduct conductive impurity doping and surface cleaning, and at the same time, to strengthen the mushroom protrusion on the surface thereof. Of course, the gas used in the plasma treatment varies depending on the type of the impurity to be doped. Generally, plasma of the compound gas of the component and hydrogen to be doped may be used. At this time, the generated hydrogen plasma performs surface cleaning and strengthens the mushroom protrusions on the surface. Therefore, when doping boron or arsenic, B 2 H 6 or AsH 3 are used, respectively.
그 다음, 탄탈륨산화막을 화학기상 증착공정에 의해 하부전극 상에 증착하여 캐퍼시터용 유전막을 형성한다.(S4) 본 실시예에서의 탄탈륨산화막은 산소가 완전히 충진되지 않은 탄탈륨산화물(Ta2Ox)의 막을 의미하거나 산소가 완전히 충진된 탄탈륨산화물(Ta2O5)의 막을 의미한다. 이 때, 증착되는 탄탈륨산화막의 두께는 10Å ~ 500Å인 것이 좋다. 이 때, 탄탈륨산화막을 형성시키기 위해 사용하는 탄탈륨 원료 기체로는 TaCl5, Ta[N(CHO)2]5, Ta[N(COR)2]5, Ta[NR2]5, Ta(OC2H5)5-n(OCH2CH2OR)n및 Ta(OC2H5)5로 구성된 화합물 군에서 선택된 어느 하나를 이용할 수 있다(단 1≤n≤5, n은 정수, R은 알킬기).Next, a tantalum oxide film is deposited on the lower electrode by a chemical vapor deposition process to form a dielectric film for the capacitor. (S4) The tantalum oxide film in this embodiment is not completely filled with oxygen (Ta 2 O x ). This means a film of tantalum oxide (Ta 2 O 5 ) filled with oxygen completely. At this time, the thickness of the deposited tantalum oxide film is preferably 10 kPa to 500 kPa. At this time, the tantalum raw material gas used to form the tantalum oxide film is TaCl 5 , Ta [N (CHO) 2 ] 5 , Ta [N (COR) 2 ] 5 , Ta [NR 2 ] 5 , Ta (OC 2 H 5 ) Any one selected from the group consisting of 5-n (OCH 2 CH 2 OR) n and Ta (OC 2 H 5 ) 5 can be used (where 1 ≦ n ≦ 5, n is an integer and R is an alkyl group). ).
본 실시예에서는, 상기 탄탈륨산화막을 형성시키기 위한 탄탈륨의 원료로서 탄탈륨-2-메톡시-에톡사이드(Ta(OC2H5)5-n(OCH2CH2OAk)n, 이하 "Ta(OEt)5-n(OR)n"이라고 함. 여기서, OEt는 OC2H5, OR은 OCH2CH2OAk, Ak는 CH2혹은 C2H5)를 사용하였다. Ta(OEt)5-n(OR)n는 Ta(OEt)5에 (HOCH2CH2OCH3)을 n의 정량으로 첨가하여 새로이 합성한 전구체로써, n의 수에 따라 화학적 성질이 변화하게 된다. 바람직한 실시예로서는 n=1,2인 Ta(OEt)4(OR) 혹은 Ta(OEt)3(OR)2가 사용될 수 있는데, 증기압이 상용되고 있는 Ta(OEt)5과 비슷하여 현재까지 Ta(OEt)5용으로 개발된 대부분의 화학증착장치에 모두 이용될 수 있다. 또한, Ta(OEt)5-n(OR)n의 녹는점이 -20℃ 이하로 상온(21℃)근처에서 녹는점을 갖는 Ta(OEt)5보다 훨씬 낮아서 취급이 용이하며, 화학적 안정성이 높으며, 응축 등으로 인한 문제가 발생되지 않는다.In this embodiment, tantalum-2-methoxy-ethoxide (Ta (OC 2 H 5 ) 5-n (OCH 2 CH 2 OAk) n , hereinafter "Ta (OEt) is used as a raw material of tantalum for forming the tantalum oxide film. ) 5-n (OR) n ", where OEt is OC 2 H 5 , OR is OCH 2 CH 2 OAk, Ak is CH 2 or C 2 H 5 ). Ta (OEt) 5-n (OR) n is a newly synthesized precursor by adding (HOCH 2 CH 2 OCH 3 ) to Ta (OEt) 5 as a quantitative amount of n, and its chemical properties change with the number of n. . As a preferred embodiment, Ta (OEt) 4 (OR) or Ta (OEt) 3 (OR) 2 with n = 1,2 can be used, which is similar to Ta (OEt) 5 where the vapor pressure is commercially available. It can be used for most of the chemical vapor deposition apparatuses developed for 5 ). In addition, the melting point of Ta (OEt) 5-n (OR) n is much lower than -20 ° C below Ta (OEt) 5, which has a melting point near room temperature (21 ° C). Problems caused by condensation etc. do not occur.
상기 탄탈륨원료 화합물가스를 0.01sccm ∼ 10slm 범위 내의 유동속도로 상기 반응기 내에 공급하고, 증착압력을 1mTorr ∼ 100Torr 범위 내에서, 증착온도를 300℃ ~ 700℃ 범위 내에서 각각 설정하여 증착공정을 진행한다.The tantalum raw material compound gas is supplied into the reactor at a flow rate within the range of 0.01 sccm to 10 slm, the deposition pressure is set within the range of 1 mTorr to 100 Torr, and the deposition temperature is set within the range of 300 ° C. to 700 ° C. to proceed with the deposition process. .
그리고, 상기 탄탈륨산화막의 형성단계에서, 산소성분함유 기체 혹은 수소성분함유 기체를 0.01sccm ~ 10slm의 범위 내의 유동속도로 함께 사용하였다. 산소성분을 함유한 기체로는 O2, NxO, 혹은 O3중의 어느 하나가 사용될 수 있으며, 수소성분을 함유한 기체로서는 H2, SiH4, Si2H6, BH3, AsH3, PH3, GeH4, SiH2Cl2및 NH3중의 어느 하나가 사용될 수 있다. 또한, 탄탈륨산화막의 형성을 촉진하고 막질을 개선하기 위하여, 반응기체를 이온화할 수 있도록 플라즈마 파워가 10W ∼ 3㎾인 조건에서 플라즈마를 이용한 플라즈마 형성방법을 사용할 수도 있다.In the step of forming the tantalum oxide film, an oxygen-containing gas or a hydrogen-containing gas was used together at a flow rate in the range of 0.01 sccm to 10 slm. As a gas containing an oxygen component, any one of O 2 , N x O, or O 3 may be used. As a gas containing a hydrogen component, H 2 , SiH 4 , Si 2 H 6 , BH 3 , AsH 3 , Any one of PH 3 , GeH 4 , SiH 2 Cl 2 and NH 3 can be used. In addition, in order to promote the formation of the tantalum oxide film and to improve the film quality, a plasma forming method using a plasma may be used under conditions in which the plasma power is 10 W to 3 kW to ionize the reactant.
또한, 상기 탄탈륨산화막을 형성시키기 위해 사용한 탄탈륨의 원료로서 Ta[N(C2H5)2]5을 사용할 수 있다. 이 경우, 상기 원료는 분자량 541.6이고 상온에서노란색의 액체로 존재하며 끓는점이 10-2㎜Hg에서 110℃인 물성을 갖는다. Ta[N(C2H5)2]5로 탄탈륨산화막을 증착하려면 산소와 수소가 함유된 기체 분위기에서 처리하여 탄탈륨산화막을 얻을 수 있다. 또한, Ta[N(CH3)2]5을 산소와 수소가 함유된 기체 분위기에서 처리하여 탄탈륨산화막을 얻을 수도 있다. 이 때, 탄탈륨 화합물 가스를 0.01sccm ~ 10slm 범위내의 유동속도로 상기 반응기 내로 공급하고, 증착온도는 300℃ ~ 700℃, 그리고 반응기 내의 증착압력은 1mTorr ~ 100Torr의 범위에서 실시한다. 그리고, 상기 탄탈륨산화막의 형성단계에서, 산소성분함유 기체 혹은 수소성분함유 기체를 0.01sccm ~ 10slm의 유량으로 함께 사용하였다. 상기 탄탈륨산화막의 형성단계에서 사용되는 반응기체를 플라즈마에 의해 이온화하여 사용할 수도 있다.In addition, Ta [N (C 2 H 5 ) 2 ] 5 may be used as a raw material of tantalum used to form the tantalum oxide film. In this case, the raw material has a molecular weight of 541.6 and exists as a yellow liquid at room temperature, and has a boiling point of 110 ° C. at 10 −2 mmHg. To deposit a tantalum oxide film with Ta [N (C 2 H 5 ) 2 ] 5 , a tantalum oxide film may be obtained by treating in a gas atmosphere containing oxygen and hydrogen. In addition, a tantalum oxide film may be obtained by treating Ta [N (CH 3 ) 2 ] 5 in a gas atmosphere containing oxygen and hydrogen. At this time, the tantalum compound gas is supplied into the reactor at a flow rate within the range of 0.01 sccm to 10 slm, the deposition temperature is 300 ℃ to 700 ℃, and the deposition pressure in the reactor is carried out in the range of 1 mTorr ~ 100 Torr. In the step of forming the tantalum oxide film, an oxygen-containing gas or a hydrogen-containing gas was used together at a flow rate of 0.01 sccm to 10 slm. The reactive gas used in the formation of the tantalum oxide film may be ionized by plasma.
또한, 상기 탄탈륨산화막을 형성시키기 위해 사용한 탄탈륨의 원료로서 TaCl5을 사용할 수도 있다. 이 역시 상기와 같은 공정조건에서 탄탈륨산화막 형성공정을 진행할 수 있다.In addition, TaCl 5 may be used as a raw material of tantalum used to form the tantalum oxide film. This also can proceed to the tantalum oxide film forming process under the above process conditions.
그리고, 상기 탄탈륨산화막의 형성단계에서, 산소성분함유 기체 혹은 수소성분함유 기체 이외에 비활성 기체 및 비활성원소함유 기체를 사용할 수도 있다. 이 역시, 공정조건은 상기한 산소성분함유 기체 혹은 수소성분함유 기체의 공정조건과 같다.In addition, in the forming of the tantalum oxide film, an inert gas and an inert element-containing gas may be used in addition to the oxygen-containing gas or the hydrogen-containing gas. Again, the process conditions are the same as those of the above-described oxygen-containing gas or hydrogen-containing gas.
이후, 상기 탄탈륨산화막을 형성한 후에는 그 계면특성 및 막질을 개선하기 위해, 플라즈마 처리(in-situ plasma anneal treatment)를 수행한다.(S5) 상기 탄탈륨산화막의 형성 공정이 진행된 반응기와 동일한 반응기 또는 저산소 분위기를 통해 이동한 다른 반응기에서 플라즈마 처리를 수행한다. 이 때, 이 단계에서는 산소성분함유 기체, 질소성분함유 기체 및 수소성분함유 기체로 구성된 기체군으로부터 선택된 하나 이상의 기체 플라즈마를 이용할 수 있다. 즉, 수소성분함유 기체와 질소성분함유 기체와 산소성분함유 기체 플라즈마를 동시에 사용하거나, 상기 기체군들 중에서 택일하여 사용할 수 있다. 이 때, 플라즈마 처리조건은, 선택된 기체의 유동속도는 1sccm ~ 10slm, 반응기내의 압력은 0.1mTorr ~ 100Torr, 플라즈마 파워는 10W ~ 3㎾, 반도체 기판의 온도는 300℃ ~ 700℃이다.Thereafter, after the tantalum oxide film is formed, in-situ plasma anneal treatment is performed to improve its interfacial properties and film quality. (S5) The same reactor as the reactor in which the tantalum oxide film is formed or the process of forming the tantalum oxide film is performed. Plasma treatment is performed in another reactor that is moved through a low oxygen atmosphere. In this step, at least one gas plasma selected from a gas group consisting of an oxygen-containing gas, a nitrogen-containing gas, and a hydrogen-containing gas may be used. That is, the hydrogen-containing gas, the nitrogen-containing gas and the oxygen-containing gas plasma may be used simultaneously or alternatively among the above gas groups. At this time, the plasma treatment conditions, the flow rate of the selected gas is 1sccm ~ 10slm, the pressure in the reactor is 0.1mTorr ~ 100Torr, the plasma power is 10W ~ 3Pa, the temperature of the semiconductor substrate is 300 ℃ ~ 700 ℃.
한편, 본 실시예에서는 진행하지 않았지만 하부전극 형성단계(S3) 이후, 또는 탄탈륨산화막 형성단계(S4) 이후에 그 표면을 질화처리하는 단계를 더 거칠수도 있다. 이는 탄탈륨산화막으로부터 산소가 계면을 통해 이탈할 경우 발생하는 탄탈륨산화막 내의 산소결핍을 방지하기 위함이다.On the other hand, although not proceeding in the present embodiment, the surface of the surface after the lower electrode forming step (S3), or after the tantalum oxide film forming step (S4) may be further roughened. This is to prevent oxygen deficiency in the tantalum oxide film generated when oxygen escapes from the tantalum oxide film through the interface.
이와 같이 탄탈륨산화막을 형성한 다음, 동일 반응기에서 상부전극을 형성하여 캐퍼시터의 기본구조를 완성한다.(S6) 물론, 진공이나 저산소 분위기에서 반도체 기판을 다른 반응기로 이동시킨 후에 상부전극의 형성공정을 진행하여도 좋다. 이 때, 상부 전극으로는, 도핑된 실리콘막, 질화 금속막, 노블 금속막, 내화물 금속막 및 니어-노블 금속막 및 전도성 산화막 중의 어느 하나를 사용할 수 있으며, 하부전극과 마찬가지로 전도성 산화막에는 RuO2또는 IrO2가 포함된다.After forming the tantalum oxide film as described above, the upper electrode is formed in the same reactor to complete the basic structure of the capacitor. (S6) Of course, the process of forming the upper electrode after moving the semiconductor substrate to another reactor in a vacuum or low oxygen atmosphere. You may proceed. At this time, the upper electrode, the doped silicon film, a metal nitride film, a noble metal film, a refractory metal film and the near-noble metal film and the conductivity can be used any one of an oxide film, as in the lower electrode, the conductive oxide RuO 2 Or IrO 2 .
특히, 상기에서 탄탈륨산화막을 형성할 때 탄탈륨 소스가스로서 Ta[N(CH3)2]5혹은 Ta[N(C2H5)2]5를 사용한 경우에는, 상부전극으로써 탄탈륨질화막을 이용하면, 단일소스를 이용하여 탄탈륨산화막과 탄탈륨질화막을 형성할 수 있다.In particular, when Ta [N (CH 3 ) 2 ] 5 or Ta [N (C 2 H 5 ) 2 ] 5 is used as the tantalum source gas when the tantalum oxide film is formed, the tantalum nitride film is used as the upper electrode. The tantalum oxide film and the tantalum nitride film can be formed using a single source.
상기한 전공정이 열처리에 의한 공정이 아니라 플라즈마에 의한 공정이므로 S2 내지 S6의 공정단계는 공정중에 사용되는 기체가 플라즈마 이온화되어 사용된다.Since the preceding process is not a process by heat treatment but a process by plasma, the process steps of S2 to S6 are used after the gas used in the process is plasma ionized.
이와 같은 일련의 단위공정이 하나 이상의 반응기를 가진 반도체 제조장비에서 진행될 때, 사전 세정공정, 하부전극 형성공정, 도핑 및 플라즈마 처리공정, 유전막 형성공정 및 상부전극 형성공정을 차례로 동일 반응기에서 진행하거나, 진공이나 저산소 분위기를 통해 반도체 기판을 이동시킨 후 다른 반응기에서 진행하면, 자연산화막의 성장 및 오염입자의 발생을 방지할 수 있다.When such a series of unit processes are performed in semiconductor manufacturing equipment having one or more reactors, the pre-cleaning process, the lower electrode forming process, the doping and plasma processing process, the dielectric film forming process and the upper electrode forming process are sequentially performed in the same reactor, By moving the semiconductor substrate through a vacuum or low oxygen atmosphere and then proceeding in another reactor, it is possible to prevent growth of the native oxide film and generation of contaminant particles.
상기한 바와 같이, 본 발명은 기존의 문제점을 개선한 것으로서 다음과 같은 몇 가지 효과가 있다.As described above, the present invention improves existing problems and has several effects as follows.
첫째, 사전 세정공정, 하부전극 형성공정, 도핑공정, 탄탈륨산화막 형성공정 및 상부전극 형성공정의 일부 또는 전부를 일관적으로 진행할 수 있으므로 자연산화막의 성장 및 오염입자의 발생을 방지할 수 있다.First, since some or all of the pre-cleaning process, the lower electrode forming process, the doping process, the tantalum oxide film forming process and the upper electrode forming process can be performed consistently, it is possible to prevent the growth of the natural oxide film and the generation of contaminant particles.
둘째, 탄탈륨산화막을 증착한 후 산소 플라즈마 처리를 하므로, 플라즈마로 활성화된 산소로 저온에서도 산소 충진율이 높아 누설 전류가 감소한다.Secondly, since the tantalum oxide film is deposited and then subjected to oxygen plasma treatment, the leakage current is reduced due to high oxygen filling rate even at low temperatures with oxygen activated by plasma.
셋째, 기존의 방식이 원활한 산소 충진을 위해서 고온에서 과량의 산소가스를 주입하는 것과는 달리, 상대적으로 소량의 산소를 저온에서 처리하므로 하부전극과 탄탈륨산화막의 계면에 실리콘질화산화막의 두께를 얇게 조절하는 것이 가능하다. 또한, 종래의 800℃ 이상의 고온 열처리 대신 플라즈마를 이용하므로 열버젯(thermal budget)을 줄일 수 있고, 전체 공정이 플라즈마를 이용하는 저온공정이므로 향후 GDRAM급 이상이나 MML(Merged Memory Logic)소자에 이용이 가능하다.Third, unlike the conventional method of injecting excess oxygen gas at high temperature for smooth oxygen filling, relatively small amount of oxygen is processed at low temperature, so that the thickness of the silicon nitride oxide film is adjusted thinly at the interface between the lower electrode and the tantalum oxide film. It is possible. In addition, since the plasma is used instead of the high temperature heat treatment of more than 800 ℃, the thermal budget can be reduced, and since the whole process is a low temperature process using the plasma, it can be used in future GDRAM level or MML (Merged Memory Logic) devices. Do.
넷째, 종래의 탄탈륨산화막의 탄탈륨원료로서 주로 사용하던 Ta(OEt)5를 대체할 수 있는, Ta(OEt)3(OR)2을 사용하므로 얻을 수 있는 효과로써, 증기압이 Ta(OEt)5보다 같거나 높아서 현재까지 Ta(OEt)5용으로 개발된 대부분의 화학증착장치를 모두 이용할 수 있을 뿐만 아니라, Ta(OEt)5-n(OR)n의 녹는점은 -20℃이하로 상온(21℃)근처에서 녹는점을 갖는 Ta(OEt)5보다 훨씬 낮아서 화학적 안정이 높으며 응축 등으로 문제가 거의 없는 우수한 특성의 화합물 전구체를 제공할 수 있는 효과가 있다.Fourth, the effect obtained by using Ta (OEt) 3 (OR) 2 , which can replace Ta (OEt) 5 , which is mainly used as a tantalum raw material of the conventional tantalum oxide film, the vapor pressure is higher than Ta (OEt) 5 The same or higher temperature makes it possible to use most of the chemical vapor deposition apparatuses developed for Ta (OEt) 5 so far, and the melting point of Ta (OEt) 5-n (OR) n is -20 ℃ or lower. It is much lower than Ta (OEt) 5, which has a melting point in the vicinity of ℃), and thus has a high chemical stability, and has an effect of providing a compound precursor having excellent properties with little problem due to condensation.
다섯째, 캐퍼시터를 형성하는 공정이 클러스터 용기(cluster tool) 내에서 진행되므로 처리소요시간(turn around time)이 짧아 수율이 높을 뿐 아니라, 매엽식(single type)공정으로 대구경 반도체 기판도 처리할 수 있다.Fifth, since the process of forming the capacitor is performed in a cluster tool, the turn-around time is short, so that the yield is high, and the large-diameter semiconductor substrate can be processed by a single type process. .
여섯째, 탄탈륨산화막의 탄탈륨 원료로서 Ta[N(CH3)2]5혹은 Ta[N(C2H5)2]5를 사용한 경우에는 단일소스로써 탄탈륨산화막과 상부전극인 탄탈륨질화막을 형성할 수 있다.Sixth, in the case of using Ta [N (CH 3 ) 2 ] 5 or Ta [N (C 2 H 5 ) 2 ] 5 as a tantalum raw material of the tantalum oxide film, a tantalum oxide film and an upper electrode tantalum nitride film can be formed as a single source. have.
Claims (4)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19970062675 | 1997-11-25 | ||
| KR1019970062675 | 1997-11-25 | ||
| KR97-62675 | 1997-11-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990044807A KR19990044807A (en) | 1999-06-25 |
| KR100292218B1 true KR100292218B1 (en) | 2001-07-12 |
Family
ID=37526222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035473A KR100292218B1 (en) | 1997-11-25 | 1998-08-31 | Method of fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100292218B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673187B1 (en) * | 2000-06-20 | 2007-01-22 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor |
| KR20020039838A (en) * | 2000-11-22 | 2002-05-30 | 박종섭 | Method for Fabricating Capacitor of Semiconductor Device |
| JP2003007697A (en) * | 2001-06-21 | 2003-01-10 | Hitachi Kokusai Electric Inc | Method for manufacturing semiconductor device, method and apparatus for processing substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940020569A (en) * | 1993-02-17 | 1994-09-16 | 세끼모또 다다히로 | Method for manufacturing a semiconductor memory device |
| KR960026316A (en) * | 1994-12-21 | 1996-07-22 | 김주용 | Cleaning Method of Semiconductor Substrate |
-
1998
- 1998-08-31 KR KR1019980035473A patent/KR100292218B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940020569A (en) * | 1993-02-17 | 1994-09-16 | 세끼모또 다다히로 | Method for manufacturing a semiconductor memory device |
| KR960026316A (en) * | 1994-12-21 | 1996-07-22 | 김주용 | Cleaning Method of Semiconductor Substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990044807A (en) | 1999-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5963833A (en) | Method for cleaning semiconductor wafers and | |
| RU2199168C2 (en) | Method for producing integrated-circuit capacitor having improved characteristics of electrode and insulating layers (alternatives) and capacitors produced by this method | |
| KR100624903B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100297628B1 (en) | Method for manufacturing semiconductor devices | |
| CN1187810C (en) | Manufacture of capacitor for semiconductor device | |
| KR100286011B1 (en) | Method for fabricating capacitor of semiconductor device | |
| US6852136B2 (en) | Method for manufacturing tantalum oxy nitride capacitors | |
| KR20020083772A (en) | capacitor of semiconductor device and method for fabricating the same | |
| US6911233B2 (en) | Method for depositing thin film using plasma chemical vapor deposition | |
| KR100328454B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| KR100292218B1 (en) | Method of fabricating semiconductor device | |
| US7157334B2 (en) | Method of manufacturing flash memory device | |
| KR100292088B1 (en) | Method of fabricating semiconductor device | |
| KR100250519B1 (en) | Method for manufacturing semiconductor device | |
| JPH07130668A (en) | Method of forming semiconductor film and method of fabricating thin film semiconductor device, and method of heat-treating substrate and method of chemical vapor deposition | |
| KR100507865B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100324718B1 (en) | Method for fabricating semiconductor devices | |
| KR100882090B1 (en) | Method for fabricating capacitor of semiconductor device | |
| KR100524685B1 (en) | Manufacturing Method of Dielectric Capacitor of Semiconductor Device | |
| KR100382370B1 (en) | Preventive treatment method of susceptor of CVD device | |
| KR960016220B1 (en) | Manufacturing method of semiconductor device | |
| KR20040059783A (en) | Method of manufacturing capacitor for semiconductor device | |
| KR20020016313A (en) | Method for manufactruing capacitor in semiconductor device | |
| JP2003178990A (en) | Substrate heat treatment method, method of manufacturing semiconductor device, chemical vapor deposition method and display | |
| JP2000100806A5 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101217 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |