KR100288964B1 - multi-layered transformer for high frequency - Google Patents

multi-layered transformer for high frequency Download PDF

Info

Publication number
KR100288964B1
KR100288964B1 KR1019990007417A KR19990007417A KR100288964B1 KR 100288964 B1 KR100288964 B1 KR 100288964B1 KR 1019990007417 A KR1019990007417 A KR 1019990007417A KR 19990007417 A KR19990007417 A KR 19990007417A KR 100288964 B1 KR100288964 B1 KR 100288964B1
Authority
KR
South Korea
Prior art keywords
capacitor
pattern
ceramic
coil
ceramic sheet
Prior art date
Application number
KR1019990007417A
Other languages
Korean (ko)
Other versions
KR20000059649A (en
Inventor
박인식
임욱
유찬세
강남기
안달
박준석
고현종
김상철
류대원
Original Assignee
김춘호
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김춘호, 전자부품연구원 filed Critical 김춘호
Priority to KR1019990007417A priority Critical patent/KR100288964B1/en
Publication of KR20000059649A publication Critical patent/KR20000059649A/en
Application granted granted Critical
Publication of KR100288964B1 publication Critical patent/KR100288964B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

이 발명의 고주파용 적층형 트랜스포머에서, 다수의 제1 세라믹 시트에는 도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 이 비어홀을 통하여 연결되어 제1 인덕터를 형성하는 제1 코일 패턴이 각각 형성되어 있다. 그리고, 제2 세라믹 시트에는 제1 세라믹 시트의 제1 코일 패턴과 연결되는 제1 캐패시터 패턴이 형성되어 있고, 제3 세라믹 시트에는 제2 캐패시터 패턴이 형성되어 있으며, 제2 및 제3 세라믹 시트는 서로 일정 간격을 두고 형성되어 제1 캐패시터를 형성한다. 다수의 제4 세라믹 시트에는 비어홀이 각각 형성되어 있고, 이 비어홀을 통하여 제2 인덕터를 형성하는 제2 코일 패턴이 각각 형성되어 있으며, 상기 제2 코일 패턴은 상기 제3 세라믹 시트의 제2 캐패시터 패턴과 연결된다. 그리고, 제5 세라믹 시트에는 제2 코일 패턴과 연결되는 제3 캐패시터 패턴이 형성되어 있고, 제6 세라믹 시트에는 제4 캐패시터 패턴이 형성되어 있으며, 제5 및 제6 세라믹 시트는 서로 일정 간격을 두고 형성되어 제2 캐패시터를 형성한다. 이러한 적층형 트랜스포머는 캐패시터를 사용함에 따라, 저용량의 인덕터를 사용하여도 높은 임피던스 변환율을 얻을 수 있으며, 소형으로 제조가 가능하고, 제조 공정이 간단하다.In the high frequency multilayer transformer of the present invention, a plurality of first ceramic sheets are formed with via holes filled with conductive paste, respectively, and first coil patterns connected with the via holes to form a first inductor, respectively. In addition, a first capacitor pattern connected to the first coil pattern of the first ceramic sheet is formed on the second ceramic sheet, a second capacitor pattern is formed on the third ceramic sheet, and the second and third ceramic sheets It is formed at a predetermined interval from each other to form a first capacitor. Via holes are formed in the plurality of fourth ceramic sheets, respectively, and second coil patterns for forming a second inductor are formed through the via holes, and the second coil patterns are second capacitor patterns of the third ceramic sheet. Connected with In addition, a third capacitor pattern connected to the second coil pattern is formed on the fifth ceramic sheet, a fourth capacitor pattern is formed on the sixth ceramic sheet, and the fifth and sixth ceramic sheets are spaced apart from each other. Formed to form a second capacitor. Since the multilayer transformer uses a capacitor, a high impedance conversion rate can be obtained even by using a low capacitance inductor, can be manufactured compactly, and the manufacturing process is simple.

Description

고주파용 적층형 트랜스포머{multi-layered transformer for high frequency}Multi-layered transformer for high frequency

이 발명은 트랜스포머(transformer)에 관한 것으로, 더욱 상세하게 말하자면, 적층형으로 형성된 고주파용 트랜스포머에 관한 것이다.The present invention relates to a transformer, and more particularly, to a transformer for high frequency formed in a stacked form.

일반적으로 트랜스포머는 하나의 회로에서 교류 전력을 받아 전자 유도 작용에 의해 다른 회로에 전력을 공급하는 장치로서, 변압기(變壓機) 또는 변성기(變成機)라고도 불려진다. 트랜스포머는 구조에 따라서 적층형, 권선형 등 여러 가지로 분류할 수 있으며, 이중에서도 적층형이 널리 보급되어 가고 있는 추세이다.In general, a transformer is an apparatus that receives alternating current power in one circuit and supplies power to another circuit by an electromagnetic induction action, and is also called a transformer or a transformer. Transformers can be classified into various types, such as stacked type and winding type, depending on the structure. Among them, the stacked type is widely used.

이하, 첨부된 도면을 참조로 하여 종래의 적층형 트랜스포머의 구조에 대하여 설명한다.Hereinafter, a structure of a conventional multilayer transformer will be described with reference to the accompanying drawings.

도 1에 종래의 적층형 트랜스포머의 구조가 도시되어 있다.1 shows the structure of a conventional stacked transformer.

첨부한 도 1에 도시되어 있듯이, 종래의 적층형 트랜스포머는 순차적으로 형성되는 제1 인덕터(L10)와, 제2 인덕터(L20)로 이루어진다.As shown in FIG. 1, the conventional multilayer transformer includes a first inductor L10 and a second inductor L20 that are sequentially formed.

제1 인덕터(L10)는 단자(terminal) 패턴이 형성되어 있는 두 세라믹(페라이트 또는 저유전율) 시트(sheet)(20,60)와, 이들 세라믹 시트(20,60) 사이에 코일을 형성하기 위한 금속 패턴(이하, 코일 패턴이라 명명함)이 형성되어 있는 다수의 세라믹 시트(30,40,50)로 이루어진다.The first inductor L10 is used to form a coil between two ceramic (ferrite or low dielectric constant) sheets 20 and 60 having a terminal pattern formed thereon, and the ceramic sheets 20 and 60. A plurality of ceramic sheets 30, 40, and 50 on which metal patterns (hereinafter referred to as coil patterns) are formed.

제2 인덕터(L2)도 단자 패턴이 형성되어 있는 두 세라믹 시트(70,150)와, 이들 세라믹 시트(70,150) 사이에 코일 패턴이 형성되어 있는 다수의 세라믹 시트(80, 90,…,140)로 이루어진다.The second inductor L2 also includes two ceramic sheets 70 and 150 having a terminal pattern formed thereon, and a plurality of ceramic sheets 80, 90,... 140 having a coil pattern formed between the ceramic sheets 70 and 150. .

제1 및 제2 인덕터(L1, L2)의 각 시트(20∼150)는 순차적으로 적층되고, 이들을 가운데 두고 양쪽으로 금속 패턴이 없는 세라믹 시트(10, 160)가 형성되어 있다.Each sheet 20 to 150 of the first and second inductors L1 and L2 are sequentially stacked, and ceramic sheets 10 and 160 having no metal patterns are formed on both sides thereof.

제1 및 제2 인덕터(L1, L2)에서, 세라믹 시트(20, 60, 70, 150)에는 외부 회로와 전기적으로 연결하기 위한 단자 패턴(21,61,71,151)과 코일 패턴(22,62,72,152)이 각각 형성되어 있으며, 이 코일 패턴의 끝에는 비어홀(23,63,73,153)이 각각 형성되어 있다.In the first and second inductors L1 and L2, the ceramic sheets 20, 60, 70, and 150 have terminal patterns 21, 61, 71, 151, and coil patterns 22, 62, for electrically connecting to an external circuit. 72 and 152 are formed, respectively, and via holes 23, 63, 73 and 153 are formed at the end of the coil pattern.

세라믹 시트(30,40,50,80,90,…,140)에는 가장 자리를 따라 코일 패턴(31,41,51,81,91,…,141)이 각각 형성되어 있고, 이러한 코일 패턴의 끝에는 비어홀(32,42,52,82,92,…,142)이 각각 형성되어 있다.In the ceramic sheets 30, 40, 50, 80, 90, ..., 140, coil patterns 31, 41, 51, 81, 91, ..., 141 are formed along edges, respectively. Via holes 32, 42, 52, 82, 92, ..., 142 are formed, respectively.

이들 비어홀안에는 도전성 페이스트(paste)가 채워져 있으므로, 각 시트에 형성된 패턴이 도전성 페이스트를 통하여 연결된다. 즉, 제1 인덕터(L10)의 각 시트(20∼60)에 형성된 코일 패턴이 도전성 페이스트를 통하여 서로 연결되고, 제2 인덕터(L20)의 각 시트(70∼150)에 형성된 코일 패턴이 도정성 페이스트를 통하여 서로 연결된다.Since these via holes are filled with a conductive paste, the patterns formed on the sheets are connected through the conductive paste. That is, the coil patterns formed on the sheets 20 to 60 of the first inductor L10 are connected to each other through the conductive paste, and the coil patterns formed on the sheets 70 to 150 of the second inductor L20 are conductive. It is connected to each other through the paste.

따라서, 비어홀을 통하여 연결되는 이들 코일 패턴은 각각 형성함으로써, 제1 및 제2 인덕터(L120,L20)의 인덕턴스값이 각각 구현된다. 이 때, 인덕턴스의 값은 코일 패턴의 길이, 코일의 감긴 횟수, 코일 패턴의 폭(면적)에 의하여 결정된다.Accordingly, by forming the coil patterns connected through the via holes, respectively, inductance values of the first and second inductors L120 and L20 are realized. At this time, the value of the inductance is determined by the length of the coil pattern, the number of turns of the coil, and the width (area) of the coil pattern.

이러한 구조로 이루어진 종래의 적층형 트랜스포머에서, 외부로부터 터미널 단자에 전기적인 신호가 인가되면 입력측의 인덕터 예를 들어 제1 인덕터(L10)의 코일에 자계가 형성된다. 제1 인덕터(L10)에 형성된 자계의 자력선의 변화에 따라 출력측의 인덕터 예를 들어 제2 인덕터(L20)에 전류 변화가 발생하게 됨으로써, 임피던스 변화가 얻어진다.In a conventional stacked transformer having such a structure, when an electrical signal is applied to the terminal terminal from the outside, a magnetic field is formed in the coil of the inductor of the input side, for example, the first inductor L10. As a change in the magnetic lines of the magnetic field formed in the first inductor L10 causes a current change in the inductor on the output side, for example, the second inductor L20, an impedance change is obtained.

이와 같이 종래에는 각각 다른 코일 길이를 가지는 2개의 인덕터를 이용하여 임피던스를 변화시켜 트랜스포머의 입력측 회로와 출력측 회로의 임피던스 정합을 수행하였다.As described above, the impedance matching between the input circuit and the output circuit of the transformer is performed by changing the impedance using two inductors having different coil lengths.

이와 같이 하나의 인덕터를 형성하기 위한 코일 패턴이 다수의 시트상에 형성되어 있는 트랜스포머와는 달리, 구조를 보다 소형화하기 위하여, 하나의 인덕터를 형성하기 위한 코일 패턴이 하나의 시트상에 형성되어 있는 적층형 트래스포머가 개발되었다. 도 2에 이러한 종래의 적층형 트랜스포머의 구조가 도시되어 있다.Unlike the transformer in which the coil pattern for forming one inductor is formed on a plurality of sheets as described above, in order to further reduce the structure, the coil pattern for forming one inductor is formed on one sheet. Stacked transformers have been developed. 2 shows the structure of such a conventional stacked transformer.

첨부한 도 2에서와 같이, 종래의 또 다른 적층형 트랜스포머는 그라운드 단자 패턴(201, 241)이 형성되어 있는 두 개의 세라믹 시트(200,240)가 있으며, 이들 세라믹 시트(200,240) 사이에 입력 단자 패턴(211)이 형성되어 있는 세라믹 시트(210)와, 제1 코일 패턴(221)이 형성되어 있는 세라믹 시트(220)와, 제2 및 제3 코일 패턴(231,232)과 제1 및 제2 출력 단자 패턴(235,236)이 형성되어 있는 세라믹 시트(230)가 순차적으로 형성되어 있다.As shown in FIG. 2, another conventional stacked transformer includes two ceramic sheets 200 and 240 having ground terminal patterns 201 and 241 formed therebetween, and an input terminal pattern 211 between the ceramic sheets 200 and 240. ), The ceramic sheet 210 having the first sheet, the ceramic sheet 220 having the first coil pattern 221 formed thereon, the second and third coil patterns 231 and 232, and the first and second output terminal patterns ( Ceramic sheets 230 having 235 and 236 formed thereon are sequentially formed.

세라믹 시트(220)의 제1 코일 패턴(221)은 두 개의 제1 및 제2 패턴(2211,2212)이 서로 병렬로 연결되어 하나의 코일을 형성한다. 제1 패턴(2211)의 끝에 비어홀(222)이 형성되어 있으며, 세라믹 시트(210)의 입력 단자 패턴(201)의 끝에도 비어홀(212)이 형성되어 있다.In the first coil pattern 221 of the ceramic sheet 220, two first and second patterns 2211 and 2212 are connected in parallel to each other to form one coil. The via hole 222 is formed at the end of the first pattern 2211, and the via hole 212 is also formed at the end of the input terminal pattern 201 of the ceramic sheet 210.

세라믹 시트(230)의 제 2 및 제3 코일 패턴(231,232)은 각각 하나의 코일을 형성하며, 서로 병렬로 형성되어 있다. 제2 및 제3 코일 패턴(231,232)은 서로 분리되어 있으며, 제2 및 제3 코일 패턴(231,232)의 일측 끝에도 비어홀(233, 234)이 각각 형성되어 있으며, 타측 끝은 제1 및 제2 출력 단자 패턴(235,236)과 연결되어 있다.The second and third coil patterns 231 and 232 of the ceramic sheet 230 respectively form one coil, and are formed in parallel with each other. The second and third coil patterns 231 and 232 are separated from each other, and via holes 233 and 234 are formed at one end of the second and third coil patterns 231 and 232, respectively, and the other ends of the first and second coil patterns 231 and 232. It is connected to the output terminal patterns 235 and 236.

이들 비어홀(212,222,233,234)에도 도전성 페이스트가 채워져 있어서, 세라믹 시트(210)의 입력 단자 패턴(211)은 세라믹 시트(220)의 제1 코일 패턴(221)과 연결되고, 세라믹 시트(230)의 제2 및 제3 코일 패턴(232,233)은 세라믹 시트(240)의 그라운드 단자 패턴(241)과 연결된다.The via holes 212, 222, 233, and 234 are also filled with a conductive paste, so that the input terminal pattern 211 of the ceramic sheet 210 is connected to the first coil pattern 221 of the ceramic sheet 220, and the second of the ceramic sheet 230 is formed. And the third coil patterns 232 and 233 are connected to the ground terminal pattern 241 of the ceramic sheet 240.

이러한 구조로 이루어진 종래의 트랜스포머에 있어서, 입력 단자로 전기적인 신호가 인가되면 제1 코일 패턴(221)에 의해 형성되는 제1 코일에 자계가 형성되어, 제2 및 제3 코일 패턴(231,232)에 의해 형성되는 제2 및 제3 코일에 전류 변화가 발생됨으로써, 제1 및 제2 출력 단자의 임피던스가 변화하게 된다. 이 때에도 제1, 제2 및 제3 코일 패턴(221,231.232)의 길이 및 폭에 따라 인덕턴스값이 변화된다.In the conventional transformer having such a structure, when an electrical signal is applied to the input terminal, a magnetic field is formed in the first coil formed by the first coil pattern 221, and thus the second and third coil patterns 231 and 232 are applied. The current changes occur in the second and third coils formed by the current, thereby changing the impedances of the first and second output terminals. In this case, the inductance value changes according to the length and width of the first, second and third coil patterns 221, 231. 232.

그러나, 이러한 종래의 적층형 트랜스포머들에서, 높은 임피던스 변환율을 얻고자 하는 경우에는 소형화가 어려운 문제점이 있다. 보다 상세하게 말하자면, 일반적으로 트랜스포머에서 높은 임피던스 변환율(1:1, 1:2, 1:4 등)을 얻기 위해서는 상대적으로 높은 인덕턴스 비가 요구되기 때문에, 고용량의 인덕터가 필요하게 된다. 따라서 고용량의 인덕터를 제조하기 위해서는 많은 양의 시트의 적층이 요구됨으로써, 소형화가 어려워진다.However, in such conventional stacked transformers, miniaturization is difficult when a high impedance conversion ratio is to be obtained. More specifically, in order to obtain high impedance conversion ratios (1: 1, 1: 2, 1: 4, etc.) in a transformer, a relatively high inductance ratio is required, and therefore, a high capacity inductor is required. Therefore, in order to manufacture a high capacity inductor, a large amount of sheets are required to be stacked, which makes it difficult to miniaturize.

또한, 고용량의 인덕터 구현에 의한 크기 증가에 따라서, 트랜스포머의 입출력간의 삽입 손실이 증가되고, 출력측의 위상 변화가 커지게 되고, 입출력 임피던스 특성이 나빠지는 문제점이 발생한다.In addition, as the size increases due to the implementation of a high capacity inductor, the insertion loss between the input and output of the transformer is increased, the phase change on the output side is increased, and the input and output impedance characteristics are deteriorated.

또한, 도 2에 도시된 트랜스포머와 같이, 하나의 코일을 형성하는 코일 패턴이 하나의 시트상에 형성되어 있는 경우에는, 한정된 면적을 가지는 시트상에서 코일 패턴의 폭 및 길이를 증가시켜야 함으로써, 원하는 고용량의 인덕터를 구현할 수 없는 문제점이 발생한다.In addition, in the case where the coil pattern forming one coil is formed on one sheet as in the transformer shown in FIG. 2, the width and length of the coil pattern need to be increased on the sheet having a limited area, thereby increasing the desired high capacity. There is a problem that can not implement the inductor of.

그러므로, 이 발명의 목적은 높은 임피던스 변환율을 가지면서 삽입 손실 및 위상 특성이 향상된 고주파용 적층형 트랜스포머를 제공하기 위한 것이다.Therefore, an object of the present invention is to provide a high frequency multilayer transformer having high impedance conversion rate and improved insertion loss and phase characteristics.

도 1은 종래의 적층형 트랜스포머의 분해 사시도이다.1 is an exploded perspective view of a conventional stacked transformer.

도 2는 종래의 다른 적층형 트랜스포머의 분해 사시도이다.Figure 2 is an exploded perspective view of another conventional stacked transformer.

도 3은 이 발명의 실시예에 따른 적층형 트랜스포머의 분해 사시도이다.3 is an exploded perspective view of a stacked transformer according to an embodiment of the present invention.

도 4는 이 발명의 실시예에 따른 적층형 트랜스포머의 등가 회로도이다.4 is an equivalent circuit diagram of a stacked transformer according to an embodiment of the present invention.

도 5a는 이 발명의 실시예에 따른 1:1의 임피던스 변환율을 가지는 적층형 트랜스포머의 삽입 손실 특성을 나타낸 그래프이다.5A is a graph illustrating insertion loss characteristics of a multilayer transformer having an impedance conversion ratio of 1: 1 according to an embodiment of the present invention.

도 5b는 이 발명의 실시예에 따른 1:1의 임피던스 변환율을 가지는 적층형 트랜스포머의 반사 손실 특성을 나타낸 그래프이다.5B is a graph showing the reflection loss characteristics of the multilayer transformer having an impedance conversion ratio of 1: 1 according to the embodiment of the present invention.

도 6a 및 도 6b는 각각 이 발명의 실시예에 따른 1:1의 임피던스 변환율을 가지는 적층형 트랜스포머의 제1 및 제2 출력 단자에서의 신호 위상 특성을 나타낸 그래프이다.6A and 6B are graphs showing signal phase characteristics of first and second output terminals of a stacked transformer having an impedance conversion ratio of 1: 1 according to an embodiment of the present invention.

도 7a 및 도 7b는 각각 이 발명의 실시예에 따른 1:4의 임피던스 변환율을 가지는 적층형 트랜스포머의 삽입 손실 및 반사 손실 특성을 나타낸 그래프이다.7A and 7B are graphs illustrating insertion loss and return loss characteristics of a multilayer transformer having an impedance conversion ratio of 1: 4 according to an embodiment of the present invention.

이러한 목적을 달성하기 위하여, 이 발명에 따른 고주파용 적층형 트랜스포머는 순차적으로 형성되는, 제1 인덕터를 형성하는 다수의 제1 세라믹 시트와, 제1 캐패시터를 형성하는 제2 및 제3 세라믹 시트와, 제2 인덕터를 형성하는 다수의 제4 세라믹 시트와, 제2 캐패시터를 형성하는 제5 및 제6 세라믹 시트를 포함한다.In order to achieve this object, the high-frequency multilayer transformer according to the present invention comprises a plurality of first ceramic sheets forming a first inductor, second and third ceramic sheets forming a first capacitor, sequentially formed; A plurality of fourth ceramic sheets forming a second inductor, and fifth and sixth ceramic sheets forming a second capacitor.

다수의 제1 세라믹 시트에는 도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 이 비어홀을 통하여 연결되어 제1 인덕터를 형성하는 제1 코일 패턴이 각각 형성되어 있다. 그리고, 제2 세라믹 시트에는 제1 세라믹 시트의 제1 코일 패턴과 연결되는 제1 캐패시터 패턴이 형성되어 있고, 제3 세라믹 시트에는 제2 캐패시터 패턴이 형성되어 있으며, 제2 및 제3 세라믹 시트는 서로 일정 간격을 두고 형성되어 제1 캐패시터를 형성한다.Via holes filled with conductive paste are formed in the plurality of first ceramic sheets, respectively, and first coil patterns connected to the via holes to form a first inductor are formed. In addition, a first capacitor pattern connected to the first coil pattern of the first ceramic sheet is formed on the second ceramic sheet, a second capacitor pattern is formed on the third ceramic sheet, and the second and third ceramic sheets It is formed at a predetermined interval from each other to form a first capacitor.

다수의 제4 세라믹 시트에는 비어홀이 각각 형성되어 있고, 이 비어홀을 통하여 제2 인덕터를 형성하는 제2 코일 패턴이 각각 형성되어 있으며, 제2 코일 패턴은 상기 제3 세라믹 시트의 제2 캐패시터 패턴과 연결된다. 그리고, 제5 세라믹 시트에는 제2 코일 패턴과 연결되는 제3 캐패시터 패턴이 형성되어 있으며, 제6 세라믹 시트에는 제4 캐패시터 패턴이 형성되어 있으며, 제5 및 제6 세라믹 시트는 서로 일정 간격을 두고 형성되어 제2 캐패시터를 형성한다.Via holes are formed in the plurality of fourth ceramic sheets, respectively, and second coil patterns forming second inductors are formed through the via holes, respectively, and the second coil patterns are formed by the second capacitor pattern of the third ceramic sheet. Connected. In addition, a third capacitor pattern connected to the second coil pattern is formed on the fifth ceramic sheet, a fourth capacitor pattern is formed on the sixth ceramic sheet, and the fifth and sixth ceramic sheets are spaced apart from each other. Formed to form a second capacitor.

다수의 제4 세라믹 시트중의 하나에는 제2 코일 패턴 및 제1 캐패시터 패턴과 연결되는 입력 단자 패턴이 형성되어 있으며, 제2 세라믹 시트에는 제1 캐패시터 패턴과 연결되는 제1 출력 단자 패턴이 형성되어 있으며, 제5 세라믹 시트에는 제3 캐패시터 패턴과 연결되는 제2 출력 단자 패턴이 형성되어 있다.An input terminal pattern connected to the second coil pattern and the first capacitor pattern is formed on one of the plurality of fourth ceramic sheets, and a first output terminal pattern connected to the first capacitor pattern is formed on the second ceramic sheet. The fifth ceramic sheet has a second output terminal pattern connected to the third capacitor pattern.

따라서, 입력 단자 패턴으로 입력되는 신호는 제1 인덕터 및 제1 캐패시터를 통하여 변환되어 제1 출력 단자 패턴으로 출력되고, 또한 제2 인덕터 및 제2 캐패시터를 통하여 변환되어 제2 출력 단자 패턴으로 출력된다.Therefore, the signal input to the input terminal pattern is converted through the first inductor and the first capacitor and output to the first output terminal pattern, and is also converted through the second inductor and the second capacitor and output to the second output terminal pattern. .

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3에 이 발명의 실시예에 따른 적층형 트랜스포머의 구조가 도시되어 있고, 도 4에 이 발명의 실시예에 따른 적층형 트랜스포머의 등가 회로가 도시되어 있다.3 shows a structure of a stacked transformer according to an embodiment of the present invention, and FIG. 4 shows an equivalent circuit of the stacked transformer according to an embodiment of the present invention.

첨부한 도 3에 도시되어 있듯이, 이 발명의 실시예에 따른 적층형 트랜스포머는, 동일선상에 순차적으로 형성되어 있는 제1 인덕터(L1), 제1 캐패시터(C1), 제2 인덕터(L2) 및 제2 캐패시터(C2)로 이루어진다.As shown in FIG. 3, the stacked transformer according to the embodiment of the present invention includes a first inductor L1, a first capacitor C1, a second inductor L2, and a second inductor sequentially formed on the same line. It consists of two capacitors C2.

제1 인덕터(L1)에는 그라운드 단자 패턴(301)과 코일을 형성하기 위한 코일 패턴(302)이 형성되어 있는 세라믹(페라이트 또는 저유전율) 시트(300)가 있으며, 이 세라믹 시트(300)의 아래에 코일 패턴(311, 321)이 각각 형성되어 있는 두 개의 세라믹 시트(310,320)가 순차적으로 형성되어 있다. 세라믹 시트(300,310,320)의 각 패턴(302,311,321)의 끝에는 비어홀(303,312,322)이 형성되어 있다.The first inductor L1 includes a ceramic (ferrite or low dielectric constant) sheet 300 on which a ground terminal pattern 301 and a coil pattern 302 for forming a coil are formed, and below the ceramic sheet 300. Two ceramic sheets 310 and 320 having coil patterns 311 and 321 formed thereon are sequentially formed. Via holes 303, 312, and 322 are formed at the ends of the patterns 302, 311, and 321 of the ceramic sheets 300, 310, and 320.

제1 캐패시터(C1)에는 제1 인덕터(L1)의 세라믹 시트(320)의 아래에 순차적으로 형성되어 있으며, 캐패시터를 형성하기 위한 캐패시터 패턴(331, 341)이 각각 형성되어 있는 두 개의 세라믹 시트(330,340)가 있다. 세라믹 시트(330)의 일측변에는 제1 캐패시터 패턴(331)과 연결되는 제1 출력 단자 패턴(333)이 형성되어 있으며, 세라믹 시트(330,340)의 캐패시터 패턴(331,341)의 일측변에는 비어홀(332,342)이 각각 형성되어 있다.Two ceramic sheets (1) are sequentially formed under the ceramic sheet (320) of the first inductor (L1) in the first capacitor (C1), and each of the capacitor patterns (331, 341) for forming the capacitor is formed. 330,340. The first output terminal pattern 333 connected to the first capacitor pattern 331 is formed at one side of the ceramic sheet 330, and the via holes 332 and 342 are formed at one side of the capacitor patterns 331 and 341 of the ceramic sheets 330 and 340. ) Are formed respectively.

제2 인덕터(L2)에는 제1 캐패시터(C1)의 세라믹 시트(340)의 아래에 형성되어 있고 제1 입력 단자 패턴(351)과 코일 패턴(352)이 형성되어 있는 세라믹 시트(350)가 있으며. 이 세라믹 시트(350)의 아래에 코일 패턴(361, 371)이 각각 형성되어 있는 두 개의 세라믹 시트(360,370)가 순차적으로 형성되어 있다. 세라믹 시트(350,360,370)의 각 패턴(352,361,371)의 끝에는 비어홀(353,362,372)이 형성되어 있다.The second inductor L2 includes a ceramic sheet 350 formed under the ceramic sheet 340 of the first capacitor C1 and having the first input terminal pattern 351 and the coil pattern 352 formed thereon. . Below the ceramic sheet 350, two ceramic sheets 360 and 370 in which coil patterns 361 and 371 are formed are sequentially formed. Via holes 353, 362 and 372 are formed at the ends of the patterns 352, 361 and 371 of the ceramic sheets 350, 360 and 370.

제2 캐패시터(C2)에는 제2 인덕터(L2)의 세라믹 시트(380)의 아래에 순차적으로 형성되어 있으며, 캐패시터 패턴(381, 391)이 각각 형성되어 있는 두 개의 세라믹 시트(380,390)가 있다. 세라믹 시트(380)의 일측변에는 캐패시터 패턴(381)과 연결되는 제2 출력 단자 패턴(383)이 형성되어 있으며, 캐패시터 패턴(381)의 일측변에는 비어홀(382)이 형성되어 있다. 세라믹 시트(390)의 일측변에는 캐패시터 패턴(391)과 연결되는 그라운드 단자 패턴(392)이 형성되어 있다.The second capacitor C2 includes two ceramic sheets 380 and 390 which are sequentially formed under the ceramic sheet 380 of the second inductor L2 and each of which has the capacitor patterns 381 and 391 formed thereon. A second output terminal pattern 383 connected to the capacitor pattern 381 is formed at one side of the ceramic sheet 380, and a via hole 382 is formed at one side of the capacitor pattern 381. A ground terminal pattern 392 connected to the capacitor pattern 391 is formed at one side of the ceramic sheet 390.

각 시트에 형성되어 있는 비어홀은 도전성 페이스트로 채워져 있어서, 각 시트에 형성된 코일 패턴 및 캐패시터 패턴이 도전성 페이스트를 통하여 연결된다.The via hole formed in each sheet is filled with a conductive paste, so that the coil pattern and the capacitor pattern formed in each sheet are connected through the conductive paste.

보다 상세하게 말하자면, 세라믹 시트(300∼320)에 형성된 코일 패턴(302,311,321)이 비어홀(303,312,322)를 통하여 연결되어 하나의 코일을 형성하며, 세라믹 시트(350∼370)에 형성된 코일 패턴(352,361,371)이 비어홀(353,362,372)를 통하여 연결되어 다른 하나의 코일을 형성한다.More specifically, the coil patterns 302, 311 and 321 formed on the ceramic sheets 300 to 320 are connected through the via holes 303, 312 and 322 to form one coil, and the coil patterns 352, 361 and 371 formed on the ceramic sheets 350 to 370 are It is connected through the via holes 353, 362 and 372 to form another coil.

이 때, 세라믹 시트(330,340)의 캐패시터 패턴(331,341)이 서로 연결되지 않고 일정 간격을 유지하여 하나의 캐패시터를 형성하며, 또한, 세라믹 시트(380,390)의 캐패시터 패턴(381,391)도 서로 연결되지 않고 일정 간격을 유지하여 다른 하나의 캐패시터를 형성한다.At this time, the capacitor patterns 331 and 341 of the ceramic sheets 330 and 340 are not connected to each other to form a single capacitor at a predetermined interval, and the capacitor patterns 381 and 391 of the ceramic sheets 380 and 390 are also not connected to each other. Spacing is formed to form another capacitor.

이 경우에, 세라믹 시트(320)의 코일 패턴(321)과 세라믹 시트(330)의 캐패시터 패턴(331)은 비어홀(322,332)를 통하여 서로 연결되며, 세라믹 시트(340)의 캐패시터 패턴(341)과 세라믹 시트(350)의 입력 단자 패턴(351)은 비어홀(342)를 통하여 연결된다. 또한, 세라믹 시트(370)의 코일 패턴(371)과 세라믹 시트(380)의 캐패시터 패턴(381)은 비어홀(372,382)를 통하여 서로 연결된다.In this case, the coil pattern 321 of the ceramic sheet 320 and the capacitor pattern 331 of the ceramic sheet 330 are connected to each other through the via holes 322 and 332, and the capacitor pattern 341 of the ceramic sheet 340 and the capacitor pattern 341. The input terminal pattern 351 of the ceramic sheet 350 is connected through the via hole 342. In addition, the coil pattern 371 of the ceramic sheet 370 and the capacitor pattern 381 of the ceramic sheet 380 are connected to each other through the via holes 372 and 382.

이 발명에 따른 적층형 트랜스포머에서는 위에 기술된 세라믹 시트(300,310,…,390)가 순차적으로 적층됨에 따라 2개의 인덕터(L1,L2)와 2개의 캐패시터(C1,C2)가 각각 구현되며, 각 소자간의 간섭을 피하기 위하여, 제1인덕터(L1), 제2 인덕터(L2), 제1 캐패시터(C1) 및 제2 캐패시터(C2)는 서로 100㎛ 이상의 간격을 두고 형성된다.In the multilayer transformer according to the present invention, as the ceramic sheets 300, 310, ..., 390 described above are sequentially stacked, two inductors L1 and L2 and two capacitors C1 and C2 are implemented, respectively. In order to avoid interference, the first inductor L1, the second inductor L2, the first capacitor C1, and the second capacitor C2 are formed at a distance of 100 μm or more from each other.

이러한 구조로 이루어진 이 발명의 실시예에 따른 적층형 트랜스포머의 등가 회로는 첨부한 도4에 도시된 바와 같다. 입력측의 부하(R1)에 적층형 트랜스포머의 입력 단자가 연결되고, 출력측의 부하(R2)에 제1 출력 단자가 연결되고, 출력측의 부하(R3)에 제2 출력 단자가 연결된다.An equivalent circuit of the stacked transformer according to the embodiment of the present invention having such a structure is as shown in FIG. An input terminal of the stacked transformer is connected to the load R1 on the input side, a first output terminal is connected to the load R2 on the output side, and a second output terminal is connected to the load R3 on the output side.

이와 같이 이 발명의 실시예에 따른 적층형 트랜스포머가 입출력측 부하에 연결되어 있는 상태에서, 입력측 부하(R1)를 통하여 트랜스포머의 입력 단자로 전기적인 신호가 인가되면, 제1 캐패시터(C1)의 정전 에너지 변환 및 제1 인덕터(L1)의 전자 에너지 변환이 교대로 발생되어 임피던스 변환이 이루어진다. 또한, 제2 인덕터(L2)의 전자 에너지 및 제2 캐패시터(C2)의 정전 에너지 변환이 교대로 발생되어 임피던스 변환이 이루어진다.As such, when an electrical signal is applied to the input terminal of the transformer through the input side load R1 and the stacked transformer according to the exemplary embodiment of the present invention is connected to the input / output side load, the electrostatic energy of the first capacitor C1 is applied. Conversion and electron energy conversion of the first inductor L1 are alternately generated to perform impedance conversion. In addition, the electron energy of the second inductor L2 and the electrostatic energy conversion of the second capacitor C2 are alternately generated to perform impedance conversion.

따라서, 제1 및 제2 출력 단자를 통하여 임피던스 변환에 따른 해당 신호가 출력되며, 제1 및 제2 출력 단자를 통해 출력되는 신호는 동일한 크기를 가지며, 약 180。의 위상차를 가진다.Accordingly, a corresponding signal according to impedance conversion is output through the first and second output terminals, and signals output through the first and second output terminals have the same magnitude and have a phase difference of about 180 °.

이와 같이 동작하는 이 발명에 따른 적층형 트랜스포머에서, 소정의 임피던스 변환율을 얻기 위해서는 제1 및 제2 인덕터(L1,L2)와 제1 및 제2 캐패시터(C1, C2)가 적정값을 가져야 한다.In the multilayer transformer according to the present invention operating as described above, the first and second inductors L1 and L2 and the first and second capacitors C1 and C2 should have appropriate values in order to obtain a predetermined impedance conversion rate.

입력되는 신호의 중심 주파수가 900㎒ ±100㎒인 상태에서 입출력간에 1:1의 임피던스 변환율을 얻기 위하여, 이 발명의 실시예에서는 제1 및 제2 인덕터(L1,L2)의 용량값을 12.5nH로 하고, 제1 및 제2 캐패시터(C1,C2)의 용량값을 2.5㎊로 하여 고주파용 적층형 트랜스포머를 구현하였다.In order to obtain an impedance conversion ratio of 1: 1 between input and output in a state where the center frequency of the input signal is 900 MHz ± 100 MHz, the capacitance values of the first and second inductors L1 and L2 are 12.5 nH. The capacitance of the first and second capacitors C1 and C2 was set to 2.5 Hz to implement a multilayer high-frequency transformer.

이와 같이 구현된 1:1의 임피던스 변환율을 가지는 이 발명의 실시예에 따른 고주파용 적층형 트랜스포머는 가로가 3.2㎜이고, 세로가 1.6㎜인 크기로 제작되었다. 도 5a에 이러한 적층형 트랜스포머의 대역내의 삽입 손실 특성이 도시되어 있으며, 도 5b에 대역내의 반사 손실 특성이 도시되어 있다. 도 5a 및 도 5b에 도시되어 있듯이 1:1의 임피던스 변환율을 가지는 적층형 트랜스포머에서, 신호 대역내의 삽입 손실과 반사 손실은 각각 1.4㏈(max), -12㏈(min)이다.The multilayer transformer for high frequency according to the embodiment of the present invention having an impedance conversion ratio of 1: 1 implemented as described above was manufactured in a size of 3.2 mm in width and 1.6 mm in length. In-band insertion loss characteristics of such a stacked transformer are shown in FIG. 5A, and in-band reflection loss characteristics are shown in FIG. 5B. As shown in Figs. 5A and 5B, in a stacked transformer having an impedance conversion ratio of 1: 1, the insertion loss and reflection loss in the signal band are 1.4 dB (max) and -12 dB (min), respectively.

또한, 도 6a에 1:1의 임피던스 변환율을 가지는 적층형 트랜스포머의 제1 출력 단자에서 출력되는 신호의 위상 특성이 도시되어 있으며, 도 6b에 제2 출력 단자에서 출력되는 신호의 위상 특성이 도시되어 있다. 첨부한 도 6a 및 도 6b에 도시되어 있듯이 제1 및 제2 출력 단자간의 위상차는 약 180°±8°이다.In addition, FIG. 6A shows a phase characteristic of a signal output from a first output terminal of a stacked transformer having an impedance conversion ratio of 1: 1, and FIG. 6B shows a phase characteristic of a signal output from a second output terminal. . As shown in FIGS. 6A and 6B, the phase difference between the first and second output terminals is about 180 ° ± 8 °.

또한, 입력 신호의 중심 주파수가 900㎒ ±100㎒인 상태에서 입출력간에 1:4의 임피던스 변환율을 얻기 위하여, 이 발명의 다른 실시예에서는 제1 및 제2 인덕터(L1,L2)의 용량값을 25nH로 하고, 제1 및 제2 캐패시터(C1,C2)의 용량값을 1.25㎊로 하여 고주파용 적층형 트랜스포머를 구현하였다.In addition, in order to obtain an impedance conversion ratio of 1: 4 between input and output in the state where the center frequency of the input signal is 900 MHz ± 100 MHz, the capacitance values of the first and second inductors L1 and L2 may be changed. A high-frequency multilayer transformer was implemented with 25 nH and capacitance values of the first and second capacitors C1 and C2 of 1.25 GHz.

이와 같이 구현된 1:4의 임피던스 변환율을 가지는 이 발명의 실시예에 따른 고주파용 적층형 트랜스포머는 가로가 2.0㎜이고, 세로가 1.2㎜인 크기로 제작되었으며, 도 7a에 이러한 적층형 트랜스포머의 대역내의 삽입 손실 특성이 도시되어 있으며, 도 7b에 대역내의 반사 손실 특성이 도시되어 있다.The high frequency multilayer transformer according to the embodiment of the present invention having an impedance conversion ratio of 1: 4 implemented as described above was manufactured to have a size of 2.0 mm in width and 1.2 mm in length, and it is inserted in a band of the multilayer transformer in FIG. 7A. Loss characteristics are shown, and the return loss characteristics in the band are shown in FIG. 7B.

첨부한 도 7a 및 도 7b에 도시되어 있듯이, 1:4의 임피던스 변환율을 가지는 이 발명의 실시예에 따른 고주파용 적층형 트랜스포머에서, 신호 대역내의 삽입 손실과 반사 손실은 각각 1.3㏈(max), -10.3㏈(min)이다.As shown in FIGS. 7A and 7B, in the high frequency stacked transformer according to the embodiment of the present invention having an impedance conversion ratio of 1: 4, the insertion loss and the reflection loss in the signal band are 1.3 dB (max), −, respectively. 10.3 m (min).

이외에도, 이 발명의 실시예에 따른 고주파용 적층형 트랜스포머에서는 인덕터만을 사용하는 종래의 트랜스포머와는 달리 캐패시터가 사용되고 있으므로, 크기를 작게 하면서도 고용량의 캐패시터를 얻을 수 있다. 고용량의 캐패시터를 얻기 위해서는 캐패시터를 형성하는 두 개의 세마릭 시트간의 두께를 줄이거나, 캐패시터 패턴의 면적을 크게 하여야 하나, 적층형 트랜스포머의 외각 치수는 정해져 있으며, 시트 사이의 간격을 줄이는 데도 한계가 있다.In addition, in the high frequency multilayer transformer according to the embodiment of the present invention, since a capacitor is used unlike a conventional transformer using only an inductor, a capacitor having a small size and a high capacity can be obtained. In order to obtain a high-capacitance capacitor, the thickness between two semaric sheets forming the capacitor should be reduced or the area of the capacitor pattern should be increased. However, the outer dimensions of the stacked transformers are determined, and there is a limit in reducing the gap between the sheets.

그러므로, 이 발명의 다른 실시예에서는 다수의 캐패시터를 형성하는 각각의 다수 세라믹 시트를 서로 병렬로 연결하여 고용량의 캐패시터를 가지는 적층형 트랜스포머를 구현할 수 있다.Therefore, in another embodiment of the present invention, a plurality of ceramic sheets forming a plurality of capacitors may be connected in parallel to each other to implement a stacked transformer having a high capacity capacitor.

예를 들어, 위에 기술된 제1 캐패시터(C1)와 같은 구조로 세라믹 시트를 형성하여 하나의 캐패시터를 형성하고, 이 형성된 캐패시터를 제1 캐패시터(C1)와 병렬로 연결함으로써, 고용량의 캐패시터를 얻을 수 있다. 이와 같이 다수의 캐패시터를 형성하고, 이들 캐패시터를 서로 병렬로 연결하여 보다 큰 고용량의 캐패시터를 가지는 적층형 트랜스포머를 구현할 수도 있다.For example, by forming a ceramic sheet with the same structure as the first capacitor C1 described above to form one capacitor, and connecting the formed capacitor in parallel with the first capacitor C1, a high capacity capacitor can be obtained. Can be. As described above, a plurality of capacitors may be formed, and the capacitors may be connected in parallel to each other to implement a stacked transformer having a larger high capacity capacitor.

이상에서와 같이 이 발명의 실시예에 따른 적층형 트랜스포머에서는 캐패시터를 사용함에 따라, 저용량의 인덕터를 사용하여도 높은 임피던스 변환율을 얻을 수 있다.As described above, in the multilayer transformer according to the exemplary embodiment of the present invention, a capacitor may be used to obtain a high impedance conversion rate even when a low inductor is used.

또한, 소형의 고주파용 적층형 트랜스포머를 제조할 수 있으며, 고주파용 적층형 트랜스포머의 제조 공정을 간단화시킬 수 있다. 따라서, 제품의 생산 수율 및 양산성이 증대되는 효과가 제공된다.In addition, a small high frequency multilayer transformer can be manufactured, and the manufacturing process of the high frequency multilayer transformer can be simplified. Thus, the effect of increasing the production yield and mass productivity of the product is provided.

이 발명은 다음에 기술되는 청구항을 벗어나지 않는 범위내에서 다양한 변경이 가능하다.This invention is susceptible to various modifications without departing from the claims set out below.

Claims (3)

도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 상기 비어홀을 통하여 연결되어 제1 인덕터를 형성하는 제1 코일 패턴이 각각 형성되어 있는 다수의 제1 세라믹 시트;A plurality of first ceramic sheets each having a via hole filled with a conductive paste, each having a first coil pattern connected to the via hole to form a first inductor; 상기 제1 세라믹 시트의 제1 코일 패턴과 연결되는 제1 캐패시터 패턴과 제2 캐패시터 패턴이 각각 형성되어 있으며, 서로 일정 간격을 두고 위치하여 제1 캐패시터를 형성하는 제2 및 제3 세라믹 시트;Second and third ceramic sheets each having a first capacitor pattern and a second capacitor pattern connected to the first coil pattern of the first ceramic sheet, and positioned at a predetermined distance from each other to form a first capacitor; 도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 상기 비어홀을 통하여 제2 인덕터를 형성하는 제2 코일 패턴이 각각 형성되어 있으며, 상기 제2 코일 패턴은 상기 제3 세라믹 시트의 제2 캐패시터 패턴과 연결되는 다수의 제4 세라믹 시트; 및Via holes filled with conductive paste are formed, respectively, and second coil patterns forming second inductors are formed through the via holes, and the second coil patterns are connected to the second capacitor patterns of the third ceramic sheet. A plurality of fourth ceramic sheets; And 상기 제4 세라믹 시트의 제2 코일 패턴과 연결되는 제3 캐패시터 패턴 및 제4 캐패시터 패턴이 각각 형성되어 있으며, 서로 일정 간격을 두고 위치하여 제2 캐패시터를 형성하는 제5 및 제6 세라믹 시트Third and fourth capacitor patterns connected to the second coil pattern and the fourth capacitor pattern of the fourth ceramic sheet are respectively formed, and are disposed at a predetermined distance from each other to form the second and sixth ceramic sheets. 를 포함하는 고주파용 적층형 트랜스포머.High frequency stacked transformer comprising a. 제1항에 있어서,The method of claim 1, 상기 제2 세라믹 시트에는 상기 제1 캐패시터 패턴과 연결되는 제1 출력 단자 패턴이 형성되어 있으며,A first output terminal pattern connected to the first capacitor pattern is formed on the second ceramic sheet. 상기 제4 세라믹 시트중의 하나에는 상기 제1 캐패시터 패턴 및 제2 코일 패턴과 연결되는 입력 단자 패턴이 형성되어 있으며,One of the fourth ceramic sheets has an input terminal pattern connected to the first capacitor pattern and the second coil pattern, 상기 제5 세라믹 시트에는 제3 캐패시터 패턴과 연결되는 제2 출력 단자 패턴이 형성되어 있는 고주파용 적층형 트랜스포머.The multilayer ceramic transformer of claim 5, wherein a second output terminal pattern connected to the third capacitor pattern is formed on the fifth ceramic sheet. 제1항에 있어서,The method of claim 1, 캐패시터 패턴이 각각 형성되어 있는 적어도 2개 이상의 세라믹 시트를 더 포함하고,Further comprising at least two ceramic sheets, each capacitor pattern is formed, 상기 세라믹 시트는 두 개씩 서로 일정 간격을 두고 위치하여 하나의 캐패시터를 각각 형성하고, 상기 캐패시터는 상기 제1 캐패시터 또는 제2 캐패시터와 병렬로 연결되는 고주파용 적층형 트랜스포머.The ceramic sheet is positioned at a predetermined interval from each other two to form a capacitor, each capacitor is a high-frequency multilayer transformer is connected in parallel with the first capacitor or the second capacitor.
KR1019990007417A 1999-03-06 1999-03-06 multi-layered transformer for high frequency KR100288964B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990007417A KR100288964B1 (en) 1999-03-06 1999-03-06 multi-layered transformer for high frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990007417A KR100288964B1 (en) 1999-03-06 1999-03-06 multi-layered transformer for high frequency

Publications (2)

Publication Number Publication Date
KR20000059649A KR20000059649A (en) 2000-10-05
KR100288964B1 true KR100288964B1 (en) 2001-04-16

Family

ID=19575734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007417A KR100288964B1 (en) 1999-03-06 1999-03-06 multi-layered transformer for high frequency

Country Status (1)

Country Link
KR (1) KR100288964B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455931B1 (en) * 2003-07-23 2004-11-06 (주)매트론 Transformer and structure and manufacture method thereof
KR100973002B1 (en) 2008-03-04 2010-07-30 삼성전기주식회사 Band pass filter
KR100973006B1 (en) 2008-06-03 2010-07-30 삼성전기주식회사 Balun

Also Published As

Publication number Publication date
KR20000059649A (en) 2000-10-05

Similar Documents

Publication Publication Date Title
US7116185B2 (en) Balun
US5323128A (en) Dielectric filter having inter-resonator coupling including both magnetic and electric coupling
US6529102B2 (en) LC filter circuit and laminated type LC filter
JPH07106815A (en) Strip line resonator
JP2770278B2 (en) Noise filter and method of manufacturing the same
US6498553B1 (en) Laminated type inductor
EP1357564B1 (en) Choke coil
JP4303693B2 (en) Multilayer electronic components
US6707366B2 (en) Filtering induction device
US5436601A (en) Laminated delay line
KR20010021239A (en) Lc noise filter
US6570472B1 (en) Low-pass filter
KR20010007016A (en) Lc filter
US6476690B1 (en) Laminated LC component with rotationally symmetric capacitor electrodes
US5764197A (en) Chip antenna
JP3084037B2 (en) Multilayer resonator and filter using it
US6424236B1 (en) Stacked LC filter with a pole-adjusting electrode facing resonator coupling patterns
EP1988598A2 (en) Laminate type band pass filter and diplexer using the same
KR100288964B1 (en) multi-layered transformer for high frequency
KR20030084127A (en) Dielectric laminated filter
US6831530B2 (en) Monolithic LC filter with enhanced magnetic coupling between resonator inductors
KR100279729B1 (en) Stacked Chip Inductors
JP2008278361A (en) Laminate type band pass filter and diplexer using the same
JP3260181B2 (en) Inductively coupled hybrid coupler
KR100317116B1 (en) Stacked Chip Inductors

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee