KR100286806B1 - The reference voltage generating circuit - Google Patents
The reference voltage generating circuit Download PDFInfo
- Publication number
- KR100286806B1 KR100286806B1 KR1019980024142A KR19980024142A KR100286806B1 KR 100286806 B1 KR100286806 B1 KR 100286806B1 KR 1019980024142 A KR1019980024142 A KR 1019980024142A KR 19980024142 A KR19980024142 A KR 19980024142A KR 100286806 B1 KR100286806 B1 KR 100286806B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- transistor
- voltage
- source
- reference voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
본 발명은 아날로그/디지탈변환기나 디지탈/아날로그변환기등에서 요구하는 기준전압을 발생시키는 기준전압발생회로에 관한 것으로, 약반전상태에서의 MOS 소자의 동작특성을 이용하여 구성함으로서 저전력설계가 가능하고, 아날로그/디지탈변환회로 및 디지탈/아날로그변환회로와 함께 일반공정으로 제조가 가능하며 온도편차 및 전원전압에 대한 편차를 줄일 수 있는 효과가 있는 것이다. 본 발명에 의한 기준전압발생회로는 PTAT전압원의 회로를 MOS 소자로 구성하여 절대온도T에 비례하여 증가하는 전압을 얻고, 상기 전압을 절대온도 T에 비례하여 전압을 감소시키는 온도보상회로로 온도보상하여 온도편차 및 전압변동에 의한 편차가 거의 없는 기준전압을 발생시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit for generating a reference voltage required by an analog / digital converter, a digital / analog converter, and the like, / Digital conversion circuit and digital / analog conversion circuit can be manufactured in a general process, and the deviation from the temperature deviation and the power supply voltage can be reduced. The reference voltage generating circuit according to the present invention is a temperature compensating circuit which comprises a circuit of a PTAT voltage source as an MOS device to obtain a voltage which increases in proportion to an absolute temperature T and decreases the voltage in proportion to an absolute temperature T, Thereby generating a reference voltage in which there is little deviation due to temperature deviation and voltage variation.
Description
본 발명은 온도변화 및 전원전압의 변동에 관계없이 일정 레벨의 기준전압을 발생시키는 기준전압 발생회로에 관한 것으로, 보다 상세하게는 MOS소자로 구성되며 일반적인 MOS 공정으로 용이하게 구현할 수 있는 기준전압 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reference voltage generating circuit that generates a reference voltage at a constant level irrespective of a temperature change and a variation in a power supply voltage, Circuit.
일반적으로, 기준전압 발생회로는 주변온도변화와 외부에서 제공되는 전원전압의 변동에 관계없이 항상 일정한 레벨의 기준전압을 발생시키는 회로로서, A/D변환기 또는 D/A변환기 등에 사용된다. 이러한 기준전압 발생회로로서 바이폴라 트랜지스터를 사용한 밴드-갭 레퍼런스 회로들을 가장 많이 사용하고 있으며, 또한, MOS소자로만 구성된 것으로는 각 MOS소자의 문턱전압에 차이가 발생하도록 공정을 변화시키거나 공핍형 MOS 트랜지스터(depletion MOSFET)와 증가형 MOS 트랜지스터(enhancement-type MOSFET)를 혼합하여 구현한 기준전압 발생회로가 있다.Generally, the reference voltage generating circuit is a circuit which generates a reference voltage of a constant level at all times irrespective of a change in the ambient temperature and a variation in the power supply voltage provided from the outside, and is used for an A / D converter or a D / A converter. As the reference voltage generating circuit, band-gap reference circuits using bipolar transistors are used the most. In the case of only MOS devices, the process is changed so that a difference in threshold voltage of each MOS device occurs, there is a reference voltage generation circuit implemented by mixing a depletion MOSFET and an enhancement-type MOSFET.
그런데, 상기에서 바이폴라 트랜지스터를 이용한 밴드-갭 레퍼런스회로들은 회로특성은 좋지만 바이폴라트랜지스터를 사용하기 때문에 A/D변환기나 D/A변환기 등에 사용되는 경우 MOS공정으로 구현할 수 없어 초래되는 여러가지 문제점들이 있었다.However, since the band-gap reference circuits using the bipolar transistor have good circuit characteristics, they can not be implemented in the MOS process when they are used in A / D converters or D / A converters because they use bipolar transistors.
그리고, 상기 바이폴라트랜지스터로 구현된 기준전압 발생회로에서의 문제점을 해결하기 위하여 제안된, MOS소자를 이용하지만 각 MOS소자의 문턱전압의 차이를 이용한 기준전압발생회로는 각 MOS소자간에 문턱전압에 차이가 발생하도록 공정을 변화시킨 것이기 때문에 일반적으로 사용되는 공정으로 구현할 수 없는 어려운 점이 있었다.In order to solve the problem in the reference voltage generating circuit implemented by the bipolar transistor, a MOS device is used but a reference voltage generating circuit using a threshold voltage difference of each MOS device has a difference in threshold voltage Since the process has been changed so as to cause the above-mentioned problems, it can not be realized by a commonly used process.
본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 순수하게 MOS소자로만 구성하면서 디지탈과 아날로그회로가 혼재된 칩에 사용하여 일반적인 MOS공정으로 구현할 수 있는 기준전압 발생회로를 제공하는데 있는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the conventional problems as described above and it is an object of the present invention to provide a reference voltage generating circuit which can be implemented in a general MOS process by using only a purely MOS device, .
본 발명의 또 다른 목적은 종래의 회로보다 온도변동 및 전압변동에 따른 기준전압의 출력편차가 적은 기준전압 발생회로를 제공하는데 있는 것이다.It is still another object of the present invention to provide a reference voltage generating circuit which has a smaller output deviation of a reference voltage due to temperature variation and voltage variation than a conventional circuit.
본 발명의 또 다른 목적은 원하는 전압으로 출력되는 기준전압을 설계할 수 있는 기준전압 발생회로를 제공하는데 있는 것이다.It is still another object of the present invention to provide a reference voltage generating circuit capable of designing a reference voltage output with a desired voltage.
도1은 본 발명에 의한 PTAT 전압원의 회로도이다.1 is a circuit diagram of a PTAT voltage source according to the present invention.
도2는 본 발명의 기준전압 발생회로에 적용되는 온도보상회로의 회로도이다.2 is a circuit diagram of a temperature compensation circuit applied to the reference voltage generation circuit of the present invention.
도3은 본 발명에 의한 기준전압발생회로를 도시한 회로도이다.3 is a circuit diagram showing a reference voltage generating circuit according to the present invention.
*도면의 주요 부분에 대한 부호의 설명*Description of the Related Art [0002]
M1, M2, M3 ... P 채널 MOS 트랜지스터M1, M2, M3 ... P-channel MOS transistor
M4, M5 ... N 채널 MOS 트랜지스터M4, M5 ... N-channel MOS transistor
R1, R2 ... 저항R1, R2 ... resistance
A1 ... 연산증폭기A1 ... Op Amps
상기한 본 발명의 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 기준전압 발생회로는 소스단이 저항을 통해 전원단(VDD)에 연결되고 드레인단은 바이어스전류 I1을 유도하는 전류원에 의해 접지단에 연결되는 제1트랜지스터와, 소스단은 전원단(VDD)에 연결되고 드레인단은 상기 바이어스전류 I1과 동일한 바이어스전류를 유도하는 전류원에 의해 접지되며 게이트단이 그 드레인단에 연결됨과 함께 상기 제1트랜지스터의 게이트단에 연결되는 제2트랜지스터와, 소스단이 전원단에 연결되며 드레인단은 저항을 통해 접지단에 연결되고 게이트단이 상기 제2트랜지스터의 게이트단에 연결되는 제3트랜지스터로 이루어지는 전압발생회로와,As a constituent means for achieving the object of the present invention, the reference voltage generating circuit according to the present invention has a source terminal connected to a power supply terminal (VDD) through a resistor and a drain terminal connected to a ground And a source terminal connected to a power supply terminal (VDD) and a drain terminal connected to a ground terminal by a current source for inducing a bias current equal to the bias current I1, a gate terminal connected to a drain terminal thereof, A third transistor having a source terminal connected to the power terminal, a drain terminal connected to the ground terminal through a resistor, and a gate terminal connected to the gate terminal of the second transistor, A voltage generating circuit,
상기 제3트랜지스터의 드레인단에 게이트단이 연결되고 소스단은 접지되며 드레인단이 바이어스전류 I4를 유도하는 전류원에 의해 전원단에 연결되는 제4트랜지스터와, 소스단이 접지되며 드레인단이 상기 바이어스전류I4와 동일한 전류를 유도하는 전류원에 의해 전원단에 연결되면서 기준전압출력단이 되고 그 게이트단은 드레인단에 접속되는 제5트랜지스터로 이루어지는 온도보상회로로 구성된다.A fourth transistor having a gate terminal connected to the drain terminal of the third transistor, a source terminal connected to ground, and a drain terminal connected to a power terminal by a current source for inducing a bias current I4; And a fifth transistor connected to the power supply terminal by a current source that induces the same current as the current I4 and connected to the drain terminal of the reference voltage output terminal and the gate terminal thereof is connected to the drain terminal.
이하, 첨부한 도면을 참조하여 본 발명의 구성 및 작용을 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the structure and operation of the present invention will be described in detail with reference to the accompanying drawings.
도1은 온도변화 및 전압변동에 관계없이 일정한 기준전압(VREF)을 출력하는 기준전압 발생회로를 위한 PTAT(Proportional To Absolute Temperature)전압원의 회로도로서, 상기 PTAT전압원은 MOS소자의 VGS전압이 문턱전압(VTH)보다 작은 약반전상태에서 지수함수적 관계를 갖는
도1에 도시한 PTAT전압원은 바이폴라 트랜지스터회로로 이루어진 회로로부터 유도된 회로도로서, 이는 P채널 MOS트랜지스터인 제1트랜지스터(M1)의 소스단을 저항(R1)을 통해 전원단(VDD)에 연결하고 드레인단과 접지사이에 바이어스전류I1을 유도하는 전류원(11)을 접속하고, 또한 P채널 MOS트랜지스터인 제2트랜지스터(M2)의 소스단을 전원단(VDD)에 연결하며 그 드레인단과 접지사이에 바이어스전류 I2를 유도하는 전류원(12)을 구비시키며, 상기 제1트랜지스터(M1)의 게이트단과 제2트랜지스터(M2)의 게이트단을 동시에 제2트랜지스터(M2)의 드레인단에 연결하고, 소스단이 전원단(VDD)에 접속된 P채널 MOS트랜지스터인 제3트랜지스터(M2)의 게이트단을 제2트랜지스터(M2)의 게이트단에 연결하여 구성하고, 상기에서 제1트랜지스터(M1)과 제2트랜지스터(M2)의 드레인단에는 동일한 전류가 흐르도록 하여 제3트랜지스터(M3)의 드레인단에 흐르는 전류I3를 출력전류로 한다.The PTAT voltage source shown in Fig. 1 is a circuit derived from a circuit composed of a bipolar transistor circuit, which connects the source terminal of the first transistor M1, which is a P-channel MOS transistor, to the power supply terminal VDD through a resistor R1 A source terminal 11 for inducing a bias current I1 is connected between the drain terminal and the ground, a source terminal of the second transistor M2, which is a P-channel MOS transistor, is connected to the power supply terminal VDD, A gate terminal of the first transistor M1 and a gate terminal of the second transistor M2 are connected to a drain terminal of the second transistor M2 at the same time, A gate terminal of the third transistor M2 which is a P-channel MOS transistor connected to the power supply terminal VDD is connected to the gate terminal of the second transistor M2, and the first transistor M1 and the second transistor M2 Lt; RTI ID = 0.0 > M2 < And the current I3 flowing through the drain terminal of the third transistor M3 is set as the output current.
일반적으로, 약반전(weak inversion)상태에 있을 때 n채널 MOS소자의 드레인전류 ID는 하기의 수학식1과 같이 정의된다.Generally, the drain current I D of an n-channel MOS device when in a weak inversion state is defined as: < EMI ID = 1.0 >
상기 수학식1에서 W는 MOS 소자의 채널폭이고, L은 MOS소자의 채널길이이며, IDO는 VSB와 문턱전압(Threshold Voltage) VTH에 따라서 변하는 공정에 의한 매개변수이고, VG, VS, VD는 각각 기판(substrate)을 기준으로 한 게이트, 소오스, 드레인전압이며, UT는 kT/q (k:볼쯔만 상수, T:절대온도, q:전자전하량)이고, n은 공정에 의한 매개변수이다.Where W is a channel width of the MOS device, L is a channel length of the MOS device, I DO is a parameter by a process which varies according to V SB and a threshold voltage V TH , and V G , V S, V D is a gate, a source, a drain voltage based on the substrate (substrate), respectively, U T is kT / q (k: Boltzmann constant, T: absolute temperature, q: electron charge), n is It is a parameter by the process.
그리고, 상기 수학식1에서
그리고, 상기 도1에 도시한 PTAT 전압원의 회로도에서 p 채널 MOS 트랜지스터인 제1트랜지스터(M1)와 제2트랜지스터(M2)가 약반전상태로 n-WELL에 있고, 상기 제1,2트랜지스터(M1, M2)의 드레인전류 I1과, I2가 동일하도록 만들고, 상기 수학식2를 적용하면, 상기 제1,2트랜지스터(M1, M2)의 게이트에 연결된 제3트랜지스터(M3)의 드레인전류 I3는 다음의 수학식3과 같이 된다.In the circuit diagram of the PTAT voltage source shown in FIG. 1, the first transistor M1 and the second transistor M2, which are p-channel MOS transistors, are approximately inverted in the n-WELL state, And the drain current I3 of the third transistor M3 connected to the gates of the first and second transistors M1 and M2 is set to be equal to (3) "
상기 수학식3에 의하면, 제1,2,3트랜지스터(M1, M2, M3)의 채널폭 및 길이와 저항값R1이 고정된 값이므로, PTAT전압원의 출력전류인 제3트랜지스터(M3)의 드레인전류 I3는 절대온도 T에 비례하면서 증가함을 알 수 있다. 따라서, 도1에 보인 전압원회로의 M3의 드레인단에 임의의 저항을 연결하면 절대온도 T에 비례하여 변하는 전압을 얻을 수 있게 된다.Since the channel width and length of the first, second and third transistors M1, M2 and M3 and the resistance value R1 are fixed values, the drain current of the third transistor M3, which is the output current of the PTAT voltage source, It can be seen that the current I3 increases in proportion to the absolute temperature T. Therefore, when an arbitrary resistor is connected to the drain terminal of M3 of the voltage source circuit shown in Fig. 1, a voltage varying in proportion to the absolute temperature T can be obtained.
이와 같이, PTAT전압원에 의하여 절대온도T에 비례하여 일정하게 증가하는 출력전압을 얻을 수 있으므로, 상기 도1과 같은 전압원의 출력단에 절대온도T에 따라서 비례적으로 입력전압을 감소시키는 온도보상회로를 적용하면 온도변화에 관계없이 일정한 기준전압을 얻을 수 있게 된다.In this way, an output voltage that is constantly increased in proportion to the absolute temperature T can be obtained by the PTAT voltage source. Therefore, a temperature compensation circuit that reduces the input voltage proportional to the absolute temperature T at the output terminal of the voltage source shown in FIG. When applied, a constant reference voltage can be obtained regardless of the temperature change.
도2는 이러한 온도변화에 관계없이 일정한 기준전압을 발생시키기 위한 온도보상회로로서 절대온도T에 따라서 전류 또는 전압이 선형적으로 증가하는 회로의 회로도로서, 전원단(VDD)과 접지단사이에 n 채널 MOS 트랜지스터인 제4트랜지스터(M4)를 그 소스단이 접지에 접속되고 드레인단이 전원단(VDD)에 접속되도록 연결하고, 상기 제4트랜지스터(M4)의 드레인단과 전원단(VDD)사이에 바이어스전류 I4를 유도하는 전류원(14)을 구비하며, n 채널 MOS 트랜지스터인 제5트랜지스터(M5)를 드레인단이 전원단(VDD)에 접속되고 소스단이 접지단에 접속되도록 연결하고, 상기 제5트랜지스터(M5)의 드레인단과 전원단(VDD)사이에 바이어스전류 I5를 유도하는 전류원(15)를 구비하며, 상기 제5트랜지스터(M5)의 게이트를 드레인단에 연결하여 구성한다. 상기 구성에서 제4트랜지스터(M4)의 게이트단에 온도보상할 전압(V1)을 인가하고, 제5트랜지스터(M5)의 드레인단에 기준전압(VREF)의 출력단을 연결한다.FIG. 2 is a circuit diagram of a circuit in which a current or voltage linearly increases in accordance with the absolute temperature T, which is a temperature compensation circuit for generating a constant reference voltage regardless of such a temperature change. A fourth transistor M4 which is a channel MOS transistor is connected between the drain terminal and the power supply terminal VDD of the fourth transistor M4, A fifth transistor M5 as an n-channel MOS transistor is connected such that the drain terminal is connected to the power supply terminal VDD and the source terminal is connected to the ground terminal, And a current source 15 for inducing a bias current I5 between the drain terminal and the power source terminal VDD of the fifth transistor M5 and the gate of the fifth transistor M5 is connected to the drain terminal. The voltage V1 to be temperature-compensated is applied to the gate terminal of the fourth transistor M4 and the output terminal of the reference voltage VREF is connected to the drain terminal of the fifth transistor M5.
상기 도2에서, 제4트랜지스터(M4)와 제5트랜지스터(M5)의 드레인단에 흐르는 전류 I4와 I5가 일치하고, 제4트랜지스터(M4)의 채널폭에 대한 길이의 비 (W/L)4가 제5트랜지스터(M5)의 채널폭에 대한 길이의 비 (W/L)4보다 작도록 설계하면, 상기 제5트랜지스터(M5)의 드레인단과 접지사이에 걸리는 출력기준전압(VREF)는 다음의 수학식4와 같이 된다.In FIG. 2, the currents I4 and I5 flowing at the drain terminals of the fourth and fifth transistors M4 and M5 coincide with each other and the ratio W / L of the length to the channel width of the fourth transistor M4, 4 is designed to be smaller than the ratio (W / L) 4 of the length to the channel width of the fifth transistor M5, the output reference voltage V REF applied between the drain terminal of the fifth transistor M5 and the ground is The following equation (4) is obtained.
즉, 상기 수학식4에 의하면
따라서, 상기 제5트랜지스터(M5)의 드레인단에서 출력되는 기준전압 VREF은 절대온도T에 비례하여 감소된다. 상기 수학식5에서 α는 대략 2.3mV/℃ 이다.Therefore, the reference voltage V REF output from the drain terminal of the fifth transistor M5 is decreased in proportion to the absolute temperature T. In Equation (5),? Is approximately 2.3 mV / ° C.
그러므로, 도1에 도시한 절대온도 T에 비례하여 출력전압이 증가하는 PTAT전압원과 도2에 도시한 절대온도 T에 비례하여 출력전압이 감소하는 온도보상회로를 조합하면, 주변온도와 관계없이 항상 일정한 기준전압을 얻을 수 있게 되는 것이다.Therefore, when a PTAT voltage source whose output voltage increases in proportion to the absolute temperature T shown in Fig. 1 and a temperature compensation circuit whose output voltage decreases in proportion to the absolute temperature T shown in Fig. 2 are combined, A constant reference voltage can be obtained.
도3은 상술한 바와 같이, 도1과 같은 PTAT전압원과 도2와 같은 온도보상회로를 이용하여 구현된 본 발명에 의한 기준전압발생회로를 도시한 회로도로서, 제1트랜지스터(M1)의 소스단을 저항(R1)을 통해 전원단(VDD)에 연결하며 드레인단은 접지시키고, 상기 제1트랜지스터(M1)의 드레인단과 접지사이에 바이어스전류 I1을 유도하는 전류원(11)을 구비하고, 제2트랜지스터(M2)를 소스단은 전원(VDD)에 드레인단은 접지에 접속되도록 연결하고, 그 드레인단과 접지사이에 바이어스전류 I2를 유도하는 전류원(12)를 구비하고, 상기 제1,2트랜지스터(M1,M2)의 게이트단을 동시에 제2트랜지스터(M2)의 드레인단에 연결하며, 상기 제2트랜지스터(M2)의 게이트단에 소스단이 전원단과 드레인단이 접지와 연결되는 제3트랜지스터(M3)의 게이트단을 연결하고, 상기 제3트랜지스터(M3)의 드레인단을 저항(R2) 및 바이어스전류 I3를 유도하는 전류원(13)을 통해 접지시킴과 동시에 제4트랜지스터(M4)의 게이트단에 연결하고, 상기 제4트랜지스터(M4)의 드레인단은 바이어스전류 I4를 유도하는 전류원(14)을 통해 전원(VDD)에 연결하며 소스단은 접지시키며, 또한 게이트와 드레인단이 연결된 제5트랜지스터(M5)의 드레인단은 바이어스전류 I5를 유도하는 전류원(15)를 통해 전원(VDD)에 연결하고 소스단은 접지시키고 그 드레인단에 기준전압출력단(VREF)를 구성하고, 상기 제5트랜지스터(M5)의 게이트단은 또한 증폭기(A1)를 통해 상기 일단이 제3트랜지스터(M3)의 드레인단에 연결된 저항(R2)의 타단에 연결하여 구성한다. 상기에서, 바이어스전류I1, I2가 동일하고, 다른 바이어스전류 I4와 I5가 동일하다.3 is a circuit diagram showing a reference voltage generating circuit according to the present invention implemented using the PTAT voltage source as shown in FIG. 1 and the temperature compensating circuit as shown in FIG. 2. As shown in FIG. 3, And a current source 11 for grounding the drain terminal and inducing a bias current I1 between the drain terminal of the first transistor M1 and the ground, The transistor M2 has a source terminal connected to the power supply VDD and a drain terminal connected to the ground and a current source 12 for inducing a bias current I2 between the drain terminal and the ground, M1 and M2 are connected to the drain terminal of the second transistor M2 at the same time and the source terminal of the second transistor M2 is connected to the ground terminal of the third transistor M3 ), And the third transistor M3 Is connected to the gate terminal of the fourth transistor M4 while the drain terminal of the fourth transistor M4 is grounded through the resistor R2 and the current source 13 which induces the bias current I3, The drain terminal of the fifth transistor M5 connected to the power source VDD through the current source 14 for inducing the bias current I4 and grounding the source terminal is connected to a current source And the gate terminal of the fifth transistor M5 is connected to the power source VDD through the amplifier A1 to ground the source terminal and configure a reference voltage output terminal V REF at the drain terminal thereof, And one end thereof is connected to the other end of the resistor R2 connected to the drain terminal of the third transistor M3. In the above, the bias currents I1 and I2 are the same, and the other bias currents I4 and I5 are the same.
상기와 같은 구성에서, 제3트랜지스터(M3)의 드레인단에 걸리는 출력전압(V1)과 합쳐지는 V2 전압은 본 기준전압 발생회로에서 최종적으로 출력되는 기준전압(VREF)을 연산증폭기(A1)로 N배 증폭한 것이 된다. 이 전압은 기준전압 발생회로로부터 출력되는 기준전압 VREF를 설계자가 원하는 전압으로 만들어주기 위해 사용된다. 따라서, 일반적인 레귤레이터를 설계하는 것과 같이 밴드-갭 레퍼런스(bandgap reference)와 같은 기준전압을 통해서 레귤레이터전압을 만들면 밴드-갭 전압의 온도편차나 전압편차에 따라 편차가 커지는 문제점이 있게 되지만 도3에 도시한 바와 같이 구현하면 밴드-갭레퍼런스를 이용하지 않고 기준전압(VREF)을 피드백증폭하여 온도보상전의 전압(V1)에 더하여 온도보상회로로 출력시킴으로서 출력전압을 직접 원하는 전압으로 만들 수 있고, 온도편차나 전압편차를 줄일 수 있게 된다.In the above configuration, the voltage V2 combined with the output voltage V1 across the drain terminal of the third transistor M3 corresponds to the reference voltage V REF finally output from the reference voltage generator circuit to the operational amplifier A1. Amplified by N times. This voltage is used to make the reference voltage V REF output from the reference voltage generating circuit a desired voltage by the designer. Therefore, when a regulator voltage is generated through a reference voltage such as a bandgap reference as in the case of designing a general regulator, there arises a problem that a deviation becomes large due to a temperature deviation or a voltage deviation of the band-gap voltage. In this case, the reference voltage V REF can be feedback-amplified without using the band-gap reference and output to the temperature compensation circuit in addition to the voltage V1 before temperature compensation, It is possible to reduce the deviation and the voltage deviation.
도3에서, 상기 온도보상을 위해 입력되는 전압 V1은
상기 수학식8에서
그러므로, 상기 수학식6에 보인 바와 같이, 본 발명에 의한 기준전압 발생회로는 (W/L)3과 (W/L)2의 비, (W/L)1과 (W/L)2의 비, (W/L)4와 (W/L)5의 비, 그리고, 저항 R2와 R1의 비 및 연산증폭기(A1)의 증폭비 N에 따라서, 설계자가 원하는 전압을 얻을 수 있으며, 상기 전압은 온도편차 및 전압변동 편차가 적어진다.Therefore, as shown in Equation (6), the reference voltage generating circuit according to the present invention has a ratio of (W / L) 3 to (W / L) 2, The designer can obtain a desired voltage in accordance with the ratio of the ratio (W / L) 4 to (W / L) 5 and the ratio of the resistors R2 and R1 and the amplification ratio N of the operational amplifier A1, The temperature deviation and the voltage fluctuation deviation become small.
이와 같이, 본 발명에 의한 기준전압 발생회로는 PTAT전압원을 이용하여 발생된 절대온도T에 비례적으로 증가하는 전압을 절대온도T에 비례적으로 감소시켜 온도편차가 적은 기준전압을 얻을 수 있으며, 또한 기준전압을 피드백증폭하여 온도보상전의 PTAT전압원을 출력전압에 더하여 최종적인 기준전압을 얻음으로서 밴드갭레퍼런스를 이용하지 않고 설계자가 직접 원하는 전압을 얻을 수 있게 되는 우수한 효과가 있다. 더하여, 밴드갭 레퍼런스를 통해서 기준전압을 발생시키지 않음으로서 온도편차나 전압편차를 더 줄일 수 있는 효과가 있다.As described above, the reference voltage generating circuit according to the present invention can reduce the voltage proportional to the absolute temperature T generated by using the PTAT voltage source proportionally to the absolute temperature T to obtain a reference voltage having a small temperature deviation, In addition, the reference voltage is feedback-amplified, and the PTAT voltage source before temperature compensation is added to the output voltage to obtain the final reference voltage, so that the designer can directly obtain the desired voltage without using the bandgap reference. In addition, by not generating the reference voltage through the bandgap reference, the temperature deviation and the voltage deviation can be further reduced.
또한, 약반전 상태에서의 MOS소자의 동작특성을 이용함으로서, 저전력설계가 가능한 효과가 있다.Further, by using the operating characteristics of the MOS device in the weakly inverted state, it is possible to achieve a low power design.
또한, 순수하게 MOS소자만으로 구성함으로서, 디지탈과 아날로그 회로가 혼재된 칩에서 사용하기가 용이한 효과가 있다.Further, by using purely MOS devices, it is easy to use in a chip in which digital and analog circuits are mixed.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024142A KR100286806B1 (en) | 1998-06-25 | 1998-06-25 | The reference voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024142A KR100286806B1 (en) | 1998-06-25 | 1998-06-25 | The reference voltage generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003050A KR20000003050A (en) | 2000-01-15 |
| KR100286806B1 true KR100286806B1 (en) | 2001-04-16 |
Family
ID=19540786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024142A KR100286806B1 (en) | 1998-06-25 | 1998-06-25 | The reference voltage generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100286806B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588735B1 (en) | 2004-05-06 | 2006-06-12 | 매그나칩 반도체 유한회사 | Generator for supporting stable reference voltage and currunt without temperature variation |
-
1998
- 1998-06-25 KR KR1019980024142A patent/KR100286806B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003050A (en) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8154272B2 (en) | Reference voltage generating apparatus and method thereof for removing temperature invariant current components from a reference current | |
| US6172556B1 (en) | Feedback-controlled low voltage current sink/source | |
| US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
| US8531169B2 (en) | Method and circuit for low power voltage reference and bias current generator | |
| KR100957228B1 (en) | Bandgap reference generator in semiconductor device | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US20080265860A1 (en) | Low voltage bandgap reference source | |
| US7053694B2 (en) | Band-gap circuit with high power supply rejection ratio | |
| US9851739B2 (en) | Method and circuit for low power voltage reference and bias current generator | |
| JPH0782404B2 (en) | Reference voltage generation circuit | |
| KR20100080958A (en) | Reference bias generating apparatus | |
| US6100754A (en) | VT reference voltage for extremely low power supply | |
| JP2001510609A (en) | Reference voltage source with temperature compensated output reference voltage | |
| US8067975B2 (en) | MOS resistor with second or higher order compensation | |
| US9523995B2 (en) | Reference voltage circuit | |
| JP2006133916A (en) | Reference voltage circuit | |
| KR101892069B1 (en) | Bandgap voltage reference circuit | |
| KR100286806B1 (en) | The reference voltage generating circuit | |
| US11449088B2 (en) | Bandgap reference voltage generator with feedback circuitry | |
| KR100825956B1 (en) | Reference voltage generator | |
| CN111273723B (en) | Reference current source, reference current generation method and electronic equipment | |
| KR100255160B1 (en) | Low power on chip voltage reference circuit | |
| KR100190097B1 (en) | Reference circuit using band-gap voltage | |
| Bhattacharyya et al. | A CMOS Band Gap Reference Generator for Low Voltage Amplification with the Application of a (-ve) Feedback Loop | |
| KR20020014516A (en) | Reference voltage generator for independent of temperature variation and substrate noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |