KR100284420B1

KR100284420B1 - Digital video capture board

Info

Publication number: KR100284420B1
Application number: KR1019990001051A
Authority: KR
Inventors: 이재구
Original assignee: 이종수; 엘지산전주식회사
Priority date: 1999-01-15
Filing date: 1999-01-15
Publication date: 2001-03-02
Also published as: KR20000050903A

Abstract

본 발명은 디지털 비디오 캡쳐 보드에 관한 것으로, 종래에는 디지털 비디오 캡쳐 보드애에 프레임 메모리를 내장한 것으로서 회로가 복잡하고, 한장의 디지털 비디오 데이터 프레임을 컴퓨터로 전송하기 위해서는 2단계의 동작을 거쳐 전송해야 함에 따라 전송속도가 저하되는 문제점이 있다. 따라서 본 발명은 디지털 카메라(1)에서 출력되는 디지털 비디오 데이터를 TTL레벨로 변환시켜 출력하는 레벨 변환기(2)와, 상기에서 레벨이 데이터를 메모리에 저장하기 위한 어드레스를 발생시키는 어드레스 발생기(3)와, 상기 레벨 변환기(2)에서 출력되는 8비트의 디지털 비디오 데이터를 메모리에 32비트의 디지털 비디오 데이터로 패킹하는 데이터 패킹부(4)와, 상기 데이터 패킹부(4)에서 제공하는 디지털 비디오 데이터를 저장하는 FIFO 메모리(9)와, 상기 FIFO 메모리(9)의 입출력을 제어하는 FIFO 메모리 콘트롤러(10)와, 디지털 비디오 캡쳐 보드내의 상태를 모니터 하거나 비디오 캡쳐 보드를 콘트롤하는 입/출력 레지스터(7)와, 시스템버스인 PCI버스와 디지털 비디오 캡쳐 보드간의 인터페이스를 제어하는 시스템 버스 인터페이스부(8)로 구성하여 FIFO 메모리에 데이터를 라이트하고, 이와동시에 컴퓨터의 시스템 메모리로 DMA 방식으로 전송시켜 데이터의 전송시간을 줄이도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video capture board. In the related art, a frame memory is embedded in a digital video capture board, and a circuit is complicated. In order to transmit a single digital video data frame to a computer, the digital video capture board must be transmitted through two steps. As a result, there is a problem that the transmission speed is lowered. Accordingly, the present invention provides a level converter 2 for converting digital video data output from the digital camera 1 into a TTL level and outputting the same, and an address generator 3 for generating an address for storing the data in the memory. And a data packing unit 4 for packing 8-bit digital video data output from the level converter 2 into 32-bit digital video data in a memory, and digital video data provided by the data packing unit 4. A FIFO memory 9 for storing the information, a FIFO memory controller 10 for controlling the input / output of the FIFO memory 9, and an input / output register 7 for monitoring the state of the digital video capture board or controlling the video capture board. ), And the system bus interface unit 8 that controls the interface between the system bus PCI bus and the digital video capture board. Rie light data, and a will to this at the same time transmitted to the DMA to a system memory of the computer system to reduce the transmission time of the data.

Description

Digital video capture board {DIGITAL VIDEO CAPTURE BOARD}

본 발명은 디지털 비디오 카메라와 퍼스널 컴퓨터와의 인터페이스에 관한 것으로, 특히 디지털 비디오 캡쳐 보드내에 프레임 메모리를 사용하지 않고, 대신에 적은 저장용량을 가지는 FIFO 메모리를 사용함으로써 디지털 비디오 카메라 인터페이스를 간편화하고 원가를 절감하도록 한 디지털 비디오 캡쳐 보드에 관한 것이다.The present invention relates to an interface between a digital video camera and a personal computer, and in particular, does not use a frame memory in the digital video capture board, but instead uses a FIFO memory having a small storage capacity to simplify the digital video camera interface and reduce costs. It is about a digital video capture board to save.

컴퓨터에 시각 기능을 부여한 비젼 시스템이 의료분야, 산업분야등 여러분야에 널리 사용되고 있다.Vision systems that give computers visual capabilities are widely used in the medical and industrial fields.

이 분야가 학문으로 정립된 것이 비교적 최근의 일로서 아직도 걸음마 단계로 볼 수 있으며, 앞으로 무한한 발전의 소지가 있을 것으로 판단된다.It is relatively recent that this field has been established as an academic field, and it can still be seen as a step in the future.

이러한 비젼시스템의 구성 요소로서 실세계와 컴퓨터와의 인터페이스를 해주는 카메라, 영상신호를 처리하는 컴퓨터, 영상을 디스플레이 해주는 디스플레이 모니터가 있다.Components of such a vision system include a camera that interfaces with the real world and a computer, a computer that processes image signals, and a display monitor that displays images.

먼저 카메라는 실세계의 영상을 촬상하는 장치로서 출력신호의 종류에 따라 아나로그 카메라와 디지털 카메라로 구분한다.First, a camera is a device for capturing an image of the real world, and is classified into an analog camera and a digital camera according to the type of output signal.

컴퓨터는 카메라로 부터 입력되는 영상신호를 처리 및 인식하는 역할을 한다.The computer is responsible for processing and recognizing video signals input from the camera.

디스플레이 모니터는 컴퓨터가 처리한 영상을 출력 모니터에 디스플레이하는 기능을 수행한다.The display monitor displays a computer processed image on an output monitor.

카메라와 컴퓨터를 인터페이스 시키기 위해서 필요한 것이 비디오 캡쳐 보드로 이에 대하여는 뒤에 상세히 설명하기로 한다.What is needed to interface the camera and the computer is a video capture board, which will be described in detail later.

도 1은 종래의 디지탈 비디오 캡쳐 보드에 대한 블록 구성도로서, 이에 도시된 바와같이, 피사체를 촬상하고 그 촬상된 영상을 디지털 비디오 데이터로 변환시켜 출력시키는 디지털 카메라(1)와, 상기에서 출력되는 디지털 비디오 데이터를 TTL레벨로 변환시켜 출력하는 레벨 변환기(2)와, 상기에서 레벨이 변환된 디지털 비디오 데이터를 메모리에 저장시키는데 사용되는 어드레스를 발생시키는 어드레스 발생기(3)와, 상기 레벨 변환기(2)에서 출력되는 8비트의 디지털 비디오 데이터를 프레임 메모리(6)에 32비트의 디지털 비디오 데이터로 패킹하는 데이터 패킹부(4)와, 상기 프레임 메모리(5)의 입출력을 제어하는 프레임 메모리 콘트롤러(6)와, 디지털 비디오 캡쳐 보드내의 상태를 모니터 하거나 비디오 캡쳐 보드를 콘트롤하는 입/출력 레지스터(7)와, 시스템버스인 PCI버스와 디지털 비디오 캡쳐 보드간의 인터페이스를 제어하는 시스템 버스 인터페이스부(8)로 구성된다.FIG. 1 is a block diagram of a conventional digital video capture board. As shown therein, a digital camera 1 for capturing a subject, converting the captured image into digital video data, and outputting the digital video data is output. A level converter 2 for converting and outputting digital video data into a TTL level, an address generator 3 for generating an address used for storing the digital video data whose level is converted in the memory, and the level converter 2 Data packing unit 4 for packing 8-bit digital video data outputted from the digital video data into 32-bit digital video data in the frame memory 6, and a frame memory controller 6 for controlling input and output of the frame memory 5; And input / output registers (7) to monitor the status of the digital video capture board or to control the video capture board. It consists of a system bus interface section 8 for controlling the system bus interface between the PCI bus and the digital video capture board.

이와같이 구성된 종래기술에 대하여 상세히 설명하면 다음과 같다.Referring to the prior art configured as described above in detail.

디지털 카메라(1)가 피사체를 촬상하고, 그 촬상하여 얻은 영상을 디지탈 비디오 데이터로 변환시켜 레벨 변환부(2)로 제공하는데, 상기 디지탈 비디오 데이터의 포맷은 RS-422형태의 데이터이다.The digital camera 1 captures a subject, converts the captured image into digital video data, and provides it to the level converting section 2. The format of the digital video data is RS-422 data.

상기 RS-422형태의 디지탈 비디오 데이터를 입력받은 레벨 변환부(2)는 TTL레벨로 변환시켜 어드레스 발생기(3)와 데이터 패킹부(4)로 각각 제공한다.The level converting unit 2 receiving the RS-422 type digital video data is converted into a TTL level and provided to the address generator 3 and the data packing unit 4, respectively.

그러면 상기 어드레스 발생기(3)는 레벨 변환부(2)에서 제공하는 데이터의 수직동기신호, 수평동기신호, 픽셀 클럭을 이용하여 프레임 메모리(5)의 어디에 저장할 것인지를 알려주는 어드레스를 발생시켜 프레임 메모리(5)로 제공한다.Then, the address generator 3 generates an address indicating where to store the frame memory 5 by using the vertical synchronization signal, the horizontal synchronization signal, and the pixel clock of the data provided by the level converter 2. Provided by (5).

그리고 상기 데이터 패킹부(4)는 상기 레벨 변환부(2)에서 제공하는 8비트의 디지털 비디오 데이터를 상기 프레임 메모리(5)에 라이트 하기 위해 먼저 32비트의 디지털 비디오 데이터로 패킹한다.The data packing unit 4 first packs 8-bit digital video data provided by the level converter 2 into 32-bit digital video data so as to be written to the frame memory 5.

즉, 4개의 8비트 비디오 데이터가 1개의 32비트 디지털 비디오 데이터로 바꾸어 프레임 메모리(5)에 패킹한다.That is, four 8-bit video data are converted into one 32-bit digital video data and packed in the frame memory 5.

여기서 32비트로 데이터를 패킹하는 이유는 프레임 메모리(5)에서 컴퓨터로 디지털 비디오 데이터를 전송할 때 시스템 버스인 PCI버스의 32비트 버스폭을 모두 사용함으로서 8비트 데이터 버스폭을 사용할 때 보다 4배 빠르게 전송시키기 위해서이다.The reason for packing data in 32-bit is that when transferring digital video data from frame memory (5) to a computer, all 32-bit bus width of the PCI bus, which is the system bus, is used, which is 4 times faster than 8-bit data bus width. To do that.

상기 프레임 메모리(5)의 사이즈는 1M 바이트로서, 1024(H) × 1024(V) 크기의 비디오 데이터를 한 프레임에 저장한다.The size of the frame memory 5 is 1M bytes, and stores video data having a size of 1024 (H) x 1024 (V) in one frame.

프레임 메모리 콘트롤러(6)는 상기 프레임 메모리(5)를 콘트롤 하기 위한 것으로서, 도 2에서와 같이, 프레임 메모리(5)에 디지털 비디오 데이터를 리드(READ)할 때 데이터 패킹부(4)에서 전송하는 32비트의 디지털 비디오 데이터를 프레임 메모리(5)에 라이트하도록 각 종 신호(CS,WE)를 제공하거나 상기 프레임 메모리(5)에 라이트된 32비트의 디지털 비디오 데이터를 컴퓨터의 시스템 메모리로 전송하고자 할 때 각종 신호(CS,OE)를 제공하여 읽어들이도록 한다.The frame memory controller 6 is used to control the frame memory 5, which is transmitted from the data packing unit 4 when digital video data is read into the frame memory 5 as shown in FIG. It is necessary to provide various signals (CS, WE) to write 32-bit digital video data to the frame memory 5 or to transfer 32-bit digital video data written to the frame memory 5 to the system memory of the computer. When the various signals (CS, OE) is provided to read.

이때 입/출력 레지스터(7)는 디지털 비디오 캡쳐 보드내의 상태를 모니터하여 시스템 버스 인터페이스부(8)에 제공하거나 상기 시스템 버스 인터페이스부(8)의 제어에 의해 디지털 비디오 캡쳐 보드를 콘트롤한다.The input / output register 7 then monitors the state within the digital video capture board and provides it to the system bus interface 8 or controls the digital video capture board under the control of the system bus interface 8.

그리고 상기 시스템 버스 인터페이스부(8)는 PCI버스를 통해 디지털 비디오 캡쳐 보드간의 인터페이스를 행한다.The system bus interface unit 8 interfaces the digital video capture boards through the PCI bus.

컴퓨터의 시스템 메모리에 디지털 비디오 프레임을 전송하기 위해서는 2단계 수행을 행하는데, 1단계는 먼저 프레임 메모리(5)에 한 프레임의 디지털 비디오 데이터를 라이트한다.In order to transfer the digital video frame to the system memory of the computer, two steps are performed, and the first step writes one frame of digital video data to the frame memory 5 first.

그리고 2단계는 상기 프레임 메모리(5)에 라이트된 디지털 비디오 데이터를 컴퓨터의 시스템 메모리로 DMA방식을 이용하여 전송한다.In the second step, the digital video data written to the frame memory 5 is transferred to the system memory of the computer using the DMA method.

그러나 상기에서와 같은 종래기술에 있어서, 디지털 비디오 캡쳐 보드애에 프레임 메모리를 내장한 것으로서 회로가 복잡하고, 제품의 원가가 높아지는 문제점이 있고, 한장의 디지털 비디오 데이터 프레임을 컴퓨터로 전송하기 위해서는 2단계의 동작을 거쳐 전송해야 함에 따라 전송속도가 저하되는 문제점이 있다.However, in the prior art as described above, there is a problem in that the circuit is complicated and the cost of the product is increased because the frame memory is embedded in the digital video capture board, and in order to transfer one digital video data frame to a computer, two steps are required. There is a problem that the transmission speed is reduced as the transmission through the operation of.

따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 프레임 메모리 대신 FIFO 메모리를 사용하여 컴퓨터의 시스템 메모리로 라이트와 동시에 DMA방식으로 데이터를 전송하여 비디오 데이터의 전송속도를 2배 빠르게 할 수 있도록 한 디지탈 비디오 캡쳐 보드를 제공함에 있다.Accordingly, an object of the present invention for solving the conventional problems as described above is to use a FIFO memory instead of a frame memory to write data to the system memory of a computer and simultaneously transfer the data in a DMA manner to double the transfer speed of video data. To provide a digital video capture board.

본 발명의 다른 목적은 FIFO 메모리를 사용함으로써, 회로가 간단하고, 제품의 원가를 낮출 수 있도록 한 디지탈 비디오 캡쳐 보드를 제공함에 있다.Another object of the present invention is to provide a digital video capture board that uses a FIFO memory to simplify the circuit and reduce the cost of the product.

도 1은 종래의 비디오 캡쳐 보드에 대한 블록 구성도.1 is a block diagram of a conventional video capture board.

도 2는 도 1에서, 프레임 메모리를 리드(READ), 라이트(WRITE)시의 프레임 메모리 콘트롤러의 동작 구성도.FIG. 2 is a diagram illustrating the operation of the frame memory controller when reading and writing the frame memory in FIG. 1; FIG.

도 3은 본 발명의 디지털 비디오 캡쳐 보드에 대한 블록 구성도.3 is a block diagram of a digital video capture board of the present invention.

도 4는 도 3에서, FIFO 메모리의 블록 구성도.4 is a block diagram of a FIFO memory in FIG. 3;

도 5는 도 4에서, FIFO 메모리의 라이트(WRITE)시 타이밍도.FIG. 5 is a timing chart of writing the FIFO memory in FIG. 4.

도 6은 도 4에서, FIFO 메모리의 리드(READ)시 타이밍도.FIG. 6 is a timing diagram at read time of the FIFO memory in FIG. 4; FIG.

상기 목적을 달성하기 위한 본 발명은 피사체를 촬상하고 그 촬상된 영상을 디지털 비디오 데이터로 변환시켜 출력시키는 디지털 카메라와, 상기에서 출력되는 디지털 비디오 데이터를 TTL레벨로 변환시켜 출력하는 레벨 변환기와, 상기에서 레벨이 변환된 디지털 비디오 데이터를 메모리에 저장시키는데 사용되는 어드레스를 발생시키는 어드레스 발생기와, 상기 레벨 변환기에서 출력되는 8비트의 디지털 비디오 데이터를 메모리에 32비트의 디지털 비디오 데이터로 패킹하는 데이터 패킹부와, 상기 데이터 패킹부에서 패킹하고자 하는 데이터를 저장하고 이 저장과 아울러 전송이 가능한 FIFO 메모리와, 상기 FIFO 메모리의 입출력을 제어하는 FIFO 메모리 콘트롤러와, 디지털 비디오 캡쳐 보드내의 상태를 모니터 하거나 비디오 캡쳐 보드를 콘트롤하는 입/출력 레지스터와, 시스템버스인 PCI버스와 디지털 비디오 캡쳐 보드간의 인터페이스를 제어하는 시스템 버스 인터페이스부로 구성된 것을 특징으로 한다.The present invention for achieving the above object is a digital camera for capturing a subject and converts the captured image into digital video data, and outputs, a level converter for converting the output digital video data to a TTL level, and An address generator for generating an address used to store the level converted digital video data in a memory, and a data packing unit for packing 8-bit digital video data output from the level converter into 32-bit digital video data in the memory. A FIFO memory capable of storing, transmitting and storing data to be packed by the data packing unit, a FIFO memory controller controlling input and output of the FIFO memory, and monitoring a state in a digital video capture board or a video capture board. To control And the I / O register, and wherein-part system bus interface for controlling the interface between the system bus is a PCI bus and the digital video capture board.

이하, 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings in detail as follows.

도 3은 본 발명 디지탈 비디오 캡쳐 보드의 블록 구성도로서, 이에 도시한 바와같이, 피사체를 촬상하고 그 촬상된 영상을 디지털 비디오 데이터로 변환시켜 출력시키는 디지털 카메라(1)와, 상기에서 출력되는 디지털 비디오 데이터를 TTL레벨로 변환시켜 출력하는 레벨 변환기(2)와, 상기에서 레벨이 변환된 디지털 비디오 데이터를 메모리에 저장시키는데 사용되는 어드레스를 발생시키는 어드레스 발생기(3)와, 상기 레벨 변환기(2)에서 출력되는 8비트의 디지털 비디오 데이터를 메모리에 32비트의 디지털 비디오 데이터로 패킹하는 데이터 패킹부(4)와, 상기 데이터 패킹부(4)에서 제공하는 디지털 비디오 데이터를 저장하는 FIFO 메모리(9)와, 상기 FIFO 메모리(9)의 입출력을 제어하는 FIFO 메모리 콘트롤러(10)와, 디지털 비디오 캡쳐 보드내의 상태를 모니터 하거나 비디오 캡쳐 보드를 콘트롤하는 입/출력 레지스터(7)와, 시스템버스인 PCI버스와 디지털 비디오 캡쳐 보드간의 인터페이스를 제어하는 시스템 버스 인터페이스부(8)로 구성한다.3 is a block diagram of a digital video capture board according to the present invention. As shown therein, a digital camera 1 for capturing a subject, converting the captured image into digital video data, and outputting the digital video data is output. A level converter 2 for converting and outputting video data to a TTL level, an address generator 3 for generating an address used for storing the level converted digital video data in a memory, and the level converter 2 A data packing unit 4 for packing 8-bit digital video data output from the digital storage device into 32-bit digital video data, and a FIFO memory 9 for storing digital video data provided by the data packing unit 4. And a state in the digital video capture board and a FIFO memory controller 10 that controls input and output of the FIFO memory 9. Or an input / output register 7 for controlling a video capture board and a system bus interface 8 for controlling an interface between a PCI bus as a system bus and a digital video capture board.

이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described in detail as follows.

그러면 상기 어드레스 발생기(3)는 레벨 변환부(2)에서 제공하는 데이터의 수직동기신호, 수평동기신호, 픽셀 클럭을 이용하여 FIFO 메모리(9)의 어디에 저장할 것인지를 알려주는 어드레스를 발생시켜 FIFO 메모리 콘트롤러(10)로 제공한다.Then, the address generator 3 generates an address indicating where to store the FIFO memory 9 by using the vertical synchronization signal, the horizontal synchronization signal, and the pixel clock of the data provided by the level converter 2. Provided to the controller 10.

상기 FIFO 메모리(9)는 1K ×32 비트 크기의 용량을 가지며, 도 4에서와 같이 포트 A에 라이트되는 순서대로 포트 B로 데이터를 출력시키는 구조를 갖는다.The FIFO memory 9 has a capacity of 1K x 32 bits, and has a structure for outputting data to port B in the order written to port A as shown in FIG.

그리고 상기 데이터 패킹부(4)는 상기 레벨 변환부(2)에서 FIFO 제공하는 8비트의 디지털 비디오 데이터를 상기 FIFO 메모리(9)에 라이트 하기 위해 먼저 32비트의 디지털 비디오 데이터로 패킹한다.The data packing unit 4 first packs 8-bit digital video data provided by the level converter 2 into 32-bit digital video data to write the FIFO memory 9 to the FIFO memory 9.

즉, 4개의 8비트 비디오 데이터가 1개의 32비트 디지털 비디오 데이터로 바꾸어 FIFO 메모리(9)에 패킹한다.That is, four 8-bit video data are converted into one 32-bit digital video data and packed in the FIFO memory 9.

여기서 32비트로 데이터를 패킹하는 이유는 FIFO 메모리(9)에서 컴퓨터로 디지털 비디오 데이터를 전송할 때 시스템 버스인 PCI버스의 32비트 버스폭을 모두 사용함으로서 8비트 데이터 버스폭을 사용할 때 보다 4배 빠르게 전송시키기 위해서이다.The reason for packing data in 32-bit is that when transferring digital video data from FIFO memory (9) to a computer, it uses all the 32-bit bus widths of the PCI bus, the system bus, to transfer data four times faster than using 8-bit data bus widths. To do that.

상기 FIFO 메모리 콘트롤러(10)가 FIFO 메모리(9)에 데이터를 라이트하기 위하여 도 4에서와 같이 포트A로 각종 신호를 제공하면, 상기 FIFO 메모리(9)는 데이터 패킹부(4)에서 제공하는 데이터를 해당 어드레스에 디지탈 비디오 데이터를 라이트한다.When the FIFO memory controller 10 provides various signals to port A as shown in FIG. 4 to write data to the FIFO memory 9, the FIFO memory 9 provides data provided by the data packing unit 4. Writes the digital video data to the address.

상기 FIFO 메모리(9)에 비디오 데이터가 저장되면 FIFO 메모리의 상태신호인 AE가 액티브하게 되어 FIFO 메모리(9)에 데이터가 저장되었음을 알린다.When video data is stored in the FIFO memory 9, the AE, which is a status signal of the FIFO memory, is activated to inform that the data is stored in the FIFO memory 9.

상기 상태신호(AE)는 인버터(I)를 통해 반전된 DMA요구신호(DMAREQ^*)신호를 생성하여 FIFO 메모리 콘트롤러(10)로 제공하면, 상기 FIFO 메모리 콘트롤러(10)는 시스템 버스 인터페이스부(8)로 DMA요구를 한다.The state signal AE generates an inverted DMA request signal DMAREQ ^* signal through the inverter I and provides the DMA signal to the FIFO memory controller 10. The FIFO memory controller 10 is a system bus interface unit 8. DMA request).

따라서 상기 시스템 버스 인터페이스부(8)는 DMA요구신호(DMAREQ^*)에 의하여 DMA동작을 개시하여 FIFO 메모리(9)로 부터 비디오 데이터를 읽어들여 PCI버스를 통해 컴퓨터의 시스템 메모리로 전송한다.Therefore, the system bus interface unit 8 initiates a DMA operation by the DMA request signal DMAREQ ^* , reads video data from the FIFO memory 9, and transmits the video data to the computer system memory via the PCI bus.

이때 입/출력 레지스터(7)는 디지털 비디오 캡쳐 보드내의 상태를 모니터하거나 디지털 비디오 캡쳐 보드를 콘트롤한다.The input / output registers 7 then monitor the state within the digital video capture board or control the digital video capture board.

이상에서와 같이 디지탈 카메라(1)에서 입력되는 디지털 비디오 데이터가 FIFO 메모리(9)에 임시 저장되었다가 곧바로 DMA동작에 의하여 컴퓨터의 시스템메모리로 전송된다.As described above, the digital video data input from the digital camera 1 is temporarily stored in the FIFO memory 9 and immediately transferred to the computer system memory by the DMA operation.

상기에서와 같이 동작하는 FIFO 메모리의 리드 및 라이트시의 타이밍도는 도 5 및 도6에 도시한 바와같다.The timing diagrams at the time of reading and writing of the FIFO memory operating as described above are as shown in Figs.

이상에서 상세히 설명한 바와같이 본 발명은 FIFO 메모리의 입력포트를 통하여 디지탈 비디오 데이터를 라이트하고, 이와동시에 출력포트를 통해 디지탈 비디오 데이터를 곧바로 컴퓨터의 시스템 메모리로 DMA 방식으로 전송시킴으로써, 디지털 비디오 데이터의 전송시간을 줄이도록 한 효과가 있다.As described in detail above, the present invention writes digital video data through an input port of a FIFO memory, and simultaneously transfers digital video data to a system memory of a computer through an output port in a DMA manner, thereby transmitting digital video data. It has the effect of reducing the time.

Claims

A digital camera for converting and outputting an image of a subject into digital video data of RS-422 type, a level converting unit for converting the RS-422 type video data to a TTL level, and data output from the level converting unit. An address generator for generating an address for writing data to the memory using a vertical and horizontal synchronization signal and a pixel clock, and 8-bit data output from the level converter are packed into the memory as 32-bit data, thereby providing a data transfer rate. A FIFO memory for receiving the 32-bit data transmitted from the above, storing it for a while, and outputting it immediately, a FIFO memory controller for controlling write and read operations of the FIFO memory, and a digital video capture board. Input and output registers to monitor status or control the digital video capture board Emitter and a digital video capture board, characterized in that is configured to and receive data between the computer and the digital video capture board parts of the system bus interface.