KR100283407B1

KR100283407B1 - Pilot signal detection circuit

Info

Publication number: KR100283407B1
Application number: KR1019970076822A
Authority: KR
Inventors: 이기영
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1997-12-29
Filing date: 1997-12-29
Publication date: 2001-04-02
Also published as: KR19990056804A

Abstract

본 발명은 파일러트 신호 검출회로에 관한 것으로, 종래의 기술에 있어서는 아날로그 방식으로 파일러트(pilot) 신호를 검출함으로써, 종종 신호검출의 오류가 발생하는 문제점이 있었다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pilot signal detection circuit, and in the related art, there is a problem that an error in signal detection often occurs by detecting a pilot signal in an analog manner.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 음성다중 신호장치로 입력되는 서브신호에서 파일러트 신호를 스테레오(stereo) 방송과 듀얼(dual)방송 및 모노(mono)방송으로 분리하여 각각의 상태를 검출하는 파일러트 신호검출회로를 이용하여 신호검출의 오류가 적은 장치를 제공함으로써, 채널의 변경시 발생하는 에러를 줄이는 효과가 있다.Accordingly, the present invention has been made to solve the above-mentioned problems, and the stereo signal, dual broadcast and mono broadcast of the pilot signal in the sub-signal input to the voice multiple signal device By using the pilot signal detection circuit that detects each state separately, the device provides a device with less error in signal detection, thereby reducing the error occurring when the channel is changed.

Description

Pilot signal detection circuit

본 발명은 파일러트 신호 검출회로에 관한 것으로, 특히 음성다중 신호장치에 있어서, 파일러트 신호를 검출하기 위해 스테레오 방송과 듀얼방송을 분리하여 파일러트 신호를 처리하는 파일러트 신호 검출회로에 관한 것이다.The present invention relates to a pilot signal detection circuit, and more particularly, to a pilot signal detection circuit for processing a pilot signal by separating stereo broadcasting and dual broadcasting in order to detect a pilot signal in an audio multiple signal device.

사운드 중간주파에서 출력된 티브이 음성신호의 메인신호는 4.5㎒에, 서브신호는 4.724㎒에 실려 있으며, 이들 신호는 대역통과 필터에 의해 분리되는데, 스테레오(stereo)나 듀얼(dual)의 파일러트(pilot) 신호를 갖고 있는 서브신호는 4.725㎒의 캐리어(carrier)에 음성신호가 실려있고, 이 캐리어로부터 55.069㎑ 떨어진 곳에 파일러트 신호가 진폭변조(Amplitude Modulation : 이하, AM)되어 있다.The main signal of the TV voice signal output from the sound intermediate frequency is 4.5MHz and the sub-signal is 4.724MHz, and these signals are separated by a bandpass filter, which is a stereo or dual pilot. In the sub-signal having a pilot signal, an audio signal is carried on a carrier of 4.725 MHz, and a pilot signal is amplitude-modulated (AM) below 55.069 Hz from this carrier.

도 1은 종래 음성다중 신호 처리 장치의 구성을 보인 블록도로서, 이에 도시된 바와 같이 서브신호를 리미터증폭기(10)에서 입력받아 노이즈가 섞인 신호를 증폭하여 잡음을 제거하며, 에프엠 복조기(FM : Frequency Modulation, 20)를 거쳐 검파되고, 이 검파된 신호는 대역통과 필터(30)에 입력되어 파일러트 신호만 통과되며, 다시 에이엠 복조기(40)에 입력되어 스테레오 방송일 경우에는 149.8㎐, 듀얼 방송일 경우에는 276㎐의 신호로 출력되고, 출력된 신호가 스테레오인 경우에는 제1 피엘엘(Phase Locked Loop : PLL, 50)을 로킹(locking)시키고, 듀얼인 경우에는 제2 피엘엘(PLL, 51)을 로킹(locking)시킨다.FIG. 1 is a block diagram illustrating a conventional voice multiplex signal processing apparatus. As shown in FIG. 1, a sub-signal is input from a limiter amplifier 10 to amplify a signal mixed with noise to remove noise, and an FM demodulator (FM). Frequency Modulation (20) is detected, and the detected signal is input to the band pass filter (30), and only the pilot signal is passed, and is input again to the AM demodulator (40) for stereo broadcasting and 149.8 ㎐ for dual broadcasting. Is output as a signal of 276 ㎐, and when the output signal is stereo, the first locked PLL is locked, and in the case of dual, the second PLL (PLL, 51) is locked. Locking

이 로킹된 신호는 저역통과 필터(60, 61)를 거쳐 비교기(70)에 입력되어 기준전압과 비교되고, 이 비교결과에 의해 비교기(70)의 출력상태를 결정하게 되며, 상기 비교기(70)의 출력은 오에스디 제어기(80)로 입력되어 오에스디(OSD : On Screen Display)를 조절하게 된다.The locked signal is input to the comparator 70 through the low pass filters 60 and 61 and compared with the reference voltage. The locked signal determines the output state of the comparator 70. The comparator 70 The output of is input to the OS controller 80 to adjust the On Screen Display (OSD).

상기와 같이 종래의 기술에 있어서는 아날로그 방식으로 파일러트 신호를 검출함으로써, 종종 신호검출의 오류가 발생하는 문제점이 있었다.As described above, in the prior art, there is a problem that an error in signal detection often occurs by detecting a pilot signal in an analog manner.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 음성다중 신호처리장치로 입력되는 서브신호에서 파일러트 신호를 스테레오 방송과 듀얼방송으로 분리하여 각각의 상태를 디지털적인 3비트로 검출하는 파일러트 신호검출회로를 이용하여 신호검출의 오류가 적은 장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been devised to solve the above-mentioned conventional problems, and separates the pilot signal from the sub-signal input to the voice multiple signal processing apparatus into stereo broadcasting and dual broadcasting, respectively, and converts each state into digital 3 bits. It is an object of the present invention to provide an apparatus with less error in signal detection by using a pilot signal detection circuit for detecting.

도 1은 종래 음성다중 신호처리 장치의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional voice multiplex signal processing apparatus.

도 2는 본 발명을 적용한 음성다중 신호 처리 장치의 구성을 보인 블록도.Figure 2 is a block diagram showing the configuration of a voice multiple signal processing apparatus to which the present invention is applied.

도 3은 도 2에서 파일러트 신호검출부의 구성을 보인 블록도.FIG. 3 is a block diagram illustrating a configuration of a pilot signal detector in FIG. 2. FIG.

도 4는 도 2에서 파일러트 신호검출부의 출력을 보인 표.4 is a table showing the output of the pilot signal detector in FIG.

도 5는 도 3에서 각 구성의 출력 파형도.5 is an output waveform diagram of each configuration in FIG. 3;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 리미트증폭기 20 : 에프엠 복조기10: limit amplifier 20: FM demodulator

30 : 대역통과 필터 40 : 에이엠 복조기30: bandpass filter 40: AM demodulator

50,51 : 피엘엘(PLL) 60,61 : 저역통과 필터50,51: PLL 60,61: low pass filter

70 : 비교기 80 : OSD 제어기70: comparator 80: OSD controller

90 : 증폭기 100,110 : 파일러트 신호검출부90: amplifier 100,110: pilot signal detector

101 : 전압제어발진기(VCO) 102 : 2분주회로101: voltage controlled oscillator (VCO) 102: two-division circuit

103,104 : 위상검출기 105 : 루프필터103,104: phase detector 105: loop filter

106 : 레지스터 107 : 앤드게이트106: register 107: endgate

이와 같은 목적을 달성하기 위한 본 발명의 구성은, 리미터증폭기, 에프엠 복조기, 대역통과 필터, 에이엠 복조기 및 증폭기로 구성된 음성다중 신호 처리장치에 있어서, 상기 증폭기로부터 입력되는 신호에서 파일러트 신호를 스테레오 방송과 듀얼방송으로 분리하여 각각의 상태를 검출하는 복수개의 파일러트 신호검출 회로를 구비함을 특징으로 한다.In order to achieve the above object, a configuration of the present invention is a voice multiple signal processing device including a limiter amplifier, an FM demodulator, a bandpass filter, an AM demodulator, and an amplifier, wherein a pilot signal is stereo broadcasted from a signal input from the amplifier. And a plurality of pilot signal detection circuits for detecting each state by separating the broadcast and the dual broadcast.

상기 파일러트 신호검출 회로는 전압제어발진기에서 출력된 신호를 2분주하여 위상의 차가 90°인 두개의 신호를 출력하는 2분주회로와; 입력신호와 상기 2분주회로의 두 출력신호를 각기 비교하여 두 신호의 위상차를 출력하는 제1,2 위상검출기와; 상기 제2 위상검출기의 출력신호를 직류로 바꾸어 상기 전압제어발진기의 주파수를 제어하는 루프필터와; 상기 2분주회로에서 출력한 신호에 의해 상기 제1,제2 위상검출부의 출력을 3비트의 병렬로 출력하는 레지스터와; 상기 레지스터의 3비트 출력을 앤드조합하는 앤드게이트로 구성함을 특징으로 한다.The pilot signal detecting circuit comprises: a two-dividing circuit which divides two signals output from the voltage controlled oscillator and outputs two signals having a phase difference of 90 degrees; First and second phase detectors for outputting a phase difference between the two signals by comparing an input signal and two output signals of the two-dividing circuit; A loop filter for controlling the frequency of the voltage controlled oscillator by converting the output signal of the second phase detector into a direct current; A register for outputting the outputs of the first and second phase detectors in three bits in parallel by signals output from the two-dividing circuit; And an AND gate for AND-combining the 3-bit output of the register.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명을 적용한 음성다중 신호처리장치의 구성을 보인 블록도이고, 도 3은 도 2에서 파일러트 신호검출부(100)의 구성을 보인 블록도로서, 이에 도시한 바와 같이 전압제어발진기(101)에서 출력된 신호(S2)를 2분주하여 위상의 차가 90°인 2개의 신호(S3, S4)를 출력하는 2분주회로(102)와; 입력신호(S1)와 상기 2분주회로(102)의 출력신호(S3, S4)를 각기 비교하여 두 신호의 위상차신호(S5,S6)를 출력하는 제1,제2 위상검출기(103, 104)와; 상기 제2 위상검출기(104)의 출력신호(S6)를 직류로 바꾸어 상기 전압제어발진기(101)의 주파수를 제어하는 루프필터(105)와; 상기 2분주회로(102)의 출력한 신호(S)에 의해 상기 제1 위상검출기(103)의 출력을 입력받아 3비트의 병렬로 출력하는 레지스터(106)와; 상기 레지스터(106)의 3비트 출력을 앤드조합하는 앤드게이트(107)로 스테레오 파일러트 신호를 검출하기 위한 제1파일러트 신호 검출부(100)를 구성하고, 듀얼 파일러트 신호를 검출하기 위한 제2파일러트 신호 검출부(110)도 상기와 동일 방식으로 구성한다.2 is a block diagram showing the configuration of a voice multiplex signal processing apparatus according to the present invention, and FIG. 3 is a block diagram showing the configuration of the pilot signal detection unit 100 in FIG. 2, and as shown in FIG. A two-dividing circuit 102 for dividing the signal S2 output from 101 by two and outputting two signals S3 and S4 having a phase difference of 90 degrees; First and second phase detectors 103 and 104 for outputting phase difference signals S5 and S6 of the two signals by comparing the input signal S1 and the output signals S3 and S4 of the two-dividing circuit 102, respectively. Wow; A loop filter 105 for controlling the frequency of the voltage controlled oscillator 101 by changing the output signal S6 of the second phase detector 104 to a direct current; A register (106) for receiving the output of the first phase detector (103) based on the signal (S) output from the two-dividing circuit (102) and outputting in three bits in parallel; A first pilot signal detector 100 for detecting a stereo pilot signal with an AND gate 107 for and combining the 3-bit output of the register 106, and a second for detecting the dual pilot signal. The pilot signal detection unit 110 is configured in the same manner as above.

이와 같이 구성한 본 발명에 따른 일실시예의 동작 과정을 첨부한 도 4 및 도 5를 참조하여 설명하면 다음과 같다.Referring to Figures 4 and 5 attached to the operation of the embodiment according to the present invention configured as described above are as follows.

서브신호를 리미터증폭기(10)에서 입력받아 노이즈가 섞인 신호를 증폭하여 잡음을 제거하며, 에프엠 복조기(FM : Frequency Modulation, 20)를 거쳐 검파되고, 이 검파된 신호는 대역통과 필터(30)에 입력되어 파일러트 신호만 통과되며, 다시 에이엠 복조기(40)에 입력된다.The sub-signal is input from the limiter amplifier 10 to amplify the mixed signal to remove the noise, and is detected through an FM demodulator (FM) 20. The detected signal is passed to the bandpass filter 30. Only the pilot signal is passed through, and is input to the AM demodulator 40 again.

상기 에이엠 복조기(40)는 방송 상태가 스테레오 방송일 경우 149.8㎐의 파일러트 신호를 출력하며, 듀얼 방송인 경우에는 276㎐를 파일러트 신호를 출력하게 되고, 모노 방송일 경우에는 무신호를 출력하게 되는데, 이들 파일러트 신호들은 증폭기(90)를 거쳐 증폭되어 제1,제2 파일러트 신호검출부(100, 110)로 입력되어 파일러트 신호의 상태(즉, 스테레오, 듀얼, 모노)를 검출하여 출력하며, 이 출력을 도표로 정리하여 도 4에 도시하였다.The AM demodulator 40 outputs a pilot signal of 149.8 dB when the broadcast state is stereo broadcast, and outputs a pilot signal of 276 dB when dual broadcasting, and outputs a no signal when mono broadcasting. The pilot signals are amplified through the amplifier 90 and input to the first and second pilot signal detectors 100 and 110 to detect and output the state of the pilot signals (ie, stereo, dual, and mono). The output is plotted and shown in FIG. 4.

도 5는 도 3에서 각 구성의 출력 파형도로서, 이에 도시한 바와 같이 스테레오 신호를 검출하는 제1 파일러트 신호검출부(100)의 전압제어발진기(VCO, 101)의 프리-런(Free-Run) 주파수는 스테레오 파일러트 신호의 2배 주파수인 2×149.8㎐에 맞추어져 있고, 듀얼 신호를 검출하는 제2 파일러트 신호검출부(110)의 전압제어발진기(미도시)의 프리-런(Free-Run) 주파수는 듀얼 파일러트 신호의 2배 주파수인 2×276㎐에 맞추어져 있다. 이에따라 스테레오 방송일 경우에 상기 전압제어발진기(101)는 2×149.8㎐의 신호(S2)를 출력하고, 이 신호(S2)는 2분주 회로(102)에 입력되어 2분주되며, 위상차가 90°인 제1,제2 구형파 신호(S3, S4)를 만든다.FIG. 5 is an output waveform diagram of each configuration in FIG. 3, and as shown therein, a free-run of the voltage controlled oscillator (VCO) 101 of the first pilot signal detector 100 detecting a stereo signal. The frequency is set to 2 × 149.8 kHz, which is twice the frequency of the stereo pilot signal, and the free-run of the voltage controlled oscillator (not shown) of the second pilot signal detector 110 detecting the dual signal. Run frequency is set to 2 x 276 kHz, which is twice the frequency of the dual pilot signal. Accordingly, in the case of stereo broadcasting, the voltage controlled oscillator 101 outputs a signal S2 of 2 × 149.8 kHz, which is input to the two-dividing circuit 102 and divided into two, and the phase difference is 90 °. First and second square wave signals S3 and S4 are generated.

상기 제1,제2 구형파 신호(S3, S4)와 입력신호(S1)가 제1,2 위상검출기(103, 104)에서 각기 비교되어 위상차 만큼의 제1,제2 위상차 신호(S5, S6)가 출력되며, 이 위상차 신호(S5, S6) 중 제1 위상차 신호(S5)는 직렬입력을 3비트의 병렬로 변환하여 출력하는 레지스터(106)로 입력되고, 상기 제2 위상차 신호(S6)는 루프필터(105)로 입력된후 직류로 변환되어 상기 전압제어발진기(101)의 주파수를 제어하며, 상기 제1 위상차 신호(S5)는 상기 제2 구형파 신호(S4)에 의해 상기 레지스터(106)로 입력된다.The first and second square wave signals S3 and S4 and the input signal S1 are compared in the first and second phase detectors 103 and 104, respectively, so that the first and second phase difference signals S5 and S6 equal to the phase difference. The first phase difference signal S5 of the phase difference signals S5 and S6 is input to a register 106 which converts a serial input into three bits in parallel and outputs the same. The second phase difference signal S6 After input to the loop filter 105 is converted into a direct current to control the frequency of the voltage controlled oscillator 101, the first phase difference signal (S5) is the register 106 by the second square wave signal (S4) Is entered.

따라서, 상기 증폭기(90)에서 스테레오 파일러트 신호가 출력되어 제1파일러트 신호 검출부(100)의 피엘엘(PLL)이 로킹(locking)이 되면 상기 레지스터(106)에 저장한 3비트 상태가 모두 하이가 되고, 로킹이 되지 않으면 로우상태가 되며, 이에따라 그 레지스터(106)의 출력이 무두 하이상태일 때 앤드게이트(107)에서 스테레오 파일러트신호 검출 상태를 나타내는 고전위신호가 출력된다.Accordingly, when the stereo pilot signal is output from the amplifier 90 and the PLL of the first pilot signal detector 100 is locked, all three bit states stored in the register 106 are all present. When the output of the register 106 is high, the high gate signal indicating the stereo pilot signal detection state is output from the AND gate 107 when the output of the register 106 is all high.

마찬가지로, 상기 증폭기(90)에서 듀얼 파일러트 신호가 출력되는 상태에서는 제2파일러트 신호 검출부(110)에서 그 듀얼파일러트 신호를 검출하여, 고전위의 듀얼 파일러트 검출신호(B)를 출력하게 된다.Similarly, in the state in which the dual pilot signal is output from the amplifier 90, the second pilot signal detector 110 detects the dual pilot signal and outputs the high-potential dual pilot detection signal B. do.

이상에서 설명한 바와 같이 본 발명 파일러트 신호 검출회로는 약전계시나 채널의 변경시 발생하는 에러를 줄이는 효과가 있다.As described above, the pilot signal detection circuit of the present invention has an effect of reducing an error occurring during the weak electric field or when the channel is changed.

Claims

In an audio multiple signal processing apparatus in which an output signal of a limiter amplifier receiving a sub signal is sequentially passed through an FM demodulator, a bandpass filter, an AM demodulator, and an amplifier, a voltage for oscillating a signal according to a frequency twice the stereo pilot signal. A control oscillator, which divides the output signal of the voltage controlled oscillator into two and outputs two signals having a phase difference of 90 °, and compares the two output signals of the amplifier and the two output signals of the two-dividing circuit, respectively. First and second phase detectors for outputting the phase difference of the loop filter for controlling the frequency of the voltage-controlled oscillator by converting the output signal of the second phase detector into a direct current; 1 consists of a register that outputs the output of the phase detector in parallel with 3 bits, and an AND gate that combines and outputs the 3-bit output of the register. The first filer bit signal detection section for detecting a stereo filer bit signal; And a second pilot signal detector configured in the same manner as the first pilot signal detector to detect a dual pilot signal.