KR100226477B1 - Sound signal control circuit in tv - Google Patents

Sound signal control circuit in tv Download PDF

Info

Publication number
KR100226477B1
KR100226477B1 KR1019960041400A KR19960041400A KR100226477B1 KR 100226477 B1 KR100226477 B1 KR 100226477B1 KR 1019960041400 A KR1019960041400 A KR 1019960041400A KR 19960041400 A KR19960041400 A KR 19960041400A KR 100226477 B1 KR100226477 B1 KR 100226477B1
Authority
KR
South Korea
Prior art keywords
signal
input
audio
output
circuit
Prior art date
Application number
KR1019960041400A
Other languages
Korean (ko)
Other versions
KR19980022297A (en
Inventor
이기영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960041400A priority Critical patent/KR100226477B1/en
Publication of KR19980022297A publication Critical patent/KR19980022297A/en
Application granted granted Critical
Publication of KR100226477B1 publication Critical patent/KR100226477B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/607Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for more than one sound signal, e.g. stereo, multilanguages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/06Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Television Receiver Circuits (AREA)

Abstract

본 발명은 TV 음성 신호 제어 회로에 관한 것으로, 특히 입력되는 파일럿 신호가 미약하여 음성 신호 출력 경로를 제어하는 제어 신호가 불안정한 경우에도 일정한 레벨의 제어 신호를 출력하여, 불안정한 제어 신호에 의한 음성 신호 출력 경로의 빈번한 변화로 인해 발생하는 잡음을 억제할 수 있도록 하는 회로에 관한 것이다.The present invention relates to a TV audio signal control circuit, and in particular, even when the input pilot signal is weak and the control signal for controlling the audio signal output path is unstable, the control signal of a constant level is output, thereby outputting the audio signal by the unstable control signal. It relates to a circuit that can suppress noise caused by frequent changes of paths.

FM 복조 회로를 통해 검파된 파일럿 신호를 소정 레벨의 직류 신호로 변환하기 위한 위상 동기 루프 회로와 저역 통과 필터를 거쳐 비교기에 입력하고, 비교기의 출력 신호가 레지스터에 직렬 입력되어 저장된 다음 소정의 입력 신호가 저장되면 클록 발생기로부터 전달된 동기 신호에 의해 병렬로 일괄 출력되어 AND 게이트에 입력되고, AND 게이트에서 AND 연산이 이루어진 제어 신호는 디코더와 마이컴에 입력되면, 마이컴과 디코더는 입력된 스테레오 제어 신호 또는 음성 다중 제어 신호를 이용해 오디오 매트릭스 회로(48)의 음성 신호 출력 경로를 스위칭 제어함으로써 적절한 음성 신호를 출력하도록 한다.Inputted to the comparator through a phase locked loop circuit and a low pass filter for converting the pilot signal detected by the FM demodulation circuit to a DC signal of a predetermined level, the output signal of the comparator is input to the register in series and stored, and then the predetermined input signal Is stored in parallel by the synchronization signal transmitted from the clock generator and input to the AND gate, and when the AND signal of the AND operation is performed at the AND gate is input to the decoder and the microcomputer, the microcomputer and the decoder input the stereo control signal or Switching control of the audio signal output path of the audio matrix circuit 48 using the audio multiplex control signal allows output of an appropriate voice signal.

Description

TV 음성 신호 제어 회로TV voice signal control circuit

제1도는 종래의 TV 음성 신호 제어 회로의 블록도.1 is a block diagram of a conventional TV audio signal control circuit.

제2도는 본 발명의 TV 음성 신호 제어 회로의 블록도.2 is a block diagram of a TV audio signal control circuit of the present invention.

제3도는 본 발명의 TV 음성 신호 제어 회로의 제어 신호 파형도.3 is a control signal waveform diagram of a TV audio signal control circuit of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

11, 13 : 리미터 12, 14 : FM 복조 회로11, 13: limiter 12, 14: FM demodulation circuit

15 : 대역 통과 필터 16 : AM 복조 회로15 band pass filter 16 AM demodulation circuit

17, 19 : 위상 동기 루프 회로 18, 20 : 저역 통과 필터17, 19: phase locked loop circuit 18, 20: low pass filter

22 : 디코더 23 : 오디오 매트릭스 회로22: decoder 23: audio matrix circuit

24 : 마이컴 21, 41, 44 : 비교기24: micom 21, 41, 44: comparator

42, 45 : 레지스터 47 : 클록 제너레이터42, 45: Register 47: Clock Generator

43, 46 : AND 게이트43, 46: AND gate

본 발명은 TV 음성 신호 제어 회로에 관한 것으로, 특히 입력되는 파일럿 신호가 미약하여 음성 신호 출력 경로를 제어하는 제어 신호가 불안정한 경우에도 일정한 레벨의 제어 신호를 출력하여, 불안정한 제어 신호에 의한 음성 신호 출력 경로의 빈번한 변화로 인해 발생하는 잡음을 억제할 수 있도록 하는 회로에 관한 것이다.The present invention relates to a TV audio signal control circuit, and in particular, even when the input pilot signal is weak and the control signal for controlling the audio signal output path is unstable, the control signal of a constant level is output, thereby outputting the audio signal by the unstable control signal. It relates to a circuit that can suppress noise caused by frequent changes of paths.

일반적으로 TV의 음성 중간 주파 신호(sound intermediate frequency)는 4.5MHz의 주 반송파 신호와 4,724MHz의 부 반송파 신호가 혼합되어 있고, 4,724MHz로 부터 약 55.069kHz 떨어진 주파수 대역의 신호에는 스테레오/음성 다중 파일럿 신호가 삽입되어 있으며, 이와 같은 음성 중간 주파 신호는 대역 통과 필터를 통하여 각각 주 반송파 신호와 부 반송파 신호로 분리되어 음성 신호 출력단으로 입력된다.In general, the sound intermediate frequency of a TV is a mixture of a 4.5 MHz main carrier signal and a 4,724 MHz subcarrier signal, and a stereo / audio multiple pilot for a signal in a frequency band about 55.069 kHz away from 4,724 MHz. A signal is inserted, and such a voice intermediate frequency signal is divided into a main carrier signal and a subcarrier signal through a band pass filter and input to a voice signal output terminal.

제 1 도는 종래의 TV 음성 신호 출력 회로의 구성을 나타낸 블록 도이다.1 is a block diagram showing the configuration of a conventional TV audio signal output circuit.

제 1 리미터 회로(11)에는 주 반송파 신호(SIF1)가 입력되고, 제 1 리미터 회로(11)를 통해 잡음이 제거되어 출력된 주 반송파 신호(SIF1)가 제 1 FM 복조 회로(12)에 입력되며, 제 1 FM 복조 회로(12)의 출력 신호는 오디오 매트릭스 회로(23)에 입력된다.The main carrier signal SIF1 is input to the first limiter circuit 11, and the main carrier signal SIF1 output by removing noise through the first limiter circuit 11 is input to the first FM demodulation circuit 12. The output signal of the first FM demodulation circuit 12 is input to the audio matrix circuit 23.

제 2 리미터 회로(13)에는 부 반송파 신호(SIF2)가 입력되고, 제 2 리미터 회로(13)를 통해 잡음이 제거되어 출력된 부 반송파 신호(SIF2)가 제 2 FM 복조 회로(14)에 입력되며, 부 반송파 신호(SIF2)에 포함되어 있는 음성 신호가 제 2 FM 복조 회로(14)를 통해 검파되어 오디오 매트릭스 회로(23)에 입력되고, 또한 제 2 FM 복조 회로(14)의 출력 신호에서 대역 통과 필터(15)와 AM 복조 회로(16)를 통해 스테레오/음성다중 파일럿 신호가 검파된다.The sub-carrier signal SIF2 is input to the second limiter circuit 13, and the sub-carrier signal SIF2 output by removing noise through the second limiter circuit 13 is input to the second FM demodulation circuit 14. And a voice signal included in the subcarrier signal SIF2 is detected through the second FM demodulation circuit 14 and input to the audio matrix circuit 23, and also from an output signal of the second FM demodulation circuit 14. Stereo / voice multiple pilot signals are detected through the band pass filter 15 and the AM demodulation circuit 16.

제 2 FM 복주 회로(14)를 통해 검파된 파일럿 신호가 스테레오 파일럿 신호인 경우에는 제 1 위상 동기 루프 회로(17)와 제 1 저역 통과 필터(18)를 거쳐 스테레오 제어 신호로서 비교기(21)에 입력되고, 음성 다중 파일럿 신호인 경우에는 제 2 위상 동기 루프 회로(19)와 제 2 저역 통과 필터(20)를 거쳐 음성 다중 제어 신호로서 비교기(21)에 입력되며, 비교기(21)의 출력은 디코더(22)와 마이컴(24)에 각각 입력되어 마이컴(24)의 음성 신호 출력 모드 데이터는 디코더(22)에 입력되고 디코더(22)의 제어 신호는 오디오 매트릭스 회로(23)에 입력되도록 이루어진다.When the pilot signal detected through the second FM demodulation circuit 14 is a stereo pilot signal, it is passed to the comparator 21 as a stereo control signal via the first phase locked loop circuit 17 and the first low pass filter 18. Input to the comparator 21 as a voice multiple control signal via the second phase locked loop circuit 19 and the second low pass filter 20 in the case of the voice multiple pilot signal, and the output of the comparator 21 is The audio signal output mode data of the microcomputer 24 is input to the decoder 22 and the microcomputer 24, respectively, and the control signal of the decoder 22 is input to the audio matrix circuit 23.

이와 같이 구성된 종래의 TV 음성 신호 출력 회로의 동작은, 주 반송파 신호(SIF1)가 입력되는 제 1 FM 복조 회로(12)에서는 모노(mono) 음성 신호 또는 스테레오의 좌측 신호와 우측 신호의 합신호(L+R)가 출력되어 오디오 매트릭스 회로(23)에 입력되고, 부 반송파 신호(SIF2)가 입력되는 제 2 FM 복조 회로(14)에서는 스테레오/음성 다중 파일럿 신호와 스테레오의 좌측 신호와 우측 신호의 차신호(L-R) 또는 2채널의 음성 다중 신호가 출력되어 스테레오 또는 음성 다중 신호는 오디오 매트릭스 회로(23)에 입력되고 스테레오/음성 다중 파일럿 신호는 대역 통과 필터(15)를 통해 부 반송파 신호(SIF2)의 55kHz±1kHz 대역을 꺼낸 다음 55kHz 대역에 AM 변조되어 있는 150Hz의 스테레오 파일럿 신호 또는 276Hz의 음성 다중 파일럿 신호를 AM 복조 회로(16)에서 AM 검파하여 얻게 된다.The operation of the conventional TV audio signal output circuit configured as described above is performed by the first FM demodulation circuit 12 to which the main carrier signal SIF1 is inputted, and a sum signal of a mono audio signal or a stereo left signal and a right signal ( L + R is output to the audio matrix circuit 23, and the second FM demodulation circuit 14 to which the subcarrier signal SIF2 is input is used for the stereo / audio multiple pilot signal and the stereo left and right signals. Difference signals LR or two-channel audio multiplexed signals are output so that stereo or audio multiplexed signals are input to the audio matrix circuit 23 and the stereo / audio multiplexed pilot signals are subcarrier signals SIF2 through the band pass filter 15. ), And then the AM demodulation circuit 16 performs AM detection of a 150 Hz stereo pilot signal or a 276 Hz voice multiple pilot signal that is AM modulated in the 55 kHz band.

이와 같이 얻어진 스테레오/음성 다중 파일럿 신호는 스테레오 신호의 경우에는 150Hz의 파일럿 신호가 제 1 위상 동기 루프 회로(17)에 입력되어 제 1 위상 동기 루프 회로(17)를 활성화시켜 입력 신호와 동일한 주파수의 펄스 신호를 출력하며, 제 1 위상 동기 루프 회로(17)의 출력 펄스 신호가 제 1 저역 통과 필터(18)에서 필터링이 이루어져 소정의 레벨을 갖는 직류 신호가 출력되고, 음성 다중 신호의 경우에는 276Hz의 파일럿 신호가 제 2 위상 동기 루프 회로(19)에 입력되어 제 2 위상 동기 루프 회로(19)를 활성화시켜 입력 신호와 동일한 주파수의 펄스 신호를 출력하며, 제 2 위상 동기 루프 회로(19)의 출력 펄스 신호가 제 2 저역 통과 필터(20)에서 필터링이 이루어져 소정의 레벨을 갖는 직류 신호가 출력된다.In the stereo / audio multiple pilot signal obtained as described above, in the case of a stereo signal, a 150 Hz pilot signal is inputted to the first phase locked loop circuit 17 to activate the first phase locked loop circuit 17 so that the stereo signal has the same frequency as that of the input signal. Outputs a pulse signal, and the output pulse signal of the first phase locked loop circuit 17 is filtered by the first low pass filter 18 to output a DC signal having a predetermined level, and 276 Hz in the case of an audio multiple signal. The pilot signal of is inputted to the second phase locked loop circuit 19 to activate the second phase locked loop circuit 19 to output a pulse signal having the same frequency as that of the input signal. The output pulse signal is filtered by the second low pass filter 20 to output a DC signal having a predetermined level.

제 1 저역 통과 필터(18) 또는 제 2 저역 통과 필터(20)을 통해 출력된 소정 레벨의 직류 신호는 비교기(21)에 입력된 다음, 비교기(21)에 설정되어 있는 기준 전압과의 비교를 통해 2진 논리 값을 갖는 제어 신호가 발생하게 되고, 이와 같이 발생한 제어 신호가 디코더(22)와 마이컴(24)에 입력되며, 마이컴(24)과 디코더(22)는 비교기(21)로 부터 입력되 스테레오/음성 다중 제어 신호를 이용해 오디오 매트릭스 회로(23)의 음성 신호 출력 경로를 스위칭 제어함으로써 적절한 음성신호를 출력하게 된다.The DC signal of a predetermined level output through the first low pass filter 18 or the second low pass filter 20 is input to the comparator 21 and then compared with the reference voltage set in the comparator 21. A control signal having a binary logic value is generated through the control signal, and the generated control signal is input to the decoder 22 and the microcomputer 24, and the microcomputer 24 and the decoder 22 are input from the comparator 21. Then, by switching the audio signal output path of the audio matrix circuit 23 using the stereo / audio multiple control signal, an appropriate audio signal is output.

이와 같은 종래의 TV 음성 신호 출력 회로는 전파 장애 등으로 인하여 미약한 파일럿 신호가 입력되면 디코더에 입력되는 제어 신호의 레벨이 일정하지 않게 되고, 따라서 오디오 매트릭스 회로의 음성 신호 출력 경로가 불규칙하게 변화하여 음성신호에 잡음이 발생하는 문제가 있다.In the conventional TV audio signal output circuit, when a weak pilot signal is input due to radio interference, the level of the control signal input to the decoder is not constant. Therefore, the audio signal output path of the audio matrix circuit changes irregularly. There is a problem that noise occurs in the voice signal.

이에 본 발명은, 입력되는 파일럿 신호가 미약하여 음성 신호 출력 경로를 제어하는 제어 신호가 불안정한 경우에도 일정한 레벨의 제어 신호를 출력하여, 불안정한 제어 신호에 의한 음성 신호 출력 경로의 빈번한 변화로 인해 발생하는 잡음을 억제할 수 있도록 하는데 그 목적이 있다.Accordingly, the present invention outputs a control signal of a constant level even when the input pilot signal is weak and the control signal for controlling the audio signal output path is unstable, resulting in frequent changes of the voice signal output path due to the unstable control signal. The purpose is to be able to suppress noise.

이와 같은 목적의 본 발명은, 스테레오 파일럿 신호가 직류 신호로 변환되어 입력되면, 입력된 직류 신호의 전압과 기준 전압을 비교하기 위한 제 1 비교 수단과, 상기 제 1 비교 수단의 출력 신호가 입력되어 저장되고, 소정 신호의 저장이 완료되면 저장된 신호를 일괄 출력하도록 하는 제 1 기억 소자와, 상기 제 1 기억 소자로부터 일괄 출력되는 신호를 입력으로 받아 소정의 논리 연산을 실시하도록 하는 제 1 논리 게이트와, 음성 다중 파일럿 신호가 직류 신호로 변환되어 입력되면, 입력된 직류 신호의 전압과 기준 전압을 비교하기 위한 제 2 비교 수단과, 상기 제 2 비교 수단의 출력 신호가 입력되어 저장되고, 소정 신호의 저장이 완료되면 저장된 신호를 일괄 출력하도록 하는 제 2 기억 소자와, 상기 제 2 기억 소자에서 일괄 출력되는 신호를 입력으로 받아 소정의 논리 연산을 실시하는 제 2 논리 게이트와, 상기 제 1 기억 소자와 제 2 기억 소자의 신호 입출력 동기 신호를 발생시키기 위한 클록 발생기와, 사용자가 TV 수상기에 구비된 제어 수단을 통하여 소정의 음성신호 모드를 설정하면, 사용자의 설정 내용을 디코더에 전달하는 마이컴과, 상기 마이컴으로부터 전달된 음성 신호 출력 모드 데이터에 따라 오디오 매트릭스 회로의 음성 신호 출력 경로를 제어하는 디코더와, 상기 음성 신호 검출 수단에서 출력되는 음성 신호를 입력으로 받고, 디코더를 통해 설정된 음성 신호 출력 경로에 따라 적절한 음성 신호를 출력하는 오디오 매트릭스 회로를 포함하여 이루어진다.According to the present invention for this purpose, when a stereo pilot signal is converted into a DC signal and inputted, first comparison means for comparing the voltage of the input DC signal with a reference voltage and an output signal of the first comparison means are inputted. A first storage element for storing a predetermined signal and storing the stored signal collectively when the storage of the predetermined signal is completed; a first logic gate for receiving a signal outputted collectively from the first storage element as an input and performing a predetermined logical operation; When the voice multiple pilot signal is converted into a DC signal and inputted, second comparison means for comparing the voltage of the input DC signal with a reference voltage, and an output signal of the second comparison means are input and stored, Inputs a second memory element for collectively outputting the stored signals when the storage is completed, and a signal collectively output from the second memory element A second logic gate for receiving a predetermined logic operation, a clock generator for generating signal input / output synchronization signals of the first memory element and the second memory element, and a user through a control means provided in the TV receiver. When the audio signal mode of the audio signal mode is set, a microcomputer for transmitting the user's setting contents to the decoder, a decoder for controlling the audio signal output path of the audio matrix circuit according to the audio signal output mode data transmitted from the microcomputer, and the audio signal detection And an audio matrix circuit for receiving a voice signal output from the means as an input and outputting an appropriate voice signal according to the voice signal output path set through the decoder.

또한 비교 수단은, 제 1 비교 수단과 제 2 비교 수단이 입력 신호와 기준 신호를 비교하는 비교기로 구성되고, 기억 소자는 serial-to-parallel 레지스터로 구성되며, 논리 게이트는 입력되는 신호의 AND 연산을 실시하여 2진 논리 신호를 출력하는 논리 소자를 포함하여 이루어진다.In addition, the comparing means comprises a comparator in which the first comparing means and the second comparing means compare the input signal with the reference signal, the storage element is composed of a serial-to-parallel register, and the logic gate is an AND operation of the input signal. And a logic element for outputting a binary logic signal.

이와 같은 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Referring to the preferred embodiment of the present invention as follows.

대역 통과 필터와 AM 복조 회로를 통해 FM 복조 회로의 출력 신호에 포함된 스테레오/음성다중 파일럿 신호를 검파하여, 검파된 파일럿 신호가 스테레오 파일럿 신호인 경우에는, 스테레오 파일럿 신호를 소정 레벨의 직류 신호로 변환하기 위한 위상 동기 루프 회로와 저역 통과 필터를 거쳐 제 1 비교기(41)에 입력되고, 제 1 비교기(41)의 출력 신호가 레지스터인 제 1 레지스터(42)에 직렬 입력되어 저장된 다음 소정의 입력 신호가 저장되면 클록 발생기(47)로 부터 전달된 동기 신호에 의해 병렬로 일괄 출력되어 제 1 AND 게이트(43)에 입력되고, 제 1 AND 게이트(43)에서 AND 연산이 이루어진 제어 신호는 디코더와 마이컴에 입력된다.Through the band pass filter and the AM demodulation circuit, the stereo / audio multiple pilot signal included in the output signal of the FM demodulation circuit is detected. When the detected pilot signal is a stereo pilot signal, the stereo pilot signal is converted into a DC signal of a predetermined level. Input to the first comparator 41 via a phase-locked loop circuit for converting and a low pass filter, and the output signal of the first comparator 41 is serially input and stored in a first register 42 which is a register, and then a predetermined input When the signal is stored, the batch signal is output in parallel by the synchronization signal transmitted from the clock generator 47 and input to the first AND gate 43. The control signal of which the AND operation is performed at the first AND gate 43 is performed with the decoder. It is entered into the microcomputer.

또한 FM 복조 회로를 통해 검파된 파일럿 신호가 음성 다중 파일럿 신호인 경우에는, 음성 다중 파일럿 신호를 소정 레벨의 직류 신호로 변환하기 위한 위상 동기루프 회로와 저역 통과 필터를 거쳐 제 2 비교기(44)에 입력되고, 제 2 비교기(22)의 출력 신호가 제 2 레지스터(45)에 직렬 입력되어 저장된 다음 소정의 입력 신호가 저장되면 클록 발생기(47)로 부터 전달된 동기 신호에 의해 병렬로 일괄 출력되어 제 2 AND 게이트(46)에 입력되고, 제 2 AND 게이트(26)에서 AND 연산이 이루어진 제어 신호는 디코더와 마이컴에 입력된다.When the pilot signal detected through the FM demodulation circuit is a voice multiple pilot signal, the second comparator 44 passes through a phase locked loop circuit for converting the voice multiple pilot signal into a DC signal having a predetermined level and a low pass filter. Input, the output signal of the second comparator 22 is serially input and stored in the second register 45, and then a predetermined input signal is stored and collectively output in parallel by the synchronization signal transmitted from the clock generator 47. The control signal input to the second AND gate 46 and the AND operation performed on the second AND gate 26 is input to the decoder and the microcomputer.

이와 같이 구성된 본 발명의 TV 음성 신호 출력 회로의 동작은, 제 3 도를 참고하여 설명하면 다음과 같다.The operation of the TV audio signal output circuit of the present invention configured as described above will be described below with reference to FIG.

제 3 도의 A, A', C에 스테레오 신호의 출력 파형이며, B, B', D는 음성 다중 제어 신호의 출력 파형이며, ①과 ④는 미약한 파일럿 신호로 인하여 발생한 불규칙한 파형의 직류 신호이고, ②는 파일럿 신호가 존재하지 않는 모노(mono)의 경우이며, ③스테레오 제어 신호가 하이 레벨인 경우이고, ⑤는 음성 다중 제어 신호가 하이 레벨인 경우의 파형이다.A, A 'and C in Fig. 3 are the output waveforms of the stereo signals, B, B' and D are the output waveforms of the audio multiple control signals, and ① and ④ are DC signals of irregular waveforms caused by the weak pilot signals. And (2) are mono cases where no pilot signal exists, (3) is a case where the stereo control signal is at a high level, and (5) is a waveform when the audio multiple control signal is at a high level.

제 1 비교기(41)에 입력된 직류 신호와 제 1 비교기(41)에 설정되어 있는 기준 전압과의 비교를 통해 2진 논리 신호가 발생하고, 이와 같이 발생한 2진 논리 신호가 제 1 레지스터(42)에 직렬로 입력되어 저장된 다음, 일정 신호의 저장이 완료되면 클록 발생기(47)로 부터 전달되는 동기 신호에 따라 저장된 신호를 제 1 AND 게이트(43)에 병렬로 일괄 출력하게 되고, 제 1 AND 게이트(43)에서는 입력된 신호의 AND 연산을 실시하여 일정한 레벨을 갖는 연산 결과를 디코더로 출력하게 된다.The binary logic signal is generated by comparing the DC signal input to the first comparator 41 with the reference voltage set in the first comparator 41, and the binary logic signal generated in this manner is the first register 42. When the storage of the predetermined signal is completed, the stored signals are output in parallel to the first AND gate 43 in accordance with the synchronization signal transmitted from the clock generator 47, and the first AND The gate 43 performs an AND operation on the input signal and outputs an operation result having a constant level to the decoder.

또한 제 2 비교기(44)에 입력된 직류 신호와 제 2 비교기(44)에 설정되어 있는 기준 전압과의 비교를 통해 2진 논리 신호가 발생하고, 이와 같이 발생한 2진 논리 신호가 제 2 레지스터(45)에 직렬로 입력되어 저장된 다음, 일정 신호의 저장이 완료되면 클록 발생기(47)로 부터 전달되는 동기 신호에 따라 저장된 신호를 제 2 AND 게이트(46)에 병렬로 일괄 출력하게 되고, 제 2 AND 게이트(46)에서는 입력된 신호의 AND 연산을 실시하여 일정한 레벨을 갖는 연산 결과를 디코더로 출력하게 된다.In addition, a binary logic signal is generated by comparing the DC signal input to the second comparator 44 with the reference voltage set in the second comparator 44, and the generated binary logic signal is converted into a second register ( 45 is input and stored in series, and when the storage of the predetermined signal is completed, the stored signals are output in parallel to the second AND gate 46 according to the synchronization signal transmitted from the clock generator 47, and the second signal is outputted in parallel. The AND gate 46 performs an AND operation on the input signal and outputs an operation result having a constant level to the decoder.

이와 같이 일정한 레벨을 갖는 스테레오 제어 신호 또는 음성 다중 제어 신호가 연속적으로 디코더에 입력되면, 마이컴과 디코더는 입력된 스테레오 제어 신호 또는 음성 다중 제어 신호를 이용해 오디오 매트릭스 회로의 음성 신호 출력 경로를 스위칭 제어함으로써 적절한 음성 신호를 출력하게 된다.When the stereo control signal or the multiplex audio control signal having a constant level is continuously input to the decoder, the microcomputer and the decoder switch the audio signal output path of the audio matrix circuit by using the input stereo control signal or the multiplex audio control signal. It will output an appropriate voice signal.

이때, FM 복조 회로를 통해 검출한 파일럿 신호가 미약하여 일정한 레벨을 갖는 직류 제어 신호가 입력되지 않고 불규칙한 파형의 신호가 비교기(41), (44)에 입력되면, 불규칙한 파형의 제어 신호를 각각의 비교기(41), (44)에 연결된 레지스터(42), (45)에 저장하여 소정의 신호가 저장하고, 저장된 신호를 각각의 레지스터 (42), (45)에 연결된 AND 게이트(43), (46)에 일괄 출력하여 AND 연산을 실시하도록 하여, 하이 레벨 또는 로우 레벨의 일정한 레벨을 갖는 제어 신호를 출력하도록 한다.At this time, when the pilot signal detected through the FM demodulation circuit is weak and a DC control signal having a constant level is not input and an irregular waveform signal is input to the comparators 41 and 44, an irregular waveform control signal is inputted to the comparator 41 or 44. A predetermined signal is stored by storing in the registers 42 and 45 connected to the comparators 41 and 44, and the stored signals are stored in the AND gates 43 and (connected to the respective registers 42 and 45). 46 is outputted collectively to perform an AND operation, so as to output a control signal having a constant level of high level or low level.

따라서 본 발명은 입력되는 파일럿 신호가 미약하여 음성 신호 출력 경로를 제어하는 제어 신호가 불안정한 경우에도 일정한 레벨의 제어 신호를 출력하여, 불안정한 제어 신호에 의한 음성 신호 출력 경로의 빈번한 변화로 인해 발생하는 잡음을 억제할 수 있도록 하는 효과가 제공된다.Therefore, the present invention outputs a control signal of a constant level even when the input pilot signal is weak and the control signal for controlling the audio signal output path is unstable, so that the noise generated due to the frequent change of the voice signal output path due to the unstable control signal. The effect of suppressing this is provided.

Claims (4)

입력되는 반송파 신호로부터 음성 신호와 파일럿 신호를 검출하고, 검출된 파일럿 신호의 변환을 통해 스테레오 또는 음성 다중 제어 신호를 얻도록 하여 오디오 매트릭스 회로의 음성 신호 출력 경로를 제어함으로써, 적절한 음성 신호의 출력이 이루어지도록 하는 TV 음성 신호 제어 회로에 있어서, 스테레오 제어 신호를 입력으로 받아 기준 전압과 비교하기 위한 제1비교 수단과 ; 상기 제1비교 수단의 출력 신호가 입력되어 저장되고, 소정 신호의 저장이 완료되면 저장된 신호를 일괄 출력하도록 하는 제1기억 소자와 ; 상기 제1기억 소자로 부터 출력되는 신호를 입력하여 받아 소정의 논리 연산을 실시하도록 하는 제1논리 게이트와 ; 음성 다중 제어 신호를 입력으로 받아 기준 전압과 비교하기 위한 제2비교 수단과 ; 상기 제2비교 수단의 출력 신호가 입력되어 저장되고, 소정 신호의 저장이 완료되면 저장된 신호를 일괄 출력하도록 하는 제2기억 소자와 ; 상기 제2기억 소자에서 출력되는 신호를 입력으로 받아 소정의 논리 연산을 실시하는 제 2 논리 게이트와 ; 상기 제 1 기억 소자와 제 2 기억 소자의 신호 입출력 동기 신호를 발생시키기 위한 클록 발생기와 ; 사용자가 TV 수상기에 구비된 제어 수단을 통하여 소정의 음성 신호 모드를 설정하면, 사용자의 설정 내용을 디코더에 전달하는 마이컴과 ; 상기 마이컴으로부터 전달된 음성 신호 출력 모드 데이터에 따라 오디오 매트릭스 회로의 음성 신호 출력 경로를 제어하는 디코더와 ; 상기 음성 신호 검출 수단에서 출력되는 음성 신호를 입력으로 받고, 디코더를 통해 설정된 음성 신호 출력 경로에 따라 적절한 음성 신호를 출력하는 오디오 매트릭스 회로를 포함하여 이루어지는 것을 특징으로 하는 TV 음성 신호 제어 회로.By detecting the audio signal and the pilot signal from the input carrier signal, and controlling the audio signal output path of the audio matrix circuit by obtaining the stereo or voice multiple control signal through the conversion of the detected pilot signal, A television sound signal control circuit, comprising: first comparing means for receiving a stereo control signal as an input and comparing the same with a reference voltage; A first memory element for inputting and storing the output signal of the first comparing means, and outputting the stored signals collectively when the storage of the predetermined signal is completed; A first logic gate configured to receive a signal output from the first memory element and perform a predetermined logic operation; Second comparing means for receiving an audio multiple control signal as an input and comparing the same with a reference voltage; A second memory element for inputting and storing the output signal of the second comparing means, and outputting the stored signals collectively when the storage of the predetermined signal is completed; A second logic gate which receives a signal output from the second memory element as an input and performs a predetermined logic operation; A clock generator for generating signal input / output synchronization signals of the first and second memory elements; A microcomputer for transmitting the user's setting contents to the decoder when the user sets the predetermined voice signal mode through the control means provided in the TV receiver; A decoder for controlling a voice signal output path of an audio matrix circuit according to the voice signal output mode data transmitted from the microcomputer; And an audio matrix circuit for receiving a voice signal output from said voice signal detecting means as an input and outputting an appropriate voice signal according to a voice signal output path set through a decoder. 제1항에 있어서, 상기 비교 수단은, 제1비교 수단과 제2비교 수단이 입력 신호와 기준 신호를 비교하는 비교기인 것을 특징으로 하는 TV 음성 신호 제어 회로.The TV audio signal control circuit according to claim 1, wherein the comparing means is a comparator in which the first comparing means and the second comparing means compare the input signal with the reference signal. 제1항에 있어서, 상기 기억 소자는, SERIAL-TO-PARALLEL 레지스터인 것을 특징으로 하는 TV 음성 신호 제어 회로.The TV audio signal control circuit according to claim 1, wherein the storage element is a SERIAL-TO-PARALLEL register. 제1항에 있어서, 상기 논리 게이트는, 입력되는 신호의 AND 연산을 실시하여 연산 결과를 출력하는 논리 소자로 구성되는 것을 특징으로 하는 TV 음성 신호 제어 회로.The TV audio signal control circuit according to claim 1, wherein the logic gate is constituted by a logic element which performs an AND operation on an input signal and outputs a calculation result.
KR1019960041400A 1996-09-21 1996-09-21 Sound signal control circuit in tv KR100226477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960041400A KR100226477B1 (en) 1996-09-21 1996-09-21 Sound signal control circuit in tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041400A KR100226477B1 (en) 1996-09-21 1996-09-21 Sound signal control circuit in tv

Publications (2)

Publication Number Publication Date
KR19980022297A KR19980022297A (en) 1998-07-06
KR100226477B1 true KR100226477B1 (en) 1999-10-15

Family

ID=19474687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041400A KR100226477B1 (en) 1996-09-21 1996-09-21 Sound signal control circuit in tv

Country Status (1)

Country Link
KR (1) KR100226477B1 (en)

Also Published As

Publication number Publication date
KR19980022297A (en) 1998-07-06

Similar Documents

Publication Publication Date Title
US4356510A (en) Television sound multiplex signal receiving device
KR100226477B1 (en) Sound signal control circuit in tv
KR940013256A (en) Image processing device prevents image deterioration and circuit
KR0131199Y1 (en) Multi-system distinction circuit
KR100283407B1 (en) Pilot signal detection circuit
KR0119488Y1 (en) Sound multiple receiving apparatus
KR20080098547A (en) Voice signal processing circuit
SU1241503A1 (en) Stereo decoder
KR960002170B1 (en) Channel searching system
JPS6029262Y2 (en) Television audio multiplex signal control channel signal detection circuit
KR940002193Y1 (en) Sound intermediate frequency switching circuit for multi tv system
KR100226498B1 (en) Television voice signal control circuit
KR970000301Y1 (en) An apparatus for detecting sound multiple pilot by using key-input terminal
KR950004165Y1 (en) Multi system sound processing apparatus
KR920008881Y1 (en) Circuit for changing broadcast channel of pal/secom
KR920001648Y1 (en) Audio muting circuit
KR200145943Y1 (en) Sound demodulation circuit of pal broadcasting system
SU832748A1 (en) Stereo decoder
JP2618922B2 (en) Data transmission equipment
KR960001547B1 (en) Audio detecting circuit of multi-system
JPH04192979A (en) Stereo/sap detecting circuit
JPH0670249A (en) Television receiver
JPH04304033A (en) Fm demodulator
JPS5599885A (en) Receiver for television audio multiplex broadcast
JPS63166070A (en) Magnetic recording and reproducing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee