JPH04192979A - Stereo/sap detecting circuit - Google Patents

Stereo/sap detecting circuit

Info

Publication number
JPH04192979A
JPH04192979A JP2327732A JP32773290A JPH04192979A JP H04192979 A JPH04192979 A JP H04192979A JP 2327732 A JP2327732 A JP 2327732A JP 32773290 A JP32773290 A JP 32773290A JP H04192979 A JPH04192979 A JP H04192979A
Authority
JP
Japan
Prior art keywords
stereo
output
circuit
detection
sap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2327732A
Other languages
Japanese (ja)
Other versions
JP2710461B2 (en
Inventor
Masanobu Shinoda
篠田 匡暢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP2327732A priority Critical patent/JP2710461B2/en
Publication of JPH04192979A publication Critical patent/JPH04192979A/en
Application granted granted Critical
Publication of JP2710461B2 publication Critical patent/JP2710461B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)

Abstract

PURPOSE:To prevent malfunction for stereo discrimination in the case of an idle channel by ANDing or reversely ANDing the output of a stereo detection comparator with hysteresis and the output of a noise detection comparator with hysteresis. CONSTITUTION:The output of a stereo detection comparator 7 with hysteresis and an output applied from a noise detection circuit 6 through a noise detection comparator 9 with hysteresis are respectively inputted to the two inputs of an AND circuit 11. Thus, even when the same horizontal synchronizing signal as the pilot signal of stereo jumps in like the case of the idle channel, the output of the noise detection comparator 9 is set at a low level since a noise level is increased, and the malfunction of a stereo detection circuit 4 can be prevented.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は米国テレビ音声多重復調器に関し、特にステレ
オ検出やS A P (Second Audio P
rogramの略)検出の誤動作防止に効果のある検出
回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an American television audio multiplexing demodulator, and particularly to stereo detection and S A P (Second Audio P).
The present invention relates to a detection circuit that is effective in preventing malfunction of detection (abbreviation of ``program'').

〔従来の技術1 米国テレビ音声多重放送の音声信号(S I F出力の
コンポジット信号)はステレオ放送時は従来のモノラル
信号より高い周波数帯に、L−R信号を2f++  (
水平同期信号の2倍の周波数:31.5にH2)をキャ
リア周波数とするAM変調信号とじて多重し、二カ国語
放送時には、さらに高い周波数に第2音声としてSAP
信号(Second Audi。
[Conventional technology 1] The audio signal of American television audio multiplex broadcasting (composite signal of S IF output) is converted into 2f++ (
Multiplexes AM modulation signals with a carrier frequency of 31.5 times the frequency of the horizontal synchronization signal (H2), and during bilingual broadcasting, SAP is sent to an even higher frequency as the second audio.
Signal (Second Audi.

Programの略)を5fNを中心周波数とするFM
変調信号として多重している。また、ステレオ放送時は
、ステレオ放送の有無を判別するため、パイロット信号
としてfHが多重されている。
Program) is an FM with a center frequency of 5fN.
It is multiplexed as a modulation signal. Furthermore, during stereo broadcasting, fH is multiplexed as a pilot signal in order to determine the presence or absence of stereo broadcasting.

そのため、従来、米国テレビ音声多重復調器はステレオ
信号を判別するため、コンポジット信号(S I Fに
てFM検波された音声信号)に含まれるf H(15,
734k)lz )のパイロット信号を検出してステレ
オ検出出力信号とし、またSAP信号の判別は、コンポ
ジット信号に含まれる5APF’M変調信号(中点周波
数= 5 f o )のレベルを検出してSAP検出出
力信号としていた。
Therefore, conventionally, in order to discriminate a stereo signal, the American TV audio multiplexing demodulator uses fH(15,
734k) lz) is detected as a stereo detection output signal, and the SAP signal is determined by detecting the level of the 5APF'M modulation signal (midpoint frequency = 5 f o ) included in the composite signal and determining the SAP signal. It was used as a detection output signal.

第3図を用いて従来例を説明する。A conventional example will be explained using FIG.

コンポジット信号入力端1がステレオ検出回路4、SA
P検出回路5、ノイズ検出回路6の入力に接続され、ス
テレオ検出回路4の出力がヒステリシス付ステレオ検出
コンパレータ7を介してステレオ検出出力端2に接続さ
れている。SAP検出回路6の出力とノイズ検出回路5
の出力は各々ヒステリシス付SAP検出コンパレータ8
とヒステリシス付ノイズ検出コンパレータ9を介してア
ンド回路12の各入力に接続され、該アンド回路12の
出力がSAP検出出力端3に接続されている。なお、第
3図中、24.25.26は基準バイアス回路である。
Composite signal input terminal 1 is stereo detection circuit 4, SA
It is connected to the inputs of the P detection circuit 5 and the noise detection circuit 6, and the output of the stereo detection circuit 4 is connected to the stereo detection output terminal 2 via a stereo detection comparator 7 with hysteresis. Output of SAP detection circuit 6 and noise detection circuit 5
The outputs of each SAP detection comparator 8 with hysteresis
and are connected to each input of an AND circuit 12 via a noise detection comparator 9 with hysteresis, and the output of the AND circuit 12 is connected to the SAP detection output terminal 3. In addition, in FIG. 3, 24, 25, and 26 are reference bias circuits.

上記構成において、SAP検出は、コンポジット信号に
含まれるSAPFM変調信号がメインサブ信号に比べ少
ないためテレビ電波の弱い弱電界時にSAP信号が無く
ても、増加したノイズでSAP信号有と誤判別する。そ
の弱電界等のノイズ増加に対する誤動作防止としてSA
P検出コンパレータ9の出力とノイズ成分のみを検出す
るノイズ検出回路6からノイズ検出コンパレータ9(ノ
イズレベル大の時ロウレベル出力)を介して出力される
出力をアンド回路12の2人力に各々入力することで、
弱電界時、SAP検出コンパレータ8の出力が誤判別の
ハイレベル信号を出力しても、ノイズ検出コンパレータ
9の出力がノイズ有のロウレベル信号を出力するため、
アンド回路12の出力はロウレベルとなりSAP信号無
しと判別する。そのノイズ誤動作防止機能をもつSAP
検出出力(アンド回路12の出力)を得てSAP表示や
モノ/ステレオ/SAP切換え信号として使用していた
In the above configuration, the SAP detection incorrectly determines that the SAP signal is present due to increased noise even if there is no SAP signal during the weak electric field of the TV radio wave because the SAP FM modulation signal included in the composite signal is smaller than the main sub signal. SA is used to prevent malfunctions due to increased noise due to weak electric fields, etc.
The output of the P detection comparator 9 and the output outputted from the noise detection circuit 6 which detects only the noise component via the noise detection comparator 9 (low level output when the noise level is large) are respectively input to the two AND circuits 12. in,
When the electric field is weak, even if the output of the SAP detection comparator 8 outputs a high level signal for misjudgment, the output of the noise detection comparator 9 outputs a low level signal with noise.
The output of the AND circuit 12 becomes low level, and it is determined that there is no SAP signal. SAP with its noise malfunction prevention function
The detection output (output of the AND circuit 12) was obtained and used as an SAP display or a mono/stereo/SAP switching signal.

[発明が解決しようとする課題] 上述した従来のステレオ/SAP判別回路は、テレビ電
波の弱い弱電界時には、SAP検出回路の誤動作防止に
役立っていたが、空チヤンネル時にステレオ検出回路が
水平同期信号の飛び込みを受けて誤動作することがあり
、テレビまたはVTRセットにした場合ステレオ表示が
点燈するという欠点がある。
[Problems to be Solved by the Invention] The conventional stereo/SAP discrimination circuit described above is useful for preventing malfunction of the SAP detection circuit when the electric field of television waves is weak. The problem is that the stereo display may turn on when used as a TV or VTR set.

本発明の目的は、空チャンネル時ステレオ判別の誤動作
をしないステレオ/SAP判別回路を提供することであ
る。
An object of the present invention is to provide a stereo/SAP discrimination circuit that does not malfunction in stereo discrimination when there is an empty channel.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のステレオ/SAP検出回路は、コンポジット信
号に含まれるパイロット信号を検出してステレオ検出出
力信号を出力するステレオ検出回路と、 コンポジット信号に含まけるSAPFM変調信号のレベ
ルを検出してSAP検出出力信号を出力するSAP検出
回路と、 コンポジット信号に含まれるノイズ成分のみを検出する
ノイズ検出回路と、 ステレオ検出回路の出力が非反転入力端に、基準バイア
ス回路が反転入力端に接続されたヒステリシス付ステレ
オ検出コンパレータと、SAP検出回路の出力が非反転
入力端に、基準バイアス回路が反転入力端に接続された
ヒステリシス付SAP検出コンパレータと、 ノイズ検出回路の出力が非反転入力端に、基準バイアス
回路が反転入力端に接続されたヒステリシス付ノイズ検
出コンパレータと、 ステレオ検出コンパレータの出力とノイズ検出コンパレ
ータの出力の論理積または論理積の否定をとる第1のゲ
ート回路と、 SAP検出コンパレータの出力とノイズ検出コンバレー
タの出力の論理積または論理積の否定をとる第2のゲー
ト回路とを有している。
The stereo/SAP detection circuit of the present invention includes a stereo detection circuit that detects a pilot signal included in a composite signal and outputs a stereo detection output signal, and a stereo detection circuit that detects the level of an SAPFM modulation signal included in the composite signal and outputs an SAP detection output signal. A SAP detection circuit that outputs a signal, a noise detection circuit that detects only the noise component included in the composite signal, and a hysteresis system in which the output of the stereo detection circuit is connected to the non-inverting input terminal, and the reference bias circuit is connected to the inverting input terminal. A stereo detection comparator, an SAP detection comparator with hysteresis in which the output of the SAP detection circuit is connected to the non-inverting input terminal, a reference bias circuit is connected to the inverting input terminal, the output of the noise detection circuit is connected to the non-inverting input terminal, and the reference bias circuit is connected to the non-inverting input terminal. a noise detection comparator with hysteresis connected to the inverting input terminal; a first gate circuit that ANDs or negates the AND of the output of the stereo detection comparator and the output of the noise detection comparator; and the output of the SAP detection comparator and noise. and a second gate circuit that performs logical product or negation of the logical product of the outputs of the detection converters.

〔作 用〕[For production]

ノイズ検出コンパレータの出力信号とステレオ検出コン
パレータの出力信号の論理積(または反転論理積)を取
ることで空チヤンネル時のようにステレオのパイロット
信号と同一の水平同期信号が飛び込んでも、ノイズレベ
ルが増加しているため、ノイズ検出コンパレータの出力
はロウレベルとなり、ステレオ検出回路の誤動作が防止
される。
By taking the AND (or inverted AND) of the output signal of the noise detection comparator and the output signal of the stereo detection comparator, the noise level will increase even if the same horizontal sync signal as the stereo pilot signal jumps in, as in the case of an empty channel. Therefore, the output of the noise detection comparator is at a low level, and malfunction of the stereo detection circuit is prevented.

[実施例] 次に、本発明の実施例について図面を参照して説明する
[Example] Next, an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例のステレオ/SAP判別回路
のブロック図である。
FIG. 1 is a block diagram of a stereo/SAP discrimination circuit according to an embodiment of the present invention.

コンポジット信号は、コンポジット信号入力端1より入
りステレオフィルタ13とノイズBPF20と5APB
PF22に入る。ステレオフィルタ13の出力は、位相
比較器14の一方の入力に、位相比較器14の出力はル
ープフィルタ(以下LPと略す)15とVCO16を介
して位相比較器14のもう一方の入力に接続されている
。これら位相比較器12、LP15、VCO16でPL
L回路が構成されている。VCOl 6の出力は90°
移相器17を介して位相比較器18の一方の入力に接続
され、位相比較器18のもう一方の入力にステレオフィ
ルタ13の出力が接続され、この位相比較器18の出力
がロウパスフィルタ(LPF)19とヒステリシス付ス
テレオ検出コンパレータ7を介してアンド回路11の一
方の入力に接続されている。これら位相比較器18とL
PF19でステレオのパイロット信号の同期検波回路を
構成している。
The composite signal enters from the composite signal input terminal 1 and passes through the stereo filter 13 and the noise BPF 20 and 5APB.
Enter PF22. The output of the stereo filter 13 is connected to one input of the phase comparator 14, and the output of the phase comparator 14 is connected to the other input of the phase comparator 14 via a loop filter (hereinafter abbreviated as LP) 15 and a VCO 16. ing. PL with these phase comparator 12, LP15, and VCO16
An L circuit is configured. The output of VCOl 6 is 90°
It is connected to one input of a phase comparator 18 via a phase shifter 17, the output of the stereo filter 13 is connected to the other input of the phase comparator 18, and the output of this phase comparator 18 is connected to a low-pass filter ( It is connected to one input of an AND circuit 11 via an LPF (LPF) 19 and a stereo detection comparator 7 with hysteresis. These phase comparators 18 and L
The PF19 constitutes a synchronous detection circuit for stereo pilot signals.

SAPバンドパスフィルタ22の出力は、レベル検出回
路23とヒステリシス付SAP検出コンパレータ8を介
してアンド回路12の一方の入力に接続されている。同
様にノイズBPF (約11.1f)l近傍で各種の信
号の高周波成分も存在してない帯域)20の出力は、レ
ベル検出回路21と上2ステリシス付ノイズ検出コンパ
レータ(反転コンパレータ)8を介して各アンド回路1
1.12のもう一方の入力に接続されている。
The output of the SAP bandpass filter 22 is connected to one input of the AND circuit 12 via the level detection circuit 23 and the SAP detection comparator 8 with hysteresis. Similarly, the output of the noise BPF (approximately 11.1f) 20 (a band near which high frequency components of various signals are not present) is sent via the level detection circuit 21 and the upper 2 noise detection comparators (inverting comparators) 8 with steresis. Each AND circuit 1
1.12 is connected to the other input.

上記構成で従来のSAP検出回路5の誤動作防止と同様
にステレオ検出回路4にもノイズ検出回路5の出力信号
とステレオ検出回路4の出力信号でアンドを取ることで
空チヤンネル時のようにステレオのパイロット信号と同
一の水平同期信号が飛び込んでも、ノイズレベルが増加
しているため、ノイズ検出コンパレータ8の出力はロウ
レベルとなり、ステレオ検出回路4の誤動作防止を行な
う。
With the above configuration, in the same way as the malfunction prevention of the conventional SAP detection circuit 5, the stereo detection circuit 4 also performs an AND operation with the output signal of the noise detection circuit 5 and the output signal of the stereo detection circuit 4, so that the stereo detection circuit 4 can be Even if the same horizontal synchronizing signal as the pilot signal is input, the noise level has increased, so the output of the noise detection comparator 8 becomes a low level, thereby preventing the stereo detection circuit 4 from malfunctioning.

第2図は本発明の第2の実施例のステレオ/SAP判別
回路の回路図である。
FIG. 2 is a circuit diagram of a stereo/SAP discrimination circuit according to a second embodiment of the present invention.

第2図の回路は、第1図と同様な機能でSAP検出回路
5をステレオのPLLのレベル検出回路と同一のPLL
回路とした回路で、5APBPF22の出力は、位相比
較器27の一方の入力に、位相比較器27の出力はLP
28とVCO29を介して位相比較器27のもう一方の
入力に接続され、VCO29の出力は90”移相器30
を介して位相比較器31の一方の入力に接続され、位相
比較器31のもう一方の入力に5APBPF22の出力
が接続され、この位相比較器31の出力をLPF32と
ヒステリシス付SAP検出コンパレータ8を介してアン
ド回路12の一方の入力に接続する構成である。第1図
のSAP検出回路5よりPLL回路で帯域制限するため
、ノイズに対して誤動作するレベルがわずかに改善する
The circuit shown in FIG. 2 has the same function as that shown in FIG.
In the circuit, the output of 5APBPF22 is connected to one input of phase comparator 27, and the output of phase comparator 27 is connected to LP.
28 and the other input of the phase comparator 27 through the VCO 29, the output of the VCO 29 is connected to the 90" phase shifter 30.
The output of the 5AP BPF 22 is connected to the other input of the phase comparator 31, and the output of the phase comparator 31 is connected to the LPF 32 and the SAP detection comparator 8 with hysteresis. The configuration is such that it is connected to one input of the AND circuit 12. Since the band is limited by the PLL circuit rather than the SAP detection circuit 5 of FIG. 1, the level of malfunction due to noise is slightly improved.

〔発明の効果] 以上説明したように本発明は、ヒステリシス付ステレオ
検出コンパレータの出力とヒステリシス付ノイズ検出コ
ンパレータの出力の論理積または反転論理積をとること
により、空チヤンネル時のステレオ判別の誤動作を防止
できる効果がある。
[Effects of the Invention] As explained above, the present invention prevents malfunctions in stereo discrimination during empty channels by taking the AND or inverse AND of the output of the stereo detection comparator with hysteresis and the output of the noise detection comparator with hysteresis. It has a preventive effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1、第2図は本発明の一実施例のステレオ/SAP判
別回路のブロック図、第3図は従来例のステレオ/SA
P判別回路のブロック図である。 1・・・・・・・・・・・・コンポジット信号入力端、
2・・・・・・・・・・・・ステレオ検出出力端、3・
・・・・・・・・・−3A P検出出力端、4・・・・
・・・・・・・・ステレオ検出回路、5・・・・・・・
・・・・・SAP検出回路、6・・・・・・・・・・・
・ノイズ検出回路、7・・・・・・・・・・・・ヒステ
リシス付ステレオ検出コンパレータ、 8・・・・・・・・・・・・ヒステリシス付ノイズ検出
コンパレータ、 9・・・・・・・・・・・・ヒステリシス付SAP検出
フンパレータ、 11.12−・・・・・アンド回路、 13・・・・・・・・・・・・ステレオフィルタ、14
.27−・・・・・位相比較器、 15.28・・・・・・ループフィルタ(LF)、16
、29−−・−V C01 17、30・・・・・・90@移相器、18.31−・
・・・・位相比較器、 19、32・・・・・・LPF。 20、22  ・・・・・・BPF、 21.23・・・・・・レベル検出回路、24、25.
26・・・基準バイアス回路。
1 and 2 are block diagrams of a stereo/SAP discrimination circuit according to an embodiment of the present invention, and FIG. 3 is a block diagram of a conventional stereo/SAP discrimination circuit.
It is a block diagram of a P discrimination circuit. 1・・・・・・・・・Composite signal input terminal,
2......Stereo detection output end, 3.
......-3A P detection output terminal, 4...
...... Stereo detection circuit, 5...
...SAP detection circuit, 6...
・Noise detection circuit, 7...Stereo detection comparator with hysteresis, 8...Noise detection comparator with hysteresis, 9... ......SAP detection humpator with hysteresis, 11.12-...AND circuit, 13...Stereo filter, 14
.. 27-... Phase comparator, 15.28... Loop filter (LF), 16
, 29--・-V C01 17, 30...90@phase shifter, 18.31--
...Phase comparator, 19, 32...LPF. 20, 22...BPF, 21.23...Level detection circuit, 24, 25.
26...Reference bias circuit.

Claims (1)

【特許請求の範囲】 1、コンポジット信号に含まれるパイロット信号を検出
してステレオ検出出力信号を出力するステレオ検出回路
と、 コンポジット信号に含まれるSAPFM変調信号のレベ
ルを検出してSAP検出出力信号を出力するSAP検出
回路と、 コンポジット信号に含まれるノイズ成分のみを検出する
ノイズ検出回路と、 ステレオ検出回路の出力が非反転入力端に、基準バイア
ス回路が反転入力端に接続されたヒステリシス付ステレ
オ検出コンパレータと、 SAP検出回路の出力が非反転入力端に、基準バイアス
回路が反転入力端に接続されたヒステリシス付SAP検
出コンパレータと、 ノイズ検出回路の出力が非反転入力端に、基準バイアス
回路が反転入力端に接続されたヒステリシス付ノイズ検
出コンパレータと、 ステレオ検出コンパレータの出力とノイズ検出コンパレ
ータの出力の論理積または論理積の否定をとる第1のゲ
ート回路と、 SAP検出コンパレータの出力とノイズ検出コンパレー
タの出力の論理積または論理積の否定をとる第2のゲー
ト回路とを有するステレオ/SAP検出回路。
[Claims] 1. A stereo detection circuit that detects a pilot signal included in a composite signal and outputs a stereo detection output signal; and a stereo detection circuit that detects the level of an SAPFM modulation signal included in the composite signal and outputs an SAP detection output signal. A stereo detection circuit with hysteresis in which the output of the SAP detection circuit that outputs, the noise detection circuit that detects only the noise component included in the composite signal, and the stereo detection circuit is connected to the non-inverting input terminal and the reference bias circuit is connected to the inverting input terminal. A comparator, an SAP detection comparator with hysteresis in which the output of the SAP detection circuit is connected to the non-inverting input terminal, the reference bias circuit is connected to the inverting input terminal, the output of the noise detection circuit is connected to the non-inverting input terminal, and the reference bias circuit is connected to the inverting input terminal. a noise detection comparator with hysteresis connected to the input terminal; a first gate circuit that performs the logical product or negation of the logical product of the output of the stereo detection comparator and the output of the noise detection comparator; and the output of the SAP detection comparator and the noise detection comparator. and a second gate circuit that performs an AND or a negation of the outputs of the stereo/SAP detection circuit.
JP2327732A 1990-11-27 1990-11-27 Stereo / SAP detection circuit Expired - Fee Related JP2710461B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2327732A JP2710461B2 (en) 1990-11-27 1990-11-27 Stereo / SAP detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2327732A JP2710461B2 (en) 1990-11-27 1990-11-27 Stereo / SAP detection circuit

Publications (2)

Publication Number Publication Date
JPH04192979A true JPH04192979A (en) 1992-07-13
JP2710461B2 JP2710461B2 (en) 1998-02-10

Family

ID=18202371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2327732A Expired - Fee Related JP2710461B2 (en) 1990-11-27 1990-11-27 Stereo / SAP detection circuit

Country Status (1)

Country Link
JP (1) JP2710461B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067215A (en) * 2006-09-08 2008-03-21 Sanyo Electric Co Ltd Audio signal processing circuit
US11705843B2 (en) 2019-03-14 2023-07-18 Daikin Industries, Ltd. Direct power conversion device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008067215A (en) * 2006-09-08 2008-03-21 Sanyo Electric Co Ltd Audio signal processing circuit
US11705843B2 (en) 2019-03-14 2023-07-18 Daikin Industries, Ltd. Direct power conversion device

Also Published As

Publication number Publication date
JP2710461B2 (en) 1998-02-10

Similar Documents

Publication Publication Date Title
US6151076A (en) System for phase-locking a clock to a digital audio signal embedded in a digital video signal
US4933767A (en) Video intermediate frequency signal processing circuit
JPH04192979A (en) Stereo/sap detecting circuit
US5590203A (en) Pilot signal detection circuit
US4399324A (en) Multiplex demodulation circuit
US4644580A (en) Sound-multiplexed TV signal demodulator having electrically independent stereo and SAP demodulation means
US4953021A (en) Demodulator circuit for television multi-channel
KR910005253B1 (en) Low-frequency converter for carrier chrominance signal
JPS5917589B2 (en) Multiple signal demodulator
JPS6029251Y2 (en) AM stereo receiver
JPS6223162Y2 (en)
KR100283407B1 (en) Pilot signal detection circuit
US8964991B2 (en) Method for processing an input composite signal and signal processing apparatus thereof
JPS589615B2 (en) FM Stereo Fukuchiyouhoushiki
JPS6223161Y2 (en)
US3824346A (en) Fm stereo demodulator
JPS593639Y2 (en) AM stereo receiver
JPS62186676A (en) Pilot signal detection circuit
JPS61137438A (en) Demodulating device
JP3109531B2 (en) FM demodulator
JPS6029262Y2 (en) Television audio multiplex signal control channel signal detection circuit
KR0141122B1 (en) Apparatus for demodulation of image and sound
JPH11274858A (en) Fm demodulation circuit
KR100205823B1 (en) Luminence signal compensation circuit for ntsc signal reproduction in a pal type vcr
KR930008699Y1 (en) Circuit for checking a final output signal in vtr

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees