KR100281074B1 - 온스크린디스플레이를 구비한 평판 디스플레이 회로 - Google Patents
온스크린디스플레이를 구비한 평판 디스플레이 회로 Download PDFInfo
- Publication number
- KR100281074B1 KR100281074B1 KR1019980037611A KR19980037611A KR100281074B1 KR 100281074 B1 KR100281074 B1 KR 100281074B1 KR 1019980037611 A KR1019980037611 A KR 1019980037611A KR 19980037611 A KR19980037611 A KR 19980037611A KR 100281074 B1 KR100281074 B1 KR 100281074B1
- Authority
- KR
- South Korea
- Prior art keywords
- osd
- signal
- data
- fpdi
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/47—End-user applications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/47—End-user applications
- H04N21/485—End-user interface for client configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
평판 디스플레이 회로의 수신기와 송신기 사이에 OSD 블록을 추가로 접속 채용함으로써 평판 디스플레이에 사용자 정보 또는 프로그램 정보를 다양하게 표시할 수 있는 온스크린디스플레이를 구비한 평판 디스플레이 회로가 제안된다. 이 평판 디스플레이 회로는 압축된 FPDI 신호를 디지탈 영상신호 및 제어신호로 변환하는 FPDI 수신기와, 상기 FPDI 신호에 합성하게 될 OSD 신호를 생성하는 OSD 발생기와, 상기 FPDI 수신기 및 OSD 발생기의 출력신호를 합성하여 다중 출력하는 OSD 멀티플렉서와, 상기 OSD 신호의 생성을 제어하는 OSD 컨트롤러와, 상기 OSD 멀티플렉서의 출력신호를 재압축된 FPDI 신호로 출력하는 FPDI 송신기로 구성된 것을 특징으로 한다. 따라서 이러한 평판 디스플레이 회로에 의하면 사용자의 선택 사양에 따라 다양한 OSD 정보를 표시하여 줌으로써 사용자가 화면상태를 최적으로 조정할 수 있는 효과가 있다.
Description
본 발명은 평판 디스플레이(flat panel display interface; 이하, FPDI라함)회로에 관한 것으로써, 특히 온스크린디스플레이를 구비한 평판 디스플레이 회로에 관한 것이다.
통상적으로 평판 디스플레이용 전기, 로직 및 커넥터는 비디오 전기 표준 협회(video electronic standards association;이하, VESA라함)에서 제안한 FPDI-2 설계 표준에 의거한다. 그들의 표준화된 인터페이스를 갖는 평판 디스플레이(FPD)는 이동 컴퓨터, 데스크탑 모니터 또는 내장 산업 응용에 널리 사용될 것이다. 전기적인 신호층은 실리콘 영상(웹사이트; WWW.silmage.com)에 의해 개발된 기술 즉 변이 최소 차동 신호(transition Minimized differential signaling;이하, TMDS라함)이다.
상기 TMDS 기술은 병렬 데이터를 고속 직렬 데이터로 변환한다. 상기 직렬데이터는 상기 표준에 정의된 커넥터에 대하여 비트림쌍 또는 다른 케이블 매체에 의해 전송된다. 상기 FPD상에 실장된 TMDS 수신기는 직렬데이터를 상기 FPD에 적합하게 병렬데이터로 역변환한다. 이 표준은 커넥터, 핀관리를 정의하고 있지만 케이블 구조는 정의하지 않고 있다. 화소 데이터 포맷은 이 표준안에서 정의한 비트림쌍에 의거 전송된다. 초기화 제어는 VESA EDID 버전 3.0 데이터 블록의 전송에 대한 VESA DDC2B를 사용한다. 또 LCD 백라이트 커넥터, 인버터 또는 휘도제어는 이 표준의 범위에 들지않는다.
상기 FPD에 대한 계획된 관례는 전형적으로 노트북 컴퓨터 또는 데스크탑 모니터등과 같은 폐쇄된 시스템내에 있다. 전기 및 로직 인터페이스는 외부 폐쇄된 환경으로 확장시킬 수 있다. 모니터와 PC의 연결을 위한 커넥터는 P & D(plug and display) 표준에 기술되어 있다.
또한 상기 P & D 표준은 TMDS를 사용한 호스트 시스템용 비디오 포트를 정의한다. 상기 FPDI-2 표준은 완전히 호환성이고 상기 비디오 수신기로 확장성이 있다. FPDI-2를 사용한 이중 디스플레이는 직접화된 TMDS 수신기를 사용한 비디오 그래픽 제어기와 호환성을 가지며, 다수개의 소프트웨어 소자 구동기 기록을 줄이고, 시스템 적분기 표시 목록을 줄이며, 기술개발을 디스플레이하며, FPD 제조업자들이 사이즈 및 해상도와 관계없이 공통 패널 인터페이스를 허용할 수 있어야 한다.
도 1a 및 도 1b는 상술한 바와 같이 VESA에서 제안한 FPDI-2 표준안에 의거한 종래의 TMDS 송신기와 수신기로 구성된 인터페이스 회로를 나타낸 블록도이다.
먼저 도 1a에 도시한 송신기(100)는 병렬 데이터를 전송에 적합하게 직렬 데이터로 변환 출력하기 위하여 데이터 수집 로직회로(101), 엔코더(102), 특정화기(103), PLL/DLL 회로(104) 및 제1 차동 클럭라인 구동기(105)를 구비한다.
다음 도 1b에 도시한 수신기(200)는 직렬 데이터를 평판 디스플레이에 적합하도록 병렬 데이터로 역변환하기 위하여 제2 차동 클럭라인 구동기(201), 데이터 복원회로(202), PLL/DLL 회로(203), 디코더(204) 및 패널 인터페이스 로직회로(205)로 구성된다.
상기 데이터 수집 로직회로(101)는 TMDS 수신기로 부터 제공되는 다수개의 병렬 데이터 예를들면 24비트 데이터(D), 데이터 인에이블 신호(DE), 수평동기신호(HSYNC), 수직동기신호(VSYNC), PLL 동기신호(PLL_SYNC) 및 제어신호들(CTL1-CTL3)을 제공받아 각각 분리된 8비트 데이터를 출력한다.
엔코더(102)는 8비트 데이터를 변이 최소 및 DC 밸런스 데이터 스트림의 10비트 데이터로 변환한다.
특정화기(103)는 10비트 부호화된 데이터를 입력으로 받아 들여 시스템 해상도에 요구되는 차동 데이터쌍 속도에 따라 그것을 특정화하여 출력한다.
제1 차동 클럭라인 구동기(105)는 조정할 수 있는 각각 차동전압 스윙 구동기(105-1∼105-4)이며, 다시말하면 내부연결 시스템의 임피던스를 정합시키는 풀업저항들로 수신기 종단에 설치된 개방 드레인 구동기이다. 이때 상기 제1 차동 클럭라인 구동기(105)는 비디오 표준 응용(video standard application;이하, VSA라함) 신호에 따라 임피던스 메칭된 복수개의 송신신호를 출력한다.
PLL/DLL 회로(104)는 상기 데이터 수집 로직회로(101), 엔코더(102), 특정화기(103) 및 제1 차동 클럭라인 구동기(105)의 회로 동작에 필요한 PLL 또는 DLL신호를 제공한다. 여기서 상기 PLL 신호 또는 DLL 신호는 상기 VSA 신호에 따라 복수개의 송신 클럭신호로 출력된다.
한편, 송신기(100)를 통해 제공된 직렬데이터는 송신기(200)의 제2 차동 클럭라인 구동기(201)를 통해 임피던스 매칭되어 데이터 복원회로(202)에 입력된다.
이때 데이터 복원회로(202)는 PLL/DLL 회로(203)의 클럭 주파수에 따라 내부 채널 타이밍이 조절되므로 정상적으로 비디오 데이터의 복구가 가능하다.
엔코더(102)는 상기 데이터 복원회로(202)부터 10비트의 DC 밸런스 데이터 스트림을 8비트 비디오 데이터로 디코딩하여 출력한다.
그러면 패널 인터페이스 로직회로(205)는 원래의 24비트 비디오 데이터(D)에 12비트 또는 24비트 부가 데이터가 실린 36비트/48비트 비디오 데이터), 데이터 클럭신호(DCLK), 데이터 인에이블 신호(DE), 수평동기신호(HSYNC), 수직동기신호(VSYNC), PLL 동기신호(PLL_SYNC) 및 제어신호들(CTL1-CTL3)을 출력하여 원하는 풀 칼라정보를 평판에 디스플레이 하도록 한다.
그러나 이러한 종래의 TMDS 송신기와 수신기로 구성된 인터페이스 회로는 컴퓨터 본체로 부터 제공되는 프로그램 정보의 단방향 전송만 가능하였고 평판 디스플레이의 프로그램 정보를 본체로 양방향 전송은 불가능하였다. 그러므로 평판 디스플레이 스스로가 OSD 기능을 실행할 수 없었고 컴퓨터 본체와 평판 디스플레이간의 OSD 기능을 인터페이스할 수 없었기 때문에 사용자가 평판 디스플레이의 현재 상태를 알 수 없었다.
따라서 본 발명은 상기한 종래의 인터페이스 회로의 제반 문제점을 해결하기 위하여 안출한 것으로써, 본 발명의 목적은 TMDS 수신기와 송신기 사이에 OSD 블록을 추가로 접속 채용함으로써 평판 디스플레이에 사용자 정보 또는 프로그램 정보를 다양하게 표시할 수 있는 온스크린디스플레이를 구비한 평판 디스플레이 회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 온스크린디스플레이를 구비한 평판 디스플레이 회로의 특징은 압축된 FPDI 신호를 디지탈 영상신호 및 제어신호로 변환하는 FPDI 수신기와, 상기 FPDI 신호에 합성하게 될 OSD 신호를 생성하는 OSD 발생기와, 상기 FPDI 수신기 및 OSD 발생기의 출력신호를 합성하여 다중 출력하는 OSD 멀티플렉서와, 상기 OSD 신호의 생성을 제어하는 OSD 컨트롤러와, 상기 OSD 멀티플렉서의 출력신호를 재압축된 FPDI 신호로 출력하는 FPDI 송신기로 구성된 점에 있다.
도 1a 및 도 1b는 종래의 TMDS 송신기와 수신기를 나타낸 블록도
도 2는 본 발명에 따른 평판 디스플레이 회로를 나타낸 블록도
도면의 주요부분에 대한 부호의 설명
100 : 송신기 101, 105, 205 : 로직회로
102 : 엔코더 103 : 특정화기
104,203 : PLL/DLL 회로 105, 201 : 차동 클럭라인 구동기
200 : 수신기 202 : 데이터 복원회로
204 : 디코더 300 : OSD 멀티플렉서
301, 302 : 인버터 303, 402 : 앤드게이트
304 : 신호 분할기 305, 403 : 래치회로
306 : 멀티플렉서 400 : OSD 발생기
401 : OSD IC 500 : OSD 컨트롤러
이하, 본 발명에 따른 온스크린디스플레이를 구비한 평판 디스플레이 회로의 바람직한 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 온스크린디스플레이를 구비한 평판 디스플레이 회로를 나타낸 블록도로서, 다수개의 압축된 2비트의 FPDI 신호(TXC, TX0, TX1, TX2)를 수신하여 컨트롤 신호(CTL), 데이터 인에이블 신호(DE), 디지탈 비디오 데이터(Q), 클럭신호(CLK), 수평 및 수직 동기신호(HSYNC, VSYNC)로 변환 출력하는 FPDI 수신기(200)와, 상기 FPDI 수신기(200)의 디지탈 비디오 데이터(Q)를 OSD 데이터와 합성하여 다중화된 디지탈 비디오 데이터로 출력하는 OSD 멀티플렉서(300)와, 상기 OSD 데이터를 생성하는 OSD 발생기(400)와, 상기 OSD 발생기(400)의 OSD 데이터의 생성을 제어하는 OSD 컨트롤러(500)와, 상기 OSD 멀티플렉서(300)에서 출력된 다중화된 디지탈 비디오 데이터를 OSD 지원 FPDI 신호로 압축하여 출력하거나 상기 FPDI 수신기(200)의 FPDI 신호를 압축하여 출력하는 FPDI 송신기(100)로 구성되어 있다.
또한 OSD 멀티플렉서(300)는 데이터 인에이블 신호를 소정 타임 지연 출력하는 복수개의 인버터(301)(302)와, 클럭신호(CLK)를 OSD 신호 주기로 분할하여 출력하는 신호 분할기(304)와, 상기 분할 클럭신호(DCLK)와 수평동기신호(HSYNC)를 논리합하여 출력하는 앤드게이트(303)와, 디지탈 비디오 데이터(Q)와 OSD 데이터를 합성하여 다중 출력하는 멀티플렉서(306)와, 상기 합성된 데이터를 클럭신호(CLK)에 래치시켜 출력하는 제1 래치회로(305)로 구성되어 있다. 이때 상기 제1 래치회로(305)는 디지탈 비디오 데이터와 OSD 데이터를 클럭신호(CLK)에 따라 래치된 데이터를 출력하는 복수개의 D플립플롭으로 구성되어 있다.
또한 OSD 발생기(400)는 OSD 멀티플렉서(300)를 경유한 수평 및 수직동기신호(HSYNC, VSYNC)와 OSD 제어신호에 따라 OSD 데이터를 발생하는 OSD IC(401)와, 상기 OSD 데이터를 R/G/B 데이터와 논리합하여 출력하는 제2 앤드 게이트(402)와, 상기 제2 앤드 게이트(402)의 출력신호를 OSD 멀티플렉서(300)의 동기화된 클럭신호에 래치된 OSD 데이터로 출력하는 제2 래치회로(403)로 구성되어 있다. 이때 상기 제2 래치회로(403)는 R/G/B 칼라신호를 각각 처리할 수 있도록 3개의 D플립플롭으로 구성되어 있다.
이와 같이 구성된 본 발명의 온스크린디스플레이를 구비한 평판 디스플레이 회로의 작용효과를 설명하면 다음과 같다.
도 2를 참조하면, 먼저 본체의 FPDI 송신기(도시생략됨)는 수평 및 수직동기신호와 영상신호를 동기화하는 압축된 클럭신호(TXC)와, 수평 및 수직동기신호에 동기화된 압축 영상신호(TX0∼TX2)를 각각 쌍으로 구성된 차동신호를 출력한다. 이하 상기 클럭신호(TXC)와 영상신호(TX0∼TX2)는 FPDI 신호로 통칭한다.
그러면 FPDI 수신기(200)는 상기 FPDI 신호를 4비트의 제어신호(CTL)와, 24비트의 디지탈 비디오 데이터(Q), 클럭신호(CLK), 수평동기신호(HSYNC) 및 수직동기신호(VSYNC)가 포함된 디지탈 영상신호로 변환 출력한다.
다음 사용자 OSD 정보 또는 자체 OSD 프로그램 정보가 있으면 다음 과정을 거쳐 디지탈 비디오 데이터(Q)와 OSD 데이터가 합성되어 다중화된 디지탈 비디오 데이터가 출력되지만, 그렇지 않은 경우 상기 클럭신호(TXC)와 영상신호(TX0∼TX2)는 FPDI 송신기(100)를 통해 재압축된 FPDI 신호로만 출력된다.
OSD 컨트롤러(500)는 본체 또는 내부 메모리와 인터페이스 하면서 OSD 발생기(400)에 제어신호 및 사용자 OSD 정보를 제공한다.
이어서 OSD 발생기(400)는 OSD 컨트롤러(500)의 제어신호와 OSD 멀티플렉서(300)의 주파수 분할된 수평동기신호와 FPDI 수신기(200)의 수직동기신호에 따라 OSD IC(401)를 통해 OSD 데이터를 발생한다. 이 OSD 데이터는 R/G/B 칼라신호로써 제2 앤드 게이트(402)를 통해 선택신호와 논리합되어 제2 래치회로(403)에 인가된다. 상기 제2 래치회로(403)는 OSD 멀티플렉서(300)의 동기화된 클럭신호에 래치된 OSD 데이터를 출력한다.
또한 OSD 멀티플렉서(300)는 상기 OSD IC(401)에 수직동기신호(VSYNC)와 신호 분할기(304)와 제1 앤드게이트(303)를 통해 주파수 분할된 수평동기신호(HSYNC)를 제공하고, 제2 래치회로(403)에 상기 수평동기신호(HSYNC)를 제공한다.
또한 FPDI 수신기(200)로 부터 출력된 24비트의 디지탈 비디오 데이터(Q)는 OSD IC(401)의 선택신호에 따라 OSD 데이터와 합성되어 제1 래치회로(305)로 다중 출력된다. 그러면 제2 래치회로(305)는 FPDI 수신기(200)를 통해 출력된 시스템 클럭신호(CLK)에 따라 OSD가 실린 디지탈 비디오 데이터를 FPDI 송신기(100)로 출력한다.
따라서 FPDI 송신기(100)는 수평 및 수직 동기신호(HSYNC, VSYNC)와 사용자 컨트롤신호(CTL)에 따라 신호 압축된 OSD 지원 FPDI 신호(TXC, TX0∼TX2)를 각각 2비트씩 출력함으로써 평판 디스플레이에 OSD 데이터를 디스플레이할 수 있다.
여기서 데이터 인에이블 신호(DE)는 복수개의 인버터(301, 302)를 통해 소정타임 지연된 후 FPDI 송신기(100)에 인가되는데 멀티플렉서(306) 및 래치회로(305)를 경유한 OSD 신호의 합성 유무에 따라 디지탈 비디오 데이터(Q)를 인에이블 한다.
마찬가지로 멀티플렉서(306)에 선택신호가 인가되지 않으면 OSD 데이터는 출력되지 않고, 디지탈 비디오 데이터(Q)만 제1 래치회로(305)를 통해 출력된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 따른 온스크린디스플레이를 구비한 평판 디스플레이 회로는 종래의 평판 디스플레이에서 실행할 수 없었던 다양한 OSD 정보를 표시하여 줌으로써 사용자가 화면상태를 최적으로 조정할 수 있는 탁월한 효과가 있다.
또한 본 발명에 의하면 사용자의 선택 사양에 따라 평판 디스플레이에 사용자 정보 또는 프로그램 정보를 다양하게 표시할 수 있는 이점도 있다.
Claims (5)
- 압축된 FPDI 신호를 디지탈 영상신호 및 제어신호로 변환하는 FPDI 수신기와,상기 FPDI 신호에 합성하게 될 OSD 신호를 생성하는 OSD 발생기와,상기 FPDI 수신기 및 OSD 발생기의 출력신호를 합성하여 다중 출력하는 OSD 멀티플렉서와,상기 OSD 신호의 생성을 제어하는 OSD 컨트롤러와,상기 OSD 멀티플렉서의 출력신호를 재압축된 FPDI 신호로 출력하는 FPDI 송신기로 구성된 것을 특징으로 하는 온스크린디스플레이를 구비한 평판 디스플레이 회로.
- 제 1 항에 있어서, 상기 OSD 멀티플렉서는 데이터 인에이블 신호를 소정 타임 지연 출력하는 복수개의 인버터와, 클럭신호를 ODS 신호 주기로 분할하여 출력하는 신호 분할기와, 상기 분할 클럭신호와 수평동기신호를 논리합하여 출력하는 앤드게이트와, 디지탈 비디오 데이터와 OSD 데이터를 합성하는 다중 출력하는 멀티플렉서와, 상기 합성된 데이터를 클럭신호에 래치시켜 출력하는 제1 래치회로로 구성된 것을 특징으로 하는 온스크린디스플레이를 구비한 평판 디스플레이 회로.
- 제 1 항에 있어서, 상기 제1 래치회로는 디지탈 비디오 데이터와 OSD 데이터를 클럭신호에 따라 래치된 데이터를 출력하는 복수개의 D플립플롭으로 구성함을 특징으로 하는 온스크린디스플레이를 구비한 평판 디스플레이 회로.
- 제 1 항에 있어서, 상기 OSD 발생기는 OSD 멀티플렉서를 경유한 수평 및 수직동기신호와 OSD 제어신호에 따라 OSD 데이터를 발생하는 OSD IC와, 상기 OSD 데이터를 R/G/B 데이터와 논리합하여 출력하는 제2 앤드 게이트와, 상기 제2 앤드 게이트의 출력신호를 OSD 멀티플렉서의 동기화된 클럭신호에 래치된 OSD 데이터로 출력하는 제2 래치회로로 구성된 것을 특징으로 하는 온스크린디스플레이를 구비한 평판 디스플레이 회로.
- 제 4 항에 있어서, 상기 제2 래치회로는 OSD IC로 부터 출력된 R/G/B 데이터를 주파수 분할된 수평 동기신호에 따라 클럭신호에 따라 래치된 OSD 데이터로 데이터를 출력하는 다수개의 D플립플롭으로 구성함을 특징으로 하는 온스크린디스플레이를 구비한 평판 디스플레이 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037611A KR100281074B1 (ko) | 1998-09-11 | 1998-09-11 | 온스크린디스플레이를 구비한 평판 디스플레이 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980037611A KR100281074B1 (ko) | 1998-09-11 | 1998-09-11 | 온스크린디스플레이를 구비한 평판 디스플레이 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000019489A KR20000019489A (ko) | 2000-04-15 |
| KR100281074B1 true KR100281074B1 (ko) | 2001-02-01 |
Family
ID=19550369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980037611A KR100281074B1 (ko) | 1998-09-11 | 1998-09-11 | 온스크린디스플레이를 구비한 평판 디스플레이 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281074B1 (ko) |
-
1998
- 1998-09-11 KR KR1019980037611A patent/KR100281074B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000019489A (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101483794B1 (ko) | 멀티미디어 인터페이스 | |
| KR101399780B1 (ko) | 컴팩트 패킷 기반 멀티미디어 인터페이스 | |
| TW475140B (en) | Analog/digital display adapter and a computer system having the same | |
| US7424558B2 (en) | Method of adaptively connecting a video source and a video display | |
| US7068686B2 (en) | Method and apparatus for efficient transmission of multimedia data packets | |
| US8108567B2 (en) | Method and apparatus for connecting HDMI devices using a serial format | |
| US7737964B2 (en) | On-screen display system | |
| EP2166364A2 (en) | Video display device, method of displaying connectors, transmission-line state detection device, transmission line-state detection method and semiconductor integrated circuit | |
| EP1473701A2 (en) | Video interface arranged to provide pixel data independent of a link character clock | |
| EP1473700A2 (en) | Enumeration method for the link clock rate and the pixel/audio clock rate | |
| EP1473696A2 (en) | Method and apparatus for efficient transmission of multimedia data packets | |
| EP1473699A2 (en) | Packed based closed loop video display interface with periodic status checks | |
| EP1473697A2 (en) | Techniques for reducing multimedia data packet overhead | |
| JP2004350266A (ja) | ビデオモニタのトレーニングのための補助チャネルの使用 | |
| US6847335B1 (en) | Serial communication circuit with display detector interface bypass circuit | |
| EP2377116A1 (en) | Multi-monitor display | |
| KR20120019395A (ko) | “ｌｖｄｓ” 타입의 링크들에 대하여 비디오 디지털 신호들을 송신 및 수신하기 위한 시스템 | |
| KR20080097140A (ko) | 패킷 기반 멀티미디어 인터페이스 추정 방법 | |
| TWI557705B (zh) | 源極驅動電路及其資料傳送方法 | |
| KR20170047796A (ko) | 디스플레이 장치 및 그 제어 방법 | |
| KR100281074B1 (ko) | 온스크린디스플레이를 구비한 평판 디스플레이 회로 | |
| US20030014576A1 (en) | Portable computer system and display method thereof | |
| US20040174466A1 (en) | Apparatus and method for outputting video data | |
| KR20070083341A (ko) | 디지털 인터페이스를 이용한 전자기기 제어 방법 | |
| JP2001092425A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090929 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |