KR100278500B1 - 단일 극성의 직렬 공진 변환기 - Google Patents

단일 극성의 직렬 공진 변환기 Download PDF

Info

Publication number
KR100278500B1
KR100278500B1 KR1019950701426A KR19950701426A KR100278500B1 KR 100278500 B1 KR100278500 B1 KR 100278500B1 KR 1019950701426 A KR1019950701426 A KR 1019950701426A KR 19950701426 A KR19950701426 A KR 19950701426A KR 100278500 B1 KR100278500 B1 KR 100278500B1
Authority
KR
South Korea
Prior art keywords
switch
current
resonant
voltage
link current
Prior art date
Application number
KR1019950701426A
Other languages
English (en)
Other versions
KR950703810A (ko
Inventor
히안 케이. 로우
Original Assignee
달라스 에이. 마르크스
일렉트로닉 파워 컨디셔닝, 아이엔씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 달라스 에이. 마르크스, 일렉트로닉 파워 컨디셔닝, 아이엔씨. filed Critical 달라스 에이. 마르크스
Publication of KR950703810A publication Critical patent/KR950703810A/ko
Application granted granted Critical
Publication of KR100278500B1 publication Critical patent/KR100278500B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/443—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M5/45—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M5/4505—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only having a rectifier with controlled elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/4826—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode operating from a resonant DC source, i.e. the DC input voltage varies periodically, e.g. resonant DC-link inverters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Inverter Devices (AREA)
  • Amplifiers (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Vehicle Body Suspensions (AREA)
  • Luminescent Compositions (AREA)
  • Gyroscopes (AREA)

Abstract

고 효율 정적 공진 변환기(22,100,200,300) 및 2 개의 전기적 AC 및/또는 DC 회로(24,24 ; 124,125 ; 224,25 ; 24,325)사이로 전력을 변환시키는 방법은, 제어가능한 지속기간 제로 및 비-제로 전류 세그먼트를 지닌 단일 극성의 링크 전류 펄스(제 7 도 참조)의 열을 발생시키도록 링크 전류 합성기(70)에 연결된 공진 탱크(60,160)를 포함한다. 저지 스위치(80)는, 차후에 버퍼 인덕터(95)에 의해 클램핑되는 각각의 링크 전류 펄스를 개시함에 있어서 상기 공진 탱크(60,160)의 발진을 불활성화시킨다. 각각의 펄스는 공진 발진을 통한 고유 정류에 의해 종단된다. 상기 펄스는 실질적으로 정방형파이며 최소 첨두 전류 값에 이르는 높은 듀티 사이클을 지닌다. 최소 스위칭 손실은 실질적으로 제로 전압 및 제로 전류에서 스위칭 함으로서 초래된다. 다른 특징은 일시적 기능 정지 제어 능력, 양방향성인 4 개의 상한 동작, 불균형된 부하 동작, 변압기를 갖지 않고서의 전압의 단계적 상승을 포함하며, 비용이 적게 들며 튼튼한 단일의 사이리스터와 같은, 단일 방향성 스위치로 부터 구성될 수 있는 입/출력 스위치 조립체(40,50 ; 40,150 ; 240,50 ; 340,50)를 포함한다.

Description

[발명의 명칭]
단일 극성의 직렬 공진 변환기
[발명의 배경]
본 발명은 일반적으로는 정적(靜的) 전력 변환기, 및 예를 들어, 효용 그리드(utility grid) 및 부하와 같은 2 개의 전력 회로 사이에 에너지를 교환하고 전력을 변환시키는 방법에 관한 것이며, 보다 구체적으로 기술하면, 교류(AC)또는 직류(DC)전원으로부터 DC 또는 AC 출력을 제공하는 고전력, 수 킬로와트 시스템에서 사용하기 위한 단일 극성의 직렬 공진 변환기에 관한 것이다.
전형적으로는, 변환기는 전기적 부하를 전원과 연결시키는데 사용된다. 예를 들면, 변환기는 연속 전력 공급원, 아크로(arc furmace), 및 유도 전동기 구동장치와 함께 사용된다. 동작시, 변환기 및 그의 부하는 전력 효용 그리드 상에 전압 스파이크를 야기시킬 수 있는 유해한 고조파 전류를 발생시킨다. 이러한 스파이크는 상기 효용 그리드로부터 전력을 공급받는 다른 고객의 기기에 손상을 줄 수 있다. 특히, 컴퓨터는 이러한 고조파 전류에 의해 야기되는 전압 스파이크로부터 손상을 받기 쉽다.
필터는 효용 그리드 및 변환기 사이뿐만 아니라 변환기 및 부하사이에 종종 사용되고는 있지만, 필터는 초기 설치 및 운영 비용면에 있어서 매우 비싼 편이다.
예를들면, 5 마력의 유도 전동기는 150 달러의 비용이 들 수 있는 반면에, 변환기는 2000 달러 그리고 필터는 1000 달러의 비용이 든다. 따라서, 설비기사는 유도 전동기 구동장치 설치의 초기 비용을 줄이도록 변환기 설계를 개선하는 데 초점을 맞추어 왔다. 다양한 선행 기술의 공진 변환기는, Mohan, Undeland 및 Robbins 가 Power Electronics : Converters, Applications and Design, (John Wiley & Sons, 1989), 154 - 200 면을 저술한 교본과 같이, 여러 특허 및 공보에 설명되어 있다.
기본적으로는, 전형적인 공진 변환기는 적어도 하나의 공진회로 또는 "공진 탱크(resonant tank)"에 의해 서로 연결된 입/출력 스위치 조립체를 지닌다. 필터는 상기 입/출력 스위치 조립체에 종종 연결되어 있다. 상기 스위치 조립체는, (비용이 증가하는 순서로 기재하면) 다이오드, 사이리스터, 게이트 보조 턴오프 사이리스터(GATT), 게이트 턴오프 사이리스터(GTO), 절연 게이트 바이폴라 트랜지스터(IGBT), 및 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 반도체 스위치의 그룹이다.
전형적인 공진 변환기의 공진 회로는 "소프트 스위칭(soft switching)" 으로서 알려져 왔던 것을 용이하게 한다. 소프트 스위칭에 있어서, "제로(zero) 전류 스위칭(zcs)" 이라고 언급되는 실질적으로는 제로 전류에서, "제로 전압 스위칭(zvs)" 이라고 언급되는 실질적으로는 제로 전압에서, 또는 zcs 및 zvc 의 조합으로 스위칭된다. 결과적으로, 전형적인 "하드(hard)" 스위칭 수단에서보다 낮은 스위칭 손실이 소프트 스위칭 동안에 초래되고, 그러한 낮은 스위칭 손실은 보다 빠른 스위칭(하드 스위칭이 1 킬로헤르쯔인 데 반하여, 20 kHz 정도로)을 용이하게 한다. 따라서, 상당히 빠른 스위칭 주파수가 공진 변환기에서 이루어진다.
공진 변환기의 고주파 소프트 스위칭 능력은 상기 변환기의 입/출력에서 전압 및 전류 파형의 고조파 왜곡을 최소화시키는 데 종종 사용된다. 또한, 고주파 소프트 스위칭은, 부피가 크며 값이 비싼 낮은 차수의 고조파 필터에 대한 필요성 없이 달성된다. 더우기, 자석의 사이즈 및 중량 및 전력 전자 에너지 변환 프로세스와 관련된 정전(靜電) 성분이 또한 감소된다.
특히, 예를 들면 수백와트 또는 그 이하인 전력 스펙트럼의 저 단부에서 동작하는 여러 종류의 변환기가 있다. 그러나, 고 전력 수 킬로와트 용도에 있어서는, 디바이스 및 복잡한 회로 형태의 점에서 변환기 설계자에게는 선택의 자유가 적게 활용될 수 있다. 따라서, 높은 변환 효율로 동작할 수 있는 낮은 비용의 고 전력 변환기를 설계한다는 것은 보다 어렵다.
특히, 어느 정도 성공을 입증한 고 전력 공진 변환기는,
1. 직렬 공진 변환기, 및
2. 병렬 공진 변환기
와 같이 2 가지로 분류된다. 이러한 부류의 조합도 마찬가지로 제안되어 왔다. 이러한 변환기 부류사이의 기본적인 차이점은 전력이 변환기를 통해 부하로 전송되는 방식이다. 병렬 공진 변환기의 경우, 부하 단자는 공진 탱크에 내재하는 공진 캐패시터와 병렬 관계에 있다. 직렬 공진 변환기의 경우, 부하 단자는 공진 탱크 캐패시터와 직렬관계에 있다. 직렬 또는 병렬 공진 변환기 중 어느 하나에 있어서, 부하는 공진 캐패시터에 직접 연결될 수 있거나, 스위치 및 다른 저장 요소를 통해 직접 연결될 수 있다.
개념상, 공진 회로는 변환기의 입/출력사이의 링크(link)로서 사용된다. 상기 공진 회로는, 일정하거나 펄스 및 사이클 폭을 변화시킬 수 있는 펄스 열을 발생시키도록 제어된다. 본 명세서에서는 "링크 주파수"로서 정의된 이러한 펄스의 기본 주파수는 입/출력 전압 또는 전류의 주파수보다 상당히 높게 선택된다. 상기 변환기는 입력 주파수에서 입력 전력을 수신하여, 입력 전력을 "링크 전력"으로 본 명세서에서 정의된 펄스열로 변환시킨다. 이러한 링크 전력은 그후 다시 변환되어 선택된 출력 주파수로 출력 전력을 획득한다. 상기 입력 전력, 출력 전력 또는 이들 모두 중 어느 하나는 DC 전력(즉, 제로(zero)주파수를 갖는 전류 및 전압을 지니는 전력)일 수 있다.
선행 기술의 공진 변환기의 서로 다른 기하학적 구조는 서로 다른 종류의 반도체를 사용한다. 가장 비용이 적은 반도체는, 또한 사이리스터로서 알려져 있는 튼튼한 제어 정류기이다. 사이리스터는, 2 가지 동작 조건이 만족되는 경우에만, 구체적으로 기술하면
1. 디바이스를 통해 흐르는 전류가 고유 정류에 의해 턴오프되는 경우, 및
2. 디바이스가 충분한 지속기간(턴오프 시간)동안 충분한 역 바이어스 전압에 영향을 받는 경우에 공진 변환기용으로 사용된다.
사이리스터는, 디바이스 턴오프 시간이 링크 전류 또는 전압 펄스의 허용가능하지 않은 듀티 사이클(duty cycle)로 이끌 정도로 링크 주파수가 매우 큰 경우 고 전력 공진 변환기에 부적합하다. 그러나, 현재의 사이리스터는 가청 주파수 범위(대략 20 kHz)를 넘는 주파수의 최고 한계를 지니며, 2 가지 동작 조건이 만족되는 경우 대부분의 고전력 용도에 허용가능하다. 어느 한 조건도 만족되지 않는 경우, GTO, 전력 MOSFET 및 IGBT 와 같은 보다 값이 비싼 제어가능한 턴오프 스위치가 사용되어야 한다. 단지 제어가능한 턴온 시간을 지니는 사이리스터에 대립되는 것으로서, GTO, MOSFET 및 IGBT 모두는, 단순히 게이트 구동 신호를 인가 및 제거 함으로써 활성화되는 제어가능한 턴온 및 턴오프 시간 모두를 지닌다.
병렬 공진 변환기에 있어서, 링크 펄스 열은 단일 극성(단일방향)의 전압 펄스에 의해 대개 형성되며, 실질적으로 제로 스위치 전압에서 턴오프되는 제어가능한 턴오프 스위치를 대개 필요로 한다. 그러한 병렬 공진 변환기의 일례는 Divan 명의의 1989 년 미합중국 특허 제 4,864,483 호에 기재되어 있다.
직렬 공진 변환기에 있어서, 링크 펄스열은 AC 또는 단일극성(단일방향)중 어느 하나의 전류 펄스에 의해 형성된다. AC 링크 전류 펄스를 사용하는 여러 종래의 직렬 공진 변환기는,
Schwarz 명의의 미합중국 특허 제 3,953,779 호(1976)
Schwarz 명의의 미합중국 특허 제 4,096,557 호(1978)
Eikelboom 명의의 미합중국 특허 제 4,495,555 호(1985)
Baker 등의 명의의 미합중국 특허 제 4,523,269 호(1985)
Nerone 명의의 미합중국 특허 제 4,648,017 호(1987)
Sakakibara 등의 명의의 미합중국 특허 제 4,679,129 호(1987)
Nguyen 명의의 미합중국 특허 제 4,695,933 호(1987)
Kammiller 명의의 미합중국 특허 제 4,727,469 호(1988)
Stuart 명의의 미합중국 특허 제 4,853,832 호(1989)
에 개시되어 있다.
보다 값이 비싼 제어가능한 턴오프 스위치(예컨대, GTO, IGBT)는, 링크 펄스가 사이리스터를 실질적으로 제로 전류, "고유 정류" 로서 알려져 있는 성능 특성에서 턴오프시키게 하는 전류 펄스이기 때문에 필요하지 않다. 이들 AC 링크 전류 펄스의 유동을 수용하기 위하여, 입/출력 스위치 조립체 모두는 2 개의 역 병렬 결합 사이리스터와 같은 양방향성 스위치로 이루어져야 한다. 예를들면, 재생 능력을 지닌 3 상 AC 입/출력용으로 설계된 그러한 직렬 공진 변환기는 12 쌍의 역 병렬 스위치를 필요로 한다. 현저한 개선점은, 미합중국 특허 제 5,010,471 호에 개시되어 있는 바와같이, Klaassens 및 Lauw에 의해 창안되었다. 종래의 직렬 공진 변환기를 통한 AC 링크 전류의 첨두값을 대략 2 배로 함으로써, Klaassens 및 Lauw는 입/출력 스위치 조립체의 전체 브릿지 구성을 절반 브릿지 구성으로 대체하고 있다. 그 결과에 의해 나타나는 Klaassen/Lauw 변환기는, 역 병렬쌍의 단일 방향성 스위치를 고려하든 양 방향성 스위치를 고려하든 간에 종래의 전체 브릿지 직렬 공진 변환기의 스위치 갯수를 절반만 필요로 한다.
AC 링크 전류 펄스를 사용하는 직렬 공진 변환기가 양방향성 스위치 또는 역 병렬쌍의 단일 방향성 스위치를 사용하기 때문에, 가포화(saturable) 인덕터는 각각의 스위치와 직렬로 삽입되어야 한다. 상기 가포화 인덕터는 공지된 사이리스터의 dv/dt 턴온 외란, 특 애노드-캐소드 전압의 지나친 변화 비율에 의해 야기되는 예정되지 않은 사이리스터 턴온을 방지한다. 많은 갯수의 가포화 인덕터와 아울러 보통의 병렬 용량성 스너버(snubber)는 모두 변환기의 비용, 사이즈 및 체적을 증가시킨다. 더군다나, 이들의 가포화 인덕터는 강제로 설계자에게 보다 높은 역 저지 전압 능력을 갖는 스위치를 사용하게 한다. 설계자는 또한 링크 전류 펄스의 유휴 세그먼트의 최소 지속 기간을, 사이리스터 제조업자에 의해 명시되어 있는 바와 같은 턴오프 시간 이상으로 증가시켜야 한다. 또다른 결함은 스위치의 턴온시 초래되는 손실이다. 이들의 턴온 손실은, 전류가 스위치를 통해 흐르기 시작할 때 스위치 양단의 전압이 실질적으로 제로가 아니기 때문에 생긴다.
Lipo 및 Murai 명의의 미합중국 특허 제 4,942,511 호에서는, AC 링크 전류 펄스라기보다는 오히려, 단일극성(단일 방향성)의 링크 전류 펄스를 사용하는 DC 링크 직렬 공진 변환기를 제안하고 있다. Lipo/Murai 변환기는 공진 전류펄스에 DC 전류 바이어스를 제공한다. 링크 전류가 단일극성이기 때문에, 단일 방향성 스위치만이 필요하다. 따라서, Klaassens/Lauw 절반 브릿지 직렬 공진 변환기와 같이, Lipo/Murai 변환기는, 종래의 직렬 공진 변환기에 의해 필요한 바와같이 단일 방향성 스위치의 갯수를 절반만 필요로 한다.
Lipo/Murai 변환기에 있어서, 비록 링크 전류의 각 펄스 사이클이 자연적으로 제로로 복귀하지만, 단일 방향성 스위치의 사이리스터는 확고한 역 바이어스 전압에 영향을 받지 않는다. 이러한 조건은 강제로 사이리스터가 제조업자에 의해 명시된 턴오프 시간보다 긴 지속 기간동안 제로 전류로 유지되게 한다. 따라서, Lipo/Murai 변환기는 상기 언급한 두번째의 사이리스터 동작 조건을 위반한다. 결과적으로, 종래의 직렬 공진 변환기와 비교하여 보면(동일한 펄스 사이클 폭 및 전체 펄스 사이클에 걸친 평균값에 대하여), Lipo/Murai 변환기는 상당히 높은 첨두값을 지닌 링크 전류 펄스를 발생시켜야 한다. Lipo/Murai 변환기에 대한 다른 선택은, 사이리스터라기 보다는 오히려 보다 값이 비싼 제어 턴오프 스위치를 사용하는 것이다.
하드 스위칭 회로를 사용하는 변환기에 비하여 소프트 스위칭 직렬 공진 변환기의 보다 우수한 성능에 불구하고, 여전히 직렬 공진 변환기 기술의 중대한 개선점에 대한 필요성이 있다. 예를 들면, 직렬 공진 변환기의 상업적 성공에 대한 가장 중대한 장벽들 중 하나는 링크 전류 펄스가 극히 높은 첨두값을 지녀야 한다는 것이다. 사용된 직렬 공진 변환기의 형태에 의존하여, 링크 전류 펄스의 첨두값은 부하에 의해 요구되는 최대출력 전류의 첨두값의 3 배 내지 9 배에 도달할 수 있다.
높은 링크 전류 펄스의 이러한 현상은, 공진 회로의 공진 발진을 통해 전체적으로 발생되는 정현 전류 펄스의 사용으로부터 생긴다. 한가지 해결책이 Murai, Nakamura, Lipo 및 Aydemir 에 의해 1991 년에 개최된 공업응용협회에 제출된 " Pulse - split Concept in Series Resonant DC Link Power Conversion for Induction Motor Drives" 라는 논문에 제안되어 있다. Lipo 및 Murai 는 그들 명의의 미합중국 특허 제 4,942,511 호에 기재되어 있는 바와 같이 링크 전류 펄스의 파형을 변형시킴으로써 변환기 회로를 개선시키려고 시도했다. Lipo/Murai 변환기는 공진 전류 펄스의 첨두값을 제한하도록 바이어스 전류를 갖는 가포화 리액터를 사용한다. 그러나, Lipo/Murai 변환기는 여전히 사이리스터가 상기에 언급한 두번째 조건을 위반하면서 동작되게 한다, 즉, 사이리스터는 충분한 지속기간동안 충분한 역바이어스 전압에 영향을 받지 않는다. 결과적으로, Lipo/Murai 변환기에 대한 사이리스터의 사용은 여전히 링크 전류 펄스의 평균값 및 첨두값의 고도한 비율로 이끈다. 링크 전류가 여전히 매우 높기 때문에, Lipo/Murai 변환기는 매우 값이 비싼데, 그 이유는 상기 변환기의 가격이 링크 전류값에 정비례하기 때문이다.
Steigerwald 명의의 미합중국 특허 제 4,477,868 호에는 링크 전류 펄스의 첨두값을 적절한 값으로 제한하는 직렬 공진 변환기의 또 다른 형태가 개시되어 있다. 그러나, Steigerwald 변환기는 불행하게도 비재생 용도, 및 단지 DC 입/출력 전력에 한정되어 있다. 더우기, Steigerwald 변환기는 입력 전력이 전류 공급원으로서 작용할 것이라고 생각한다. Steigerwald 변환기는, 사이리스터라기 보다는 오히려, 값비싼 제어 가능한 턴오프 스위치(GTO)를 사용하여 DC 입력 전류 파형을 교번하는 정방형파로 변환시킨다.
요약하면, 변환기의 주요 형태는 3 가지가 있다. 첫번째는 일반적인 선형 모드 변환기가 등장하였는데, 이는 매우 높은 스위칭 손실을 초래시켰다. 두번째는, 공진 변환기는 Schwarz 변환기와 같은 고전력 용도로 개발되었다. 상기 공진 변환기는 스위칭 손실을 감소시키도록 공진 회로에 의존하였으나, 여전히 높은 첨두 전류 손실에 직면하였다. Lipo/Murai 단일극성의 공진 변환기가 이러한 카테고리에 해당한다. 세번째로, 준 공진 변환기는, Divan에 의해 개발된 병렬 공진 변환기와 같은 선형 및 공진 변환기의 가장 양호한 특성을 이용하도록 개발되었다. 이와 같은 선행 기술의 준 공진 변환기는 여러 개의 값비싼 제어가능한 턴오프 스위치를 필요로 하였다.
따라서, 상기의 제한 및 단점을 극복하는 방향으로 나아가며 그러한 제한 및 단점에 영향을 받지 않는, 개선된 직렬 공진 변환기 및 에너지를 교환하여 단상, 3 상, 및/또는 DC 전력 공급원 및/또는 부하사이로 전력을 변환시키는 방법에 대한 필요성이 존재한다.
[발명의 개요]
본 발명의 한 실시태양에 의하면, 에너지를 교환하여 제 1 및 제 2 회로 사이로 전력을 변환시키기 위한 단일극성의 직렬 공진 변환기가 제공되어 있다. 본 발명의 단일 극성의 직렬 공진 변환기는 준 공진 변환기의 부류에 속한다. 이러한 변환기는 각각의 제 1 및 제 2 회로와의 결합용 제 1 및 제 2 스위치 조립체를 포함한다. 상기 변환기는 상기 제 1 및 제 2 스위치 조립체 사이에 연결된 공진 탱크(resonant tank)를 지닌다. 상기 공진 탱크는 공진 캐패시터 및 직렬로 연결된 공진 인덕터를 지닌다. 링크 전류 합성기가 상기 공진 캐패시터에 연결되어 있다. 상기 합성기는 합성기 제어 신호에 응답하여 단일극성의 링크 전류 펄스열을 포함하는 링크 전류를 발생시킨다. 각각의 링크 전류 펄스는 제로 및 비-제로(non-zero) 전류 세그먼트를 지닌다. 각각의 링크 전류 펄스의 제로 및 비-제로 전류 세그먼트는 지속기간 중에 제어될수 있다. 상기 변환기는 또한, 각각의 단일극성의 링크 전류 펄스를 개시함에 있어서 공진 탱크의 발진을 불활성화시키도록 공진 캐패시터와 직렬관계에 있는 저지용 스위치를 지닌다. 또한, 상기 변환기는 링크 전류의 첨두값을 에너지 교환시 선택된 값으로 제한하도록 합성기에 연결된 링크전류 버퍼 디바이스를 지닌다.
본 발명의 다른 실시 태양에 의하면, 제 1 및 제 2 회로사이로 전력을 변환시키는 방법이 제공되어 있다. 상기 방법은 공진 발진을 통해 개시 및 종료되는 실질적으로 정방형파인 단일극성의 링크 전류 펄스열을 포함하는 링크 전류를 합성시키는 단계를 포함하는데, 각각의 펄스는 제로 진폭 세그먼트 및 비-제로 진폭 세그먼트를 지닌다. 제어 단계에 있어서, 각각의 링크 전류 펄스의 제로 진폭 세그먼트 및 비-제로 진폭 세그먼트의 지속기간은 선택된 값으로 제어된다.
본 발명의 또 다른 실시태양에 의하면, 링크 전류 합성기와 아울러, 상기에 기술한 바와 같이 단일극성의 직렬 공진 변환기의 스위치를 제어하기 위한 제어기가 제공되어 있다.
본 발명의 총체적인 목적은, 양방향성 및 4 개의 상한(quadrant) 동작, 보다 낮은 전압으로부터 보다 높은 전압으로의 전력 이동(단계적 증가 모드), 불균형을 이루는 부하에 영향을 받지 않는 균형을 이룬 정현 출력 전압의 발생, 및 공급 전압의 동적 변화에 대한 허용 범위와 같은 직렬 공진 변환기의 매력적인 특징을 유지하면서, 선행 기술의 정적 전력 변환기와 경제적으로 경쟁이 되는 개선된 직렬 공진 변환기를 제공하는 것이다.
본 발명의 부가적인 목적은, 단상이든 다상이든간에 DC 전력 또는 AC 전력을, 효율적으로 DC 전력, 또는 단상이나 다상 AC 전력으로 변환시키는 직렬 공진 변환기를 제공하는 것이다.
본 발명의 다른 목적은, 재생 능력을 갖는 부하 및 유용 그리드(utility grid)와 같은 2 개의 전기 회로사이로 전력을 변환시키는 개선된 방법을 제공하는 것이다.
본 발명의 또다른 목적은, 내부에서 사용되는 모든 스위치의 스위칭 손실을 최소화시키는, 직렬 공진 발진기 및 2 개의 회로 사이로 전력을 변환시키는 방법을 제공하는 것이다.
본 발명의 다른 목적은, 링크 전류 펄스 높이, 폭 및 사이클 폭을 탄력적으로 제어하는, 직렬 공진 변환기 및 2 개의 회로 사이로 전력을 변환시키는 방법을 제공하는 것이다.
본 발명의 여전히 다른 목적은, 완전 부하 상태보다는 적은 상태에서 동작하는 경우 고 효율을 유지하는 직렬 공진 변환기를 제공하는 것이다.
본 발명은 종합적일 뿐만 아니라 개별적으로도 상기 특징 및 목적에 관한 것이다. 본 발명의 이들 목적 및 다른 목적, 특징 및 이점은 당업자에게는 이하의 설명 및 도면으로부터 자명해질 것이다.
[도면의 간단한 설명]
제1도는 양방향성 및 4 개의 상한 동작과 관련한 3 상 AC - AC 구현예로 예시된 본 발명의 단일극성의 직렬 공진 변환기의 한 형태에 대한 개략적인 블록 다이어그램이다.
제2도는 양방향성 및 4개의 상한과 관련한 3 상, 4 선(four wire), AC - AC 구현예로 예시된 본 발명의 단일극성 교차형 직렬 공진 변환기의 한 형태에 대한 개략적인 블록 다이어그램이다.
제3도는 양방향성 및 4 개의 상한 동작과 관련한 단상 DC 또는 AC 입력 및 3 상 AC 출력 구현예로 예시된 본 발명의 단일극성의 직렬 공진 변환기의 한 형태에 대한 개략적인 블록 다이어그램이다.
제4도는 단일방향의 DC - AC 동작에 대하여 제거될 수 있는 다이오드 브릿지와 관련한 3 상 AC - AC 동작에 대해 예시된 본 발명의 단일극성의 직렬 공진 변환기의 한 형태에 대한 개략적인 블록 다이어그램이다.
제5도는 본 발명의 교번 링크 전류 합성기의 한 형태에 대한 개략적인 다이어그램이다.
제6도는 본 발명의 단일극성의 직렬 공진 변환기용 제어기의 한 형태에 대한 블록다이어그램이다.
제7도는 변환기 스위치용 게이트 신호 타이밍 논리를 포함하며, Z - 모드, I - 모드, F - 모드 및 T - 모드 변환기 동작 상태를 보여주는, 제1도 내지 제4도에 예시된 변환기와 관련한 파형을 도시한 일련의 그래프이다.
제8도 내지 제16도는 이하의 변환기 동작 모드에 대해 제7도에 도시된 시간동안 검은 실선으로 도시된 전류 경로와 관련한 제1도 내지 제4도의 링크 전류 합성기에 대한 개략적인 다이어그램이다.
제8도는 to 에서의 안정 Zs - 모드를 보여준 도면이다.
제9도는 전이 Zt - 모드(t1- t2)를 보여준 도면이다.
제10도는 t2에서의 전이 Zt - 모드를 보여준 도면이다.
제11도는 I - 모드(t4- t5)를 보여준 도면이다.
제12도는 Fs 안정모드(t5- t6)를 보여준 도면이다.
제13도는 Ft 전이모드(t6- t7)를 보여준 도면이다.
제14도는 t7에서의 Ft 전이모드를 보여준 도면이다.
제15도는 Ft 전이모드(t7- t8)를 보여준 도면이다.
제16도는 t9에서의 T - 모드를 보여준 도면이다.
제17도는 조정가능한 전압 공급원으로서 및 조정가능한 전류 공급원으로서의 동작용으로 도시된 제6도 제어기의 출력전압 오차 검출기 부분의 한 형태에 대한 개략적인 블록 다이어그램이다.
제18도는 제6도 제어기의 입력 전압 오차 검출기 부분의 한 형태에 대한 개략적인 블록 다이어그램이다.
제19도는 라인 - 라인 출력 전압, 및 링크 전류 펄스를 보여주는, 제1도에 예시된 변환기와 관련한 파형을 보여주는 일련의 그래프이다.
제20도는 제1도 내지 제4도에 도시된 실시예 중 어느 하나에서 사용될 수 있는 본 발명의 양측파로 되어 있으며 에너지 소비가 없는 전압 클램프의 한 형태에 대한 개략적인 블록 다이어그램이다.
[바람직한 실시예에 대한 상세한 설명]
제 1 도는 제 1 및 제 2 의 전기회로(24, 25) 사이로 에너지를 교환하도록 본 발명에 따라 구성된 단일극성의 직렬 공진 변환기(22)의 제 1 실시예를 예시하고 있다. 상기 회로(24, 25)는, 유용 전력 그리드, 공업 전력 그리드, 및/또는 차량, 항공기 및 선박 등에 사용된 선상(on - board) 시스템 그리드와 같은 전력 공급원 ; 에너지 저장 디바이스 ; 또는 재생능력을 갖는 부하일수 있다.
토론할 사항을 위하여, 제 1 회로(24)는 그리드인 것으로 가정하고, 제 2 회로(25)는 전력 재생이 가능한 부하인 것으로 가정한다. 변환기(22) 실시예에 있어서, 제 1 및 제 2 회로(24,25)는 다상, 여기서는 3 상 AC 회로이다. 이하에서 토론되는 다른 실시예는, 또한 "제로 주파수" AC 전력으로서 알려져 있는 DC 전력 뿐만 아니라 단상 AC 전력을 또한 효율적으로 변환시킬 수 있는 변환기의 다양한 용도를 예시하고 있다.
[정의]
"단일극성(unipolar)" 이라는 용어는 변환기(22)에 대한 전력 균형 등식을 만족시키도록, 모두가 전력 유동 방향에 관계없이 동일한 방향으로 유동하는, 변환기(22)를 통해 유동하는 링크 전류 펄스의 방향을 말한다. 상기 펄스는, 선택된 기준을 추적하는 데 필요한 바와 같이 제 1 및 제 2 의 전기 회로(24, 25)에서 양(+)및 음(-)이도록 경로 선택될 수 있다. 본 명세서에서는 이러한 프로세스를, "단일극성의 링크 전류 펄스의 경로 선택" 이라고 기재하고 있다. 제 1 및 제 2 회로 사이로의 시간경과에 따른 전력의 이동이 그들 사이로 에너지를 교환하는 것과 동일한 것이 분명하다.
본 명세서에서 사용되는 기술 용어에 관하여, 문자(L, C)는 인덕터 및 캐패시터를 각각 나타내도록 여러 첨자와 함께 사용된다. 본 발명의 바람직한 실시예는, 각각이 특정의 스위치를 언급하도록 첨자를 구비하고 있으므로 다이오드에 대하여는 "D", 사이리스터에 대하여는 "T" 그리고 제어가능한 턴오프 스위치에 대하여 "S"인 바와 같이 문자로 표기된 3 가지 형태의 스위치로 구현된다. 제어가능한 턴오프 스위치는 바이폴라 접합 트랜지스터, 게이트 턴오프 사이리스터(GTO), 절연 게이트 바이폴라 트랜지스터(IGBT), 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET), 또는 당업자에게 알려져 있는 그들의 구조적 등가물과 같이, 게이트 구동 신호를 각각 인가 및 제거함으로써 턴온 및 턴오프하도록 제어될 수 있는 스위치로서 정의되어 있다.
바람직한 실시예에서 예시된 사이리스터는 필요한 부분에 약간의 변형을 가한 제어가능한 턴오프 스위치와 대치될 수 있다는 것이 분면하다. 예를들면, MOSFET 또는 IGBT 의 경우, 스위치를 통해 흐르는 역전류는, 예를들면 다이오드를 스위치와 직렬로 접속시킴으로써, 저지될 수 있으며 스위치 양단의 과도한 역 바이어스 전압이 방지될 수 있다. 그러한 부가적인 다이오드는, 예시된 사이리스터가 GTO 와 대체되는 경우에 필요하지 않다. 비록 사이리스터의 턴오프 시간이 제어가능한 터오프 스위치보다 느리지만, 사이리스터는 보다 경제적인 변환기(22)를 제공하도록 동일한 비율의 보다 값비싼 제어가능한 턴오프 스위치에 관하여 바람직스럽다.
[제 1 실시예]
단일극성의 직렬 공진 변환기(22)는, 입력으로서의 제 1 회로(24)로부터 출력으로서의 제 2 회로(25)로 향하는 전력 유동 방향을 가정하여 우선적으로 토론되어 있다. 그러나, 상기 변환기(22)는 전력 유동을 역방향으로 수용하도록 동작될 수도 있으므로, 양방향성 변환기로서 분류된다. 상기 변환기(22)는, 고주파 링크 전류 펄스를 회로(24, 25)로부터 분리시키도록 저역 필터(25, 28)를 형성하는 제 1 및 제 2 의 종단 캐패시터 조립체를 포함한다. 상기 필터(26, 28)는 각각의 회로(24, 25)에 병렬로 연결되어 있다. 상기 제 1 필터(26)는 3 개의 라인 - 라인 CA캐패시터(30, 32, 34)를 지니지만, 제 2 필터(28)는 3 개의 라인 - 라인 CB캐패시터(35, 36, 38)를 지닌다.
제 1 스위치 조립체(40)는, 각각 도면 번호(41,42,43,44,45,46)로 부여된 사이리스터(TA12,TA21,TA31,TA12,TA22,TA32)의 3 상 뱅크를 지닌다. 제 2 스위치 조립체(50)는, 각각 도면번호(51,52,53,54,55,56)로 부여된 사이리스터(TB12,TB21,TB31,TB12,TB22,TB32)의 3 상 뱅크를 지닌다. 여기서, 상기 제 1 스위치 조립체(4)는 또한 입력 스위치 조립체로서 언급되어 있으며, 제 2 스위치 조립체(50)는 출력 스위치 조립체로서 언급되어 있다. 입력 및 출력 스위치 조립체(40,50)는, 이전 종래 기술의 직렬 공진 변환기에서 요구되는 바와 같이, 한 쌍의 역 병렬 사이리스터나 한 쌍의 역 직렬 제어가능 턴오프 스위치와 같은 양방향성 스위치를 필요로 하지 않는다. 유리한 점으로는, 상기 스위칭 조립체(40,50)의 사이리스터 구조는 선행 기술의 변환기보다 적은 사이리스터를 필요로 하여서, 상기 변환기(22)는, 이와 같은 선행기술의 변환기보다 더 경제적으로 제조될 수 있다.
상기 변환기(22)는 스위치 조립체(40,50) 사이에 직렬로 연결된 공진 회로 또는 공진 탱크(60)를 지닌다. 상기 공진 탱크(60)는 LR공진 인덕터(62) 및 CR공진 캐패시터(64)를 지닌다. 링크 전류(iR)는, 복귀 경로가 도체(68)에 의해 제공되어 있으므로, 제 1 스위치 조립체(40)로부터 공진 탱크(60), 및 도체(65,66)를 통해 제 2 스위치 조립체로 흐른다. 상기 필터(26,28)는, 실질적으로 링크 전류(iR)의 어느 고주파 성분이 제 1 및 제 2 회로(24,25)의 입/출력 라인을 관통하는 것을 방지한다. 제 1 스위치 조립체(40)의 출력 단자에서의 전압, 즉 도체(65,68)양단에 걸린 전압은 버스 전압(VA)으로서 언급되어 있다. 제 2 스위치 조립체(50)의 입력 단자에서의 전압, 즉 도체(66,68)양단에 걸린 전압은 버스 전압(VB)으로서 언급되어 있다.
상기 변환기(22)는, 이하에서 보다 상세하게 설명되겠지만, 각각의 펄스가 제어가능한 제로 전류 세그먼트 및 클램핑된 부분을 지니는 제어가능한 비-제로 전류 세그먼트를 포함하는 단일 극성의 전류 펄스(제 7 도 참조)의 열이도록 링크전류(iR)를 합성시키기 위한 링크 전류 합성기(70)를 포함한다. 편리를 위하여, 예시된 합성기(70)에 복수개의 노드(72,74,75,76,78)가 부여되어 있다. 상기 합성기(70)는, 제어가능한 TR종단 스위치 또는 저지용 사이리스터(80)와 같은 저지용 스위치 및 CR공진 캐패시터(64) 양단에 연결되어 있다. 상기 TR저지용 사이리스터(80)는 도체(66)와 CR공진 캐패시터(64)를 연결시킨다.
링크 전류 합성기(70)는, 상기 TR사이리스터(80)와 CR캐패시터(64)의 접합, 및 상기 합성기(70)의 노드 사이에 연결된 Dr 종단 다이오드(82)를 지닌다. 상기 링크 전류 합성기(70)는, 노드(76,78)사이에서 Tr 종단 사이리스터(86)와 직렬관계에 있는, LT종단 인덕터(84)와 같은 비소비성 종단 디바이스를 지닌다. 상기 합성기(70)는 2 개의 제어가능한 턴오프 스위치, 즉 노드(72,76)사이에 연결된 SI개시 스위치(88), 및 노드(72,74) 사이에 연결된 SB버퍼스위치(90)를 지닌다. 합성기(70)의 또다른 비소비성 디바이스는, 노드(74,75)사이에 연결된 DB버퍼 다이오드(94)와 직렬관계에 있는 링크 요소(LI)개시 인덕터(92)이다. 노드(75)는 도체(66)와 TR사이리스터(80)의 접합부분에 연결되어 있다.
상기 변환기(22)는, 상기 합성기(70)의 노드(72,75)에 연결된, 전류 버퍼 인덕터(95)와 같은, 비소비성 LB링크 전류 클램핑 또는 버퍼링 디바이스를 포함한다. iB버퍼링 전류는 상기 인덕터(95)를 통해 흐르고, 전류계(96)와 같은 버퍼 전류 감지기에 의해 감시된다. 상기 버퍼 인덕터(95)가 상기 합성기(70)로부터 분리된 다바이스로서 예시되어 있지만, 본 발명의 합성기는 버퍼 인덕터(95)를 포함하도록 구성될수 있다는 것이 자명하다. 상기 변환기(22)는 또한, 제 1 회로(24)로 부터 제 2 회로(25)로 흐르는 전력의 전압 및 전류를 각각 감시하기 위한 입/출력 감지기 조립체(97,98)를 지닌다. 상기 감지기 조립체(97,98)는 전류계 및 전압계, 또는 당업자에게 알려져 있는 바와 같은 그들의 구조적 등가물과 같은 종래의 전류 및 전압 감지기의 어느 형태일 수 있다.
SI스위치(88)를 제외하고는, 합성기(70)의 모든 스위치는, 링크 전류(iR)의 전량을 전송하는, 입/출력 스위치 조립체(40,50)의 사이리스터(41-46,51-56)의 비율보다는 상당히 적은 전류 비율을 지닐 수 있다. SI스위치(88)와는 달리, 합성기 스위치는 링크 전류 펄스의 전체 사이클의 지속 기간의 작은 부분, 즉 한 사이클의 1/5 또는 그 이하 동안만 전류를 전송한다.
[제 2 실시예]
제 2 도는 본 발명에 따라 구성된 교차형 단일극성의 직렬 공진 변환기(100)를 예시한 것이다. 변환기(22)에 대하여 상기에 기술되어 있는 바와 같이 있을 수 있는 변환기(100)의 요소가 유사한 번호를 지니며, 약간의 변형을 가한 것들은 제 1 도의 대응 부분으로부터 100 씩 증가되어 있다. 예를 들면, 변환기(100)는 NA를 갖는 Y 자형 전력 공급원(124) 및 NB중성점(123)을 갖는 Y 자형 부하(125) 사이로 전력을 변환시킨다. 상기 변환기(100)는 4 개의 상한 동작이 가능하며 회로(124,125) 사이에서의 양방향성 전력 유동을 제공할 수 있다.
한 부가적인 예로서, Y 자형 접속 입력 필터(126)는, 제 1 도의 필터(26)를 이루는 델타 캐패시터 배치와는 대조적으로, 캐패시터(130,132,134) 사이에 NA중성 결속점(127)을 지니고, 출력 필터(128)는 마찬가지로 NB중성 결속점(129)으로 구성되어 있다. 도체(102)는 NA중성점(127)을 NB중성점(129)에 연결시킨다. 제 2 도에서의 대시 - 점선은 NA중성점(121,127)이 서로 연결될 수 있으며, NB중성점(123,129)이 서로 연결될 수 있다는 것을 나타낸다.
상기 교차형 변환기(100)는 제 1 도의 조립체(50)와는 상이한 출력 스위치 조립체(150)를 지닌다. 구체적으로 기술하면, 사이리스터(151,152,153,154,155,156)는 제 1 도의 사이리스터(51 - 56)의 것과 반대인 애노드 및 캐소드를 지닌다.
상기 교차형 변환기(100)는 직렬 접속된 CR공진 캐패시터(162) 및 LR공진 인덕터(164)에 의해 형성된 공진 회로(160)를 지닌다. 상기 공진 회로(160)는 TR저지 사이리스터(180)에 의하여 도체(104,105)사이에 연결되어 있다. 공진회로(160) 및 TR저지 사이리스터(180)는 입/출력 스위치 조립체(40,150)모두와 병렬 관계에 있다. 상기 교차형 변환기(100)는, 제 1 도에 대하여 기재한 바와 같이, 버퍼 인덕터(95)에 연결된 링크 전류 합성기(70)를 지닌다.
상기 교차형 변환기(100)는 2 개의 추가적인 사이리스터를 포함 할 수 있다. 제 1 TS1사이리스터(106)는 도체(104)에 연결된 애노드 및 도체(102)에 연결된 캐소드를 지니는 데 반하여, 제 2 TS2사이리스터(108)는 도체(102)에 연결된 애노드 및 도체(104)에 연결된 캐소드를 지닌다. 상기 TS1및 TS2사이리스터(106,108)는, 상기 변환기(100)의 공급원측 또는 부하측중 어느 하나에서 공진 회로(160)를 단락시키는데 사용될 수 있다.
[제 3 실시예]
제 1 도의 변환기(22)는 양방향성 전력 유동 및 4 개의 상한 동작을 수용할 수 있다. 상기 변환기(22)는 종래의 3 상 변환기와 대개 관련되어 있는 성능 사양과 용도를 변환시키는 것에 제한되지 않거나, 제 1 도에 도시된 회로의 기하학적 구성에 제한되지 않는다. 예를 들면, 제 1 및 제 2 회로(24,25)는 단상, 다상 AC 전력 또는 DC 전력일 수 있다.
제 3 도는 본 발명에 따라 구성된 단일 극성의 직렬 공진 변환기(200)의 제 3 실시예를 예시한 것이다. 변환기(22)에 대하여 상기에 기술한 바와 같이 있을 수 있는 변환기(200)의 요소는 유사한 번호를 지니며, 약간의 변형을 가한 것은 제 1 도의 대응 부분으로부터 200 씩 증가되어 있다. 예를 들면, 상기 변환기(200)는 제 1 도에 대하여 상기에 기술한 바와 같이, 단상 AC 또는 DC 입력 전력 공급원(224), 및 제 2 의 3 상 전력 공급원(25)사이로 전력을 변환시킨다. 상기 변환기(200)는, 상기에 기술한 바와 같이, 공진회로(60), TR저지 사이리스터(80), 및 버퍼 인덕터(95)를 갖는 링크 전류 합성기(70)를 지닌다.
상기 변환기(200)는 4 개의 사이리스터(241,242,243,244)를 갖는 사이리스터 브릿지 스위칭 조립체(240)를 지닌다. 공급원(224)에 연결된 제 1 필터(226)는 단지 단일의 필터링 CA캐패시터(230)만을 지닌다. 상기 변환기(200)는, 상기 사이리스터 브릿지(240)를 제거하고 A1및 A2단자를 DC 전력 공급원(도시되지 않음)에 연결시킴으로써 단순히 단일 방향성 DC - AC 변환기가 된다.
[제 4 실시예]
제 4 도는 단일 방향성 전력 유동에 대하여 본 발명에 따라 구성된 단일극성의 직렬 공진 변환기(300)의 제 4 실시예를 예시한 것이다. 변환기(22)에 대하여 상기에 기술한 바와 같이 있을 수 있는 변환기(300)의 요소는 유사한 번호를 지니며, 약간의 변형을 가한 것은 제 1 도의 대응부분으로부터 300 씩 증가되어 있다. 상기 변환기(300)는 제 1 도의 사이리스터 브릿지 입력 스위치 조립체(40)를 값이 덜 비싼 다이오드 스위치 조립체(340)로 교체하였다. 변환기(300)는, 제 1 회로(24)로 부터 제 2 회로 또는 부하(325)까지의 단일 방향에서의 전력 유동, 즉 단일 방향성 전력 유동용으로 설계되어 있다. 상기 다이오드 스위치 조립체(340)는 제 1 도 및 제 2 도의 전압 및 전류 감지기 조립체(97)라기 보다는 오히려, 종래의 전압 감지기 또는 당업자에게 공지된 그들의 구조적 등가물을 포함하는 전압 감지기 조립체(397)를 포함할 수 있다.
상기 다이오드 스위치 조립체(340)는, 단일의 TA직렬 사이리스터(312), 및 DA자유자재 동작 다이오드(314)와 결합하여, 종래의 다이오드 브릿지(310)를 포함한다. 제 1 도의 필터(26) 또는 제 2 도의 필터(126)와 같은 3 상 캐패시터 필터가 필요하지 않다는 점에 유념하기 바란다. 그 대신에, 단일의 필터 요소는, 필요한 경우에, 스위치 조립체(340)의 일부로서 포함될 수 있는 CA종단 캐패시터 필터(318)와 같이 사용될 수 있다. 다이오드 브릿지(310)가 제거될 경우, 제 1 스위칭 조립체는 TA사이리스터(312) 및 DA다이오드(314)를 포함하며, CA필터 캐패시터(318)는 DC 회로(도시되지 않음) 양단에 직접 연결될 수 있고, 변환기는 DC - AC 단일 극성의 직렬 공진 변환기가 된다.
[교번 링크 전류 합성기 실시예]
제 5 도를 참조하면, 제 1 도 내지 제 4 도의 변환기(22,100,200,300) 각각을 이루는 합성기(70)로 대체될 수 있는 교번 링크 전류 합성기(270)의 한 실시예가 도시되어 있다. 상기 교번 합성기(270)는 합성기(70)에 대해 도시된 것보다 훨씬 간단한 회로를 제공하기 위하여 GATT 사이리스터, 짧은 턴오프 시간(10 μsec 또는 그 이하)을 갖는 게이트에 의한 턴오프 사이리스터(GATT)및/또는 GTO 를 사용한다. 상기 합성기(270)는 제 1 도의 TR사이리스터(80)를 대신하는 DR저지 다이오드(280)를 지닌다. 상기 합성기(270)는, CR캐패시터(64) 및 DR다이오드(280)의 접합부분을 노드(272)와 연결시키기 위하여 TT사이리스터(286)와 직렬 관계에 있는 단일의 LI인덕터(292)를 지닌다. TI사이리스터(288)는 제 1 도의 SI스위치(88)를 대신하며, LR인덕터(62) 및 CR캐패시터(64)의 접합 부분을 노드(272)와 연결시킨다. TT및 TI사이리스터(286,288)는 제 1 도에 도시된 링크 전류 합성기(70)의 TT사이리스터(86) 및 SI스위치(88)와 동일한 기능을 이행한다.
[동작 원리]
변환기(22,100,200,300)의 동작 원리는, 또한 합성기(70)의 세부사항을 보여주고 있는 제 1 도의 변환기(22)의 동작을 토론함으로써 예시될 것이다. 상기 변환기(22)는 3 상 AC 공급원(24)에 연결된 A1,A2및 A3로 부여된 입력 단자, 및 3 상 부하(25)에 연결된 B1,B2및 B3로 부여된 출력 단자를 지닌다고 가정하기로 한다. 상기 부하(25)는, 저항기, 인덕터나 캐패시터, 또는 그들의 조합과 같은 수동형 부하일 수 있다. 변형적으로는, 상기 부하(25)는 전기 기기일 수 있는데, 이는 전기 기기의 역 emf(electromagnetic force;전자기력)에 기인하는 전압으로 출력단자(B1, B2, B3)를 종속시킨다. 제 1 도 내지 제 3 도의 양방향성 실시예 출력 단자(B1, B2, B3)로 부터 입력 단자(A1, A2, A3)로의 전력 유동을 지닌다는 것은 당업자에게는 자명한 것이다. 공급원으로부터 부하로의 전력 이동의 여러 제어 실시 태양은 하기에 예시되어 있다.
예를 들면, 폐 전류 경로는, 에너지가 공급원(24)및 부하(25)사이로 교환되는 경우에 제 1 도에서는 검은 실선으로 도시되어 있다. 이러한 폐 전류 경로에 있는 전류는 입력 스위치 조립체(40)의 사이리스터(TA11,TA32)를 통해, 그리고 출력 스위치 조립체(50)의 사이리스터(TB31,TB12)를 통해 흐른다. LB버퍼 인덕터(95)는 또한 이러한 전류 경로의 일부이며, 종래의 DC 링크 변환기 내의 버퍼 캐패시터와 동일한 기능을 제공한다.
A. 링크 전류 펄스의 발생 ; USGL 제어기
제 6 도를 참조하면, 변환기(22,100,200,300) 각각은 제 1 및 제 2 의 부 제어기 단을 포함하는 제어기(398)를 제공한다. 상기 제어기(398)의 제 1 단은 주 사이리스터 선택 논리(Main Thyristor Selection Logic: "MTSL")를 포함하며, 제 2 단은 단일극성의 직렬 공진 변환기 스위치 게이트 논리(Unipolar Series Resonant Converter Switch Gate Logic: "USGL") 제어기(500)를 포함한다. 제 6 도는 MTSL 제어기(400)의 구조, 일반적인 동작 원리를 예시한 것이며 USGL 제어기(500)에 의해 결정되는 스위칭 스케쥴에 영향을 받는 변환기의 동작을 예시한 후에 이하 상세하게 설명될 것이다.
USGL 제어기(500)는, 고유 정류에 의해 턴오프되는 사이리스터의 턴오프를 제외하고는, 제 7 도에 도시된 타이밍 논리에 따라 모든 변환기 스위치(입/출력 스위치 조립체(40,50,240)의 TA및 TB사이리스터(41-46, 51-56, 및 241-244); TR및 TT사이리스터(80,86); 및 SI및 SB스위치(88,90)에 게이트 신호, 종합적으로는 신호(502)를 제공한다. 또한, 이들 스위칭 신호의 타이밍은 제 8 도 내지 제 16 도를 참조하여 하기에 설명되어 있다. USGL 제어기(500)는 상업적으로 입수가능한 아날로그 및/또는 디지탈 논리 구성요소 또는 당업자에게 공지된 그들의 구조적 등가물로 구현될 수 있다.
USGL 제어기(500)는,
1. SI스위치(88)를 턴온시킴으로써 링크 전류 펄스(iR)를 개시하기 위한 타이밍, 및
2. 링크 전류(iR)에 대한 전류 경로를 결정하는 입/출력 스위치 조립체(40,50,240)의 TA및 TB사이리스터 중 어느 하나의 선택과 같은 결정이 내려진 경우에 모든 변환기 스위치에 게이트 신호(502)를 제공한다.
다시 제 7 도를 참조하면, 링크 전류 펄스를 발생시키는 프로세스가 예시되어 있다. 링크 전류(iR)는 LR공진 인덕터(62)를 통해 흐르는 전류로서 정의되어 있다. 바람직한 링크 전류(iR)는, 각각의 펄스가 제로 전류 세그먼트 및 비-제로 전류 세그먼트를 지니는 단일극성의 펄스열을 포함한다. 바람직하게는, 제로 및 비-제로 전류 세그먼트는, 제로 전류 스위칭 및/또는 제로 전압 스위칭 중 어느 하나를 통한 최소의 스위칭 손실을 가정하는 지속기간에서 제어될 수 있다.
바람직하게는, 링크 전류 펄스는 정규적일 뿐만 아니라 비정규적인 공급원 및 부하 동작 상태 하에서 안정된 방식으로 발생된다. 여기서, 안정성은, 연속적인 링크 전류 펄스가 이들 링크 요소(즉, 공진 회로(60), 합성기(70)의 LT및 LI인덕터, LB버퍼 인덕터(95))를 통해 흐르는 경우 링크 요소에 저장된 에너지가 축적 또는 붕괴로부터 방지된다는 것을 의미한다. 특히, CR공진 캐패시터(64) 양단의 전압은 이와 같이 저장된 에너지의 측정값이므로, 각각의 펄스 사이클의 완료시 과도 또는 붕괴 상태가 되지 않게 하는 것이 바람직하다.
주어진 구현예의 경우, 링크 전류 펄스의 주기는 변환기(22)의 입/출력에서의 전압 및 전류 파형의 주기보다 상당히 작을 수 있다. 그러므로, 전체 펄스 사이클의 주기동안,
1. 공급원(24,25)에서의 라인 - 라인 전압은, CR공진 캐패시터(64)와 비교하여 CA및 CB필터 캐패시터(30-38)가 비교적 크기 때문에 일정하다.
2. LB버퍼 인덕터(95)에서의 전류(iLB)는, LR공진 인덕터(62)와 비교하여 인덕터(95)가 비교적 크기 때문에 일정하다.
라고 가정하기로 한다. 이들 가정은 변환기(22)의 적절한 동작에 대한 요건이 아니라, 당업자에게 자명한 확실한 세부사항을 갖는 설명을 애매하게 하지 않고서도 편리한 방식으로 본 발명의 원리를 설명하기 위해서만 도입된 것이다.
링크 전류(iR)는 링크 구동전압(VLD)에 의해 구동된다. 링크 구동전압(VLD)은, 링크 전류(iR)가 흐르는 것을 허용하도록 스위치 조립체(40,50)의 선택된 사이리스터가 턴온되는 경우에만 제로가 아니다. 링크 구동전압(VLD)은,
1. 공급원(24) 및 부하(25)에서의 라인 - 라인 전압, 및
2. 링크 전류(iR)를 전송하도록 선택되는 입/출력 스위치 조립체(40,50)의 사이리스터에 의해 결정된다. 사이리스터(41-46,51-56)를 점화시키는 경우, 링크 전류(iR)에 대한 구동 전압(VLD)은,
VLD= VA- VB
와 같은 전압차이다. 지금부터, 링크 전류(iR)가 제 1 도의 TA11,TA32,TB31및 TB2사이리스터(41,46,53,54)를 통해 검은 실선으로 나타낸 경로에서 흐른다고 생각해 보기로 한다. 입/출력 스위치 조립체의 사이리스터가 링크 전류(iR)를 전송하도록 선택되기 때문에, 입력 버스 전압(VA)및 출력 버스 전압(VB)은,
VA= BA1- VA3
VB= VB3- VB1
인데, 이 경우에 VA1- VA3및 VB1- VB3는 각각 공급원(24) 및 부하(25) 각각에서의 라인 - 라인 전압이다.
링크 구동 전압(VLD)이 펄스와 펄스사이에서 변화하지만, 양(+) 및 음(-)값을 가정하면, 공급원(24) 및 부하(25)의 라인 - 라인 전압이 제한되기 때문에 그의 최대값이 제한된다. 공급원(24)및 부하(25)의 라인 - 라인 전압은,
1. 변환기가 어떤 전압 패턴으로 가해지거나,
2. 하기에 기술될 어떤 기준 신호 세트의 패턴이 스위치 조립체(40,50)를 이루는 사이리스터의 제어 다음에 오기 때문에, 제한된다. 전압(VA, VB)이 일정한 것(반드시 필요치 않음)으로 가정되어 있기 때문에, 링크 구동 전압(VLD)은 또한 링크 전류 펄스의 제로 전류 세그먼트 동안 가정될 수 있다.
제 7 도는 사용된 여러 스위치의 게이트 신호용 타이밍 논리뿐만 아니라, 제 1 도에 도시된 변환기(22)의 동작시 선택된 양의 2 개의 전체 사이클의 파장을 도시한 것이다. 링크 구동 전압(VLD)은 제 1 펄스에 대하여 양(+)이며 제 2 펄스에 대하여 음(-)이다. 링크 전류 펄스(iR)의 각각의 전체 사이클은,
1. 링크 전류(iR)가 제로인 제로 전류 세그먼트(Z)에 대한 Z-모드
2. 링크 전류가 공진 발진을 통해 개시되는 개시 전류 세그먼트(I)에 대한 I-모드
3. 공진 회로 발진이 불활성 상태인 동안 링크 전류 펄스가 LB버퍼 인덕터(95)를 통해 버퍼 인덕터 전류(iLB)로 클램핑되는 평탄한 비-제로 전류 세그먼트(F)에 대한 F-모드
4. 링크 전류 펄스가 공진 발진에 의해 제로로 복귀되는 종단 전류 세그먼트(T)에 대한 T-모드로서 언급되는 4가지 기본 동작 모드를 지닌다.
제 7 도에 있어서, 링크 전류 펄스(iR)의 파형은 이러한 4 가지 동작 모드를 나타낸다. 제로 전류 세그먼트(Z) 및 비-제로 전류 세그먼트(I+F+T)의 지속기간 모두는 지속기간 중에 독립적으로 제어될 수 있다.
제 7 도는 또한, 각각의 스위치에 대한 게이트 신호 타이밍을 예시하도록 변환기(22)의 각각의 스위치를 턴온 및 턴오프 시키기 위한 예정표를 도시한 것이다. 스위칭 시간은 각각의 스위치 명칭에 인접한 화살표로 제 7 도에 표시되어 있다. 단일의 윗 첨자 별표는, 스위치가 턴온시키기 보다는 오히려 턴오프시키려는 제어 신호를 수신한 경우를 나타낸다. 사이리스터 턴오프는, 제 7 도에서 2 중 윗첨자 별표로 나타나있는 바와 같이, 전류가 사이리스터의 각각을 통해 제로로 복귀함에 따라 고유 정류에 의해 생긴다. 모든 스위칭은, 제 7 도에 도시되어 있는 바와 같이, '제로 전류 스위칭(ZCS)"으로서 정의된 실질적으로 제로 스위치 전류 또는 "제로 전압 스위칭(ZVS)"으로서 정의된 실질적으로 제로 스위치 전압에서 생긴다.
제 7 도는 사이리스터를 통해 흐르는 전류를 도시한 것이다. 즉, TR사이리스터(80)는 전류(iTR)를 전송하며, TT사이리스터(86)는 전류(iTT)를 전송하고, 입/출력 스위치 조립체(40,50)의 사이리스터는 링크 전류(iR)를 전송한다. 주어진 시간에 도통하는 스위치 조립체(40,50)의 특정의 TA및 TB사이리스터는, 하기에서 심도 있게 토론되는, 공급원(24)으로부터 부하(25)로의 전력을 이동시키는 데 사용되는 특정의 제어 방법에 의존한다.
B. Z - 모드 동작
Z - 동작 모드는 제 8 도에 도시된 안정 ZS- 모드, 및 제 9 도에 도시된 전이 Zt- 모드로 나뉘어 진다. 안정 ZS- 모드는, 이전의 펄스동안 흐르는 링크 전류(iR)가 제로로 복귀한 경우에 생기고, TA또는 TB사이리스터 스위치 조립체(40 또는 50)중 어느 것도 도통하지 않는다. 전이 Zt- 모드에 있어서, 비-제로 전류 세그먼트의 개시를 준비하도록 동작이 착수된다. ZS- 모드시 모든 스위치의 상태가 제 7 도에서의 시간(to)에 도시되어 있다. 즉, TA, TB, TT사이리스터 및 SI스위치는 점화되지 않았지만(윗첨자로 나타나 있음), SB스위치 및 TR사이리스터는 턴온 되었다.
제 8 도를 참조하면, ZS- 모드시, SI스위치(88)가 개방 상태이고, LB버퍼 인덕터(95)를 통한 전류(iLB)는 LI인덕터(92), DB다이오드(94)및 SB스위치(90)를 통해 "자유자재로 동작" 한다. 이러한 조건하에서 CR공진 캐패시터(64)는, CR캐패시터(64)양단의 일정하고 양(+)인 VCR전압을 남겨둔 채, 어떠한 전류도 전송하지 않는다. LR, LI및 CR에 대하여 임의의 값을 선택함으로써, VCR전압은 링크 구동 전압(VLD)의 최대값 보다 클 수 있다.
제 9 도를 참조하면, Zt- 모드는, SI개시 스위치(99)를 턴온시킴으로써 시간(t1)에서 개시한다. 시간(t1)의 선택은 제로 전류 세그먼트(Z)의 지속기간을 제어한다. SI스위치(88)가 t1에서 턴온됨에 따라, 양(+)의 공진 캐패시터 전압(VCR)은, CR및 LI공진 회로의 공진 발진이 전류(iTR)를 TR사이리스터(80)를 통해 흐르기 시작하게 하기 때문에 감소된다. 전류(iTR)는, DB다이오드(94) 및 LI인덕터(92)를 통한 전류(iDB)가 감소하지만 비교적 큰 LB버퍼 인덕터(95)를 통한 전류(iLB)가 실제로 일정하기 때문에 순간(t1)에서 증가한다. 따라서, 순간(t1)에서, 전류(iDB), 전류(iTR) 및 공진 캐패시터 전압(VCR)의 작용은 CR및 LI에 의해 형성된 회로의 공진 발진에 영향을 받으므로, 이러한 작용다음에,
iDB= iLB- VCR(ZS)sin [wI,R(t - t1)]/ZI,R
iTR= iLB- iDB
VCR= VCR(ZS)cos [wI,R(t - t1)]
식중, WI,R=(LICR)-1/2
ZI,R=(LI/CR)+1/2
VCR(ZS)= ZS- 모드시 공진 캐패시터 전압
에 의해 제공된 패턴이 온다.
변환기(22)는, 링크 전류 요소가 영향을 받을 수 있는 최대 링크 구동 전압(VLD,max)보다 공진 캐패시터 전압(VCR)이 작게 되기 전에 전류(iDB)가 제로로 복귀하도록 설계될 수 있다는 것이 자명하다. 바람직하다면, 이러한 조건은,
ZR,I< [ VCR,min(ZS)sin(α)/iLB
식중, α = arccos [ VLD,max/VCR,min(ZS)]
에 따른 특성 임피던스(ZI,R)를 기초로 한 설계 제한으로서 이들 관계로 부터 유도될 수 있다.
따라서, 시간(t1)에서 TR사이리스터(80)를 통한 전류(iTR)는, DB다이오드(94)를 통한 전류(iDB)가 감소함에 따라 증가한다.
시간(t2)에서, 전류(iDB)는 제로로 복귀하며, 전류(iTR)는 버퍼 전류(iLB)의 값으로 클램핑된다. 시간(t2)에서, 전압(VCR)은 여전히 양(+)이여서, DB다이오드(94)는 역바이어스되고 SB스위치(90)는 이상 조건하에서, 즉 제로 전류(ZCS)및 제로 전압(ZVS)에서 턴오프 될 수 있다. 더우기, 시간(t3)에서의 스위치 조립체(40,50)의 선택된 사이리스터(TA, TB)의 턴온은 이들 사이리스터를 도통시키게 하는데, 그 이유는, 전압(VCR)이 링크 구동 전압(VLD)보다 작게 될때까지 링크 전류가 흐르지 않게 되기 때문이다.
C. I - 모드 동작
제 7 도 및 제 11 도를 참조하면, 시간(t4)에서, 링크 전류(iR)는, TA및 TB사이리스터 양단의 전압이 실질적으로 제로인 경우(ZVS) TA및 TB사이리스터를 통해 흐르기 시작한다. 입/출력 스위치 조립체의 이러한 유리한 제로 전압 스위칭은, AC 링크 전류 펄스를 사용하는 종래의 직렬 공진 변환기로서 가능하지 않은 특징을 갖는 공진 캐패시터 전압(VCR)의 제어된 감소로부터 생긴다.
시간(t4)후, 링크 전류(iR)는 증가하고 전압(VCR)은 감소하는데, 이는 개시 또는 I - 모드로서 정의된다. I - 모드 동안, 제 11 도에 도시되어 있는 바와 같이, 공진 발진은 CR및 LR회로(60)에 기인하여 생기며, 변환기 작용은,
LR(diR/dt)= VLD- VCR
CR(dvCR/dt)= -iTR
식중, iTR= iLB- iR
과 같은 등식에 의해 설명될 수 있다.
전류(iR)가 증가함에 따라, iTR사이리스터 전류는 제로에 도달할 때까지 감소하고(상기 3 번째 등식), I - 모드 동작의 종료까지, 즉 시간(t5)에서 제로로 남아 있다.
D. F - 모드 동작
다시 제 7 도를 참조하면, 시간(t5)에서, TR사이리스터(80)는, 사이리스터 전류(iTR)가 제로로 복귀함에 따라 고유 정류에 의해 턴오프된다. 또한 시간(t5)에서, 링크 전류(iR)는, F - 모드 동작을 개시하도록 버퍼 전류(iLB)의 값으로 클램핑된다. Z - 모드와 마찬가지로, F - 모드는, 제 12 도에 도시된 Fs 안정 모드, 및 제 13 도는 내지 제 15 도에 도시된 Ft전이 모드와 같은 2 가지 연속 모드 동작을 포함한다.
제 12 도를 참조하면, Fs 안정 모드는, 링크 전류 펄스(iR)가 버퍼 인덕터 전류(iLB)로 클램핑되는 경우 시간(t5)에서 개시한다. 또한 시간(t5)에서, 전압(VCR)은 감소하기를 멈추어서, 전체 Fs 안정 모드 동안 일정값을 유지한다. VCR의 일정값은, 전류(iTR)가 순간(t5)에서 제로로 복귀했기 때문에 유지된다. Fs - 모드 동안 공진 캐패시터 전압(VRC)의 값은,
VCR(Fs)= VLD- ZR,RiR,max
식중, ZR,R=(LR/CR)+1/2
iR,max= iLB로 클램핑되는 최대 링크 전류
로 제공된다.
ZR,R은, 링크 전류(iR)를 I - 모드 동안 공진 발진을 통해 증가하게 하는 LR및 CR공진 회로(60)의 특성 임피던스이다.
Fs - 모드 동안, 공진 캐패시터 전압(VCR)은, 다가오는 T - 모드 동안 제로 전압 스위칭에 대해 링크 전류(iR)를 제로에 이르게 하도록, 양(+)이 아니여야 한다. VCR(Fs)에 대한 상기 표기식은, 이러한 조건이,
ZR,R> VLD,max/iLB
와 같은 ZR,R을 선택함으로써 보장될 수 있다는 것을 보여주는 데, 상기 식중, iR,max는 iLB와 동일한 데, 그 이유는 Fs 안정 모드 동안 버퍼 전류(iLB)로 클램핑되기 때문이다.
3 가지 항목은 이러한 점에서 논평을 필요로 한다. 첫번째로, 공진 캐패시터 전압(VCR)이 시간(to)에서 개시하는 양(+)의 값으로부터 감소하는 경우, 상기 공진 캐패시터 전압(VCR)은 시간(t5), Fs - 모드의 개시에서 최소값에 이른다. 전체 Fs - 모드 동안, VCR전압은, 시간(t6)에서의 Fs - 모드의 종료시 이러한 최소값에서 유지된다. VCR(Fs)에 대하여 이전에 제공된 표기식은, 전체 펄스 사이클 동안 공진 캐패시터 전압(VCR)의 최소값이며,
1. 최대 링크 전류가 버퍼 인덕터 전류(iLB)에 의해 한정되며,
2. 공급원(24) 및 부하(25)의 라인 - 라인 전압이 한정되기 때문에 링크 구동 전압(VLD)이 최대 입력 또는 출력 라인 - 라인 전압에 한정되기 때문에 한정된다.
두번째 논평으로서, 공진 회로(60)의 공진 발진은, 링크 전류(iR)가 버퍼 전류(iLB)로 클램핑되고 공진 캐패시터 전압(VCR)이 일정하기 때문에 시간(t5)에서 불활성화된다. 회로(60)를 통한 공진 발진의 불활성은 TR사이리스터(80)의 턴오프에 의해 야기된다. 링크 전류(iR)가 변환기(22)를 통해 흐르는 경우(제 1 도 및 제 11 도에서 검은 실선), 공급원(24)으로부터 부하(25)로의 전력은, 이전의 변환기에서 사용될 수 없는 특징인, 공진 회로(60)의 공진 발진이 불활성 상태인 동안에 발생한다. 이러한 전력 유동시, 링크 전류 합성기(70)의 대부분 요소는 전류를 전송하지 않는다. 실제로, 단지 SI개시 스위치만이 전체 부하 전류에 대해 규격이 정해져야 하며, 이는 상당한 비용 절감을 제공한다.
세번째 논평으로서, Ft- 모드는 어느 한 순간에 개시될 수 있어서, F - 모드의 지속기간, 결과적으로는 비-제로 전류 세그먼트의 지속기간은 제어될 수 있다.
시간(t6)에서, Ft- 모드는 개시한다. 링크 전류(iR)의 유동을 정지시키기 위해, 공진 회로(60)는 재활성화 된다. 링크 전류(iR)는, CR공진 캐패시터(64), DT다이오드(82), 및 SB스위치(90)를 통해 흐르도록 우회된다.
제 13 도를 참조하면, 이러한 우회 프로세스의 제 1 단계 동안, TT사이리스터(86)는 어느 바람직한 시간(t6)에서 점화된다. TT사이리스터(86)의 점화는 CR및 LT공진 회로를 활성화 시킨다. CR및 LT공진 발진은, 이러한 우회 프로세스의 제 2 단계(제 14 도 - 제 15 도)의 개시, 즉 SB스위치(90)의 제로 전압 스위칭 다음에 SI스위치의 턴오프(제 7 도에서 별표로 표시되어 있음)의 개시를 위해, 시간(t7)에서 제로에 이를 때까지 음(-)의 공진 캐패시터 전압(VCR)을 구동시킨다. 2 가지 스위칭 모두는 제로 전압(ZVS)에서 생긴다.
시간(t6, t7)사이에서, LT및 CR공진 회로의 공진 발진은 변환기(22)의 다른 부분에서의 전류 또는 전압에 전혀 영향을 받지 않는다. LT및 CR공진 회로의 분리는 TR저지 사이리스터(80) 및 SB저지 스위치(90)에 의해 달성된다. 그러므로, 시간(t6, t7)사이의 간격동안의 공질 발진은,
VCR= LT(diTT/dt)
CR(dvCR/dt)= iCR= iTT
와 같은 등식을 만족시킨다. 결과적으로, Lt인덕터(84)를 통한 전류의 최대값은,
iTT,max= VCR,max(Fs)/ZT,R
ZT,R=(LT/CR)+1/2
에 의해 제공되며, 상기 식중 ZT,R은 LT및 CR공진 회로의 특성 임피던스이다.
링크 요소 인덕터 및 스위치 중 어느 하나를 통한 전류가 버퍼 전류(iLB) 및 ZT,R특성 임피던스를 초과하지 않게 함에 있어서는,
ZT,R> VCR,max(Fs)/iLB
라는 관계를 만족시켜야 한다. 앞서 제공된 바 있는 VCR(Fs)를 상기 표기식에 대입시킴으로써, 이러한 관계는,
ZT,R> ZR,R+ VLD,max/iLB
와 같은 ZT,R및 ZR,R사이의 관계를 만들어 낸다. SI스위치(88)가 개방(현재의 상업용 IGBT의 경우 1 μsec 정도)되기 전에 폐쇄하는데 충분한 시간을 SB스위치(90)에 제공하기 위하여, VCR의 변화 비율은 LT인덕터(84)에 대해 높은 인덕턴스를 선택함으로써 조절될 수 있다. t6및 t7사이의 시간 간격은, 이러한 시간 간격에 대해 정확한 공식을 제공하기 위하여 상기의 공진 발진 등식으로부터 유도될 수 있다. 즉
T(t6, t7)= [ π(LTCR)+1/2]/2
시간(t7)에서, SB스위치(90)는 폐쇄되고, 공진 캐패시터 전압(VCR)은 제로이며 SI스위치(88)가 개방될 때까지 제로 상태로 유지한다. 제 14 도를 참조하면, SB및 SI스위치의 활성화 사이에서, VCR전압은 제로 상태로 유지하는데, 그 이유는 전류가 LT인덕터(84), SI스위치(88) 및 SB스위치(90)의 역 병렬 다이오드를 통해 흐르기 때문이다. SB및 SI스위치의 활성화 사이에서, SI스위치(88)는, 스위치(SI)가 확고하게 개방될 때까지 링크 전류(iR) 및 LT인덕터 전류(iTT)모두를 전송한다.
따라서, SI스위치(88)는 최대 링크 전류(iR) 및 최대 LT인덕터 전류(iTT)의 합과 동등한 첨두 전류에 대해 규격이 정해진다. 그러나, 평균 전류는 링크 전류(iR)의 평균값의 것보다 무시할 정도로 높은데, 그 이유는 전류(iTT)가, 상업상 입수가능한 전력 스위치의 경우 1 μsec 정도로, 짧은 지속기간동안 스위치(SI)에 의해서만 전송되기 때문이다. 그러므로, SI스위치(88)가 추가 전류(iTT)를 전송하는 시간은, 20khz 의 변조 주파수에서의 동작용으로 설계된 변환기의 경우 60 μsec 정도인 링크 전류 사이클 주기에 비하여 극히 짧다.
비록 대부분 산업상 입수가능한 전력 스위치가 어느 지나친 정격에 대한 필요성 없이도 첨두 전류에 있어서의 그러한 증가를 완전히 견딜 수 있지만, 여러 접근 수단은 어느 문제라도 피할 수 있다. 예를 들면, SI스위치(88)는 SB및 SI스위치의 활성화사이에서 추가 전류(iTT)를 전송하는데 전용되는 2 개의 병렬 스위치(도시되지 않음)로 대체될 수 있다. 이러한 전용 스위치는 시간(t6, t7)사이에서 턴온, 그리고 시간(t7)에서 턴오프될수 있다. 그러한 전용 스위치의 평균 전류 정격은 극히 작으며, 턴오프 및 턴온 모두는, 시간(t1)에서 도통하기 시작하는 경우 제로 전압에서 있게된다.
제 15 도에 도시되어 있는 바와 같이, 시간(t7)에서 스위치(SI)의 개방이 제공된 다음에, 링크 전류(iR)는 CR공진 캐패시터(64)를 통해 흐르도록 우회된다. 공진 캐패시터 전압(VCR) 및 링크 전류(iR) 모두는, TT사이리스터(86)에 의해 활성화되는 CR및 LT공진 회로, 및 CR, LR및 LI공진 회로와 같은 2 개의 공진 회로로부터의 공진 발진에 영향을 받는다. 시간(t7) 후에, 공진 캐패시터 전류(iCR)는 결과적으로
iCR= iR+ iTT
가 된다. 전류(iR, iTT)모두, 결과적으로는 전류(iCR)는 양(+)의 값만을 가정할 수 있는데, 그 이유는 그들이 단일 방향성 사이리스터, 즉 입/출력 사이리스터(TA, TB) 및 TT사이리스터(86)에 의해 전송되기 때문이다. 결과적으로, 공진 캐패시터 전압(VCR)은 훨씬 더 증가한다. 전압(VCR)이 링크 구동 전압(VLD)보다 높게 됨에 따라, 링크 전류(iR)는,
(LR+ LI)(diR/dt)= VLD- VCR
로 표기되는 바와같이, CR, LR및 LI공진 회로의 결과에 기인하여 감소한다.
E. T - 모드 동작
제 7 도를 참조하면, 시간(t8)에서, T - 모드는, 공진 캐패시터 전압(VCR)이 링크 구동 전압(VLD)을 초과함에 기인하여, 링크 전류(iR)가 자체 붕괴를 개시함에 따라 개시한다. 시간(t9)에서, 입/출력 스위치 조립체(40,50)의 TA및 TB사이리스터는 고유 정류에 의해 턴오프 된다. T - 모드 동안, 링크 전류는, 제 16 도에서 실선으로 도시된 바와같이, LT인덕터(84)및 CR공진 캐패시터(64)에 의해 형성된 공진 회로의 공진 발진을 통해 점차 제로로 복귀한다. 또한, 전류(iTT)는 CR및 LT공진 회로의 발진 동안 제로로 복귀한다. 버퍼 인덕터 전류(iLB)는 SB스위치(90) 및 DB다이오드(94)를 통해 자유자재로 동작하도록 점차 수집된다.
시간(t10)에서, 공진 캐패시터 전압(VCR)은 증가를 정지하여 일정한 양(+)의 값을 유지한다. T - 모드가 종료한 시간(t10)에서, 펄스 사이클이 완료되었으며, 새로운 펄스 사이클이 새로운 ZS- 모드 동작을 개시하였다. 새로운 링크 전류 펼스를 발생시키기 위한 총체적인 프로세스는 단일 극성의 링크 전류 펄스의 열을 확립시키도록 반복될 수 있다.
F. 교번 GATT 또는 GTO 링크 전류 합성기의 동작
USGL 제어기(500)는 제 5 도에 도시된 합성기(270)의 GATT 또는 GTO 실시예를 작용시키도록 당업자에 의해 공지된 바와 같이 변경될 수 있다. TT및 TI사이리스터(286,288)는, GATT 또는 GTO 이든지 간에, 합성기(70)의 TT사이리스터(86) 및 SI스위치(88)에 대해 상기에 기술한 바와 같이 동작한다.
TI사이리스터(288)는, SI스위치(88)와 동일한 시간에서, 예를 들면 제 7 도에서의 t1및 t11에서 턴온된다. TI사이리스터(288)는, 그를 통해 흐르는 전류가 제로로 됨에 따라 고유 정류에 의해 턴오프된다. GTO 가 사용되는 경우, USGL 제어기(500)는 t7에서 GTO TI사이리스터(288)에 턴오프 신호를 공급한다.
TT사이리스터(286)는, GATT 또는 GTO 이든지 간에, TT사이리스터(86)에 대해 상기에 기술한 바와같고 제 7 도에 도시된 바와같이 턴온 및 턴오프된다. DR저지 다이오드(280)는 전압 바이어스 다이오드(280)에 따른 보통의 다이오드로서 도통한다. 시간 간격(t0- t1, t9- t11)의 자유자재 동작 모드 동안, 전류는 LB버퍼 인덕터(95), DR다이오드(280), LI인덕터(292), 및 TT사이리스터(286)에 의해 형성된 루프를 통해 흐른다.
G. 단일 극성의 링크 전류 펄스
각각의 펄스의 ZS- 모드동안 공진 캐패시터 전압(VCR)의 일정하고 양(+)인 값은,
VCR(ZS)= ｜VLD｜+ kZRI,RiR,max
로 제공되며, 상기 식 중, ZRI,R= [(LR+ LI)/CR]+1/2
iR,max= iLB로 클램핑되는 최대 링크 전류
｜VLD｜= VLD의 절대값
0 < K < 1
ZRI,R은 링크 전류가 T - 모드 동안 제로로 복귀하게 하는 LR, LI및 CR공진 회로의 특성 임피던스이다. 항상 양(+)인 인자(K)는 최대값이 1 이며 다른 점에서는 Fs - 모드 동안 공진 캐패시터 전압(VCR)의 값 및 링크 구동 전압(VLD)의 함수이다. k는, VLD가 제로인 경우 최소값을 이룬다. 그러므로, ZS- 모드동안 공진 캐패시터 전압(VCR)이 링크 구동 전압(VLD)의 최대값이라는 것을 보장하게 한다. 실험에 의해 검증된 방해가 되는 분석은 ZR,R에 대해 선택된 값의 대략 1.3 - 1.8 배이도록 ZRI,R을 선택하는 것이 필요하다는 것을 나타낸다. ZR,R의 선택 요건은 앞서 제공되었다.
T - 모드는, 다른 모드동안 링크 전류(iR)를 전송하는 모든 스위치에서 전체 Z - 모드동안 확실한 역 바이어스 전압을 남겨둔다. 사용가능한 전체 역 바이어스 전압은(VCR- VLD)와 동등하며 ZRI,R의 선택에 의해 어느 바람직한 값으로 설계될 수 있다.
비록 TR사이리스터(80)가 ZS- 모드를 개시하도록 SI스위치(88)의 턴온과 함께 점화될 수 있지만, T - 모드가 완료된 직후, 즉 링크 전류(iR)가 시간(t10)에서 제로로 복귀하였을때 TR을 점화시키는 것이 바람직스럽다. 이러한 동작은 TR의 제로 전압 스위칭을 용이하게 하는데, 그 이유는 스위치(SI)가 턴온되는 경우 TR이 도통하기 시작함에 따라 TR양단의 전압이 대략 제로이기 때문이다. 더우기, 총제적인 역 바이어스 전압은 입/출력 스위치 조립체(40,50)의 사이리스터에 의해 배타적으로 공유된다.
마지막으로, 링크 전류 합성기(70)의 비 소비성 요소는 낮은 rms(실효값) 전류를 전송하므로 적은 손실을 초래시킨다는 점에 유념하기 바란다. 이러한 이점은 F - 모드 동안, 공급원(24)으로부터 부하(25)로, 또는 부하(25)로 부터 공급원(24)으로의 전력의 이동은 LB버퍼 인덕터(95) 및 SI스위치(88)를 통한 전류 유동에 의해 달성된다. F - 모드 동안, LB인덕터(95)는 단지 DC 전류만을 전달하여서, LB인덕터는, 전적으로 공진(AC)발진을 통해 링크 전류 펄스를 발생시키는 선행 기술의 변환기에서 초래된 것과같은, AC 유도에 의한 표피 효과 손실에 영향을 받지 않는다.
H. 링크 전류 펄스의 안정성
변환기의 적절한 성능에 대한 필요 조건은 공급원(24)으로부터 부하(25)로 또는 부하(25)로 부터 공급원(24)으로의 전력을 이동시키는 링크 전류 펄스의 안정성이다. 상기에 기술한 바와 같이, 공진 캐패시터 전압(VCR)은 각각의 충분한 펄스 사이클에 대해 한정되는 양(+) 및 음(-)의 최대값을 이룬다. 링크 요소의 인덕터 중 어느 것에서의 최대 전류가 버퍼 인덕터 전류(iLB)를 초과하지 않기 때문에, 에너지 축적 및 붕괴는 변환기의 링크 요소내에서 방지된다. 따라서, 제 7 도에 도시된 바와 같은, 단일 극성의 링크 전류 펄스의 열의 발생에 의한 변환기(22)를 통한 전력 이동은 안정된 방식으로 도통된다.
I. 링크 전류 펄스의 첨두값
링크 전류 펄스의 첨두값이 버퍼 인덕터(LB)에 의해 진폭면에서 한정된다는 것이 자명하다. LB인덕터(95)의 인덕턴스 값은, 링크 전류의 전체 펄스 사이클의 의도된 지속 기간 보다 긴 지속 기간 동안 전류 작용을 일정하게 보장할 정도로 비교적 높다. LB인덕터(95)를 통한 iLB전류는, 링크 전류를 전송하도록 입/출력 스위치 조립체(40,50)의 TA및 TB사이리스터의 능력을 선택함으로써 제어된다. F - 모드 동안, 링크 전류(iR)는 버퍼 인덕터(LB)를 통해 흐르는 전류 진폭(iLB)으로 클램핑된다. LB인덕터(95)의 이러한 클램핑 작용은, 선행 기술의 직렬 공진 변환기에서와 같은 정현 파형이라기 보다는 오히려, 링크 전류 펄스(iR)에 정방향파에 가깝게 형성된 파형을 제공한다.
전체 부하 동작 조건에서의 충분한 전력이동에 대하여, 변환기(22)는, 전체 펄스 사이클 전반에 걸친 링크 전류 펄스(iR)의 평균값이 전체 부하 동작에 필요한 최대 부하 전류와 최소한 동등하도록 설계될 수 있다. 예를 들면, 변환기(22)가 io, max 의 최대 전체 부하 전류와 동등하게 규격이 정해진 입/출력 전압용으로 설계된 경우, 변환기(22)는 io, max의 최대 전체 부하 전류와 최소한 동등한 평균 링크 전류(iR, ave)를 수용하도록 설계될 수 있다. 따라서,
iR,ave = io,max
링크 전류 펄스(iR)가 근접 정현파이기 때문에, 변환기(22)가 규격이 정해져 있는 링크 전류 펄스 첨두값(iR,peak)은,
iR,peak = iR, ave/D = io,max/D
로 제공되며, 상기 식중 D는 완전 펄스 사이클에 대한 비-제로 전류 세그먼트(I,F,T - 모드)의 지속기간의 비율로 제공된 펄스의 듀티 사이클이다.
상업상 입수가능하며, 1200V 의 저지 정격 전압을 갖는 인버터 그레이드 사이리스터는 480V 의 라인 - 라인 정격 전압을 갖는 변환기(22)의 입/출력 스위치 조립체(40,5)용으로 사용될 수 있다. 그러한 사이리스터는 대략 14μsec의 제로 세그먼트 지속기간에 해당하는 턴오프 시간을 제공한다. 따라서, 본 발명에 따라 구성된 변환기(22)는 대략 0.77 의 듀티 사이클(D)에 대해 16kHz 의 변조 주파수를 지닐 수 있다. 상기에 제공된 관계로부터, 링크 전류 첨두값(iR,peak)은 전체 부하 동작에 대하여 대략 1.3 배의 최대 전류이다.
선행 기술의 변환기의 경우, 이러한 인자는 변환기(22)의 경우 1.3 의 값보다 훨씬 높은 3-9 정도이다. 따라서, 선행 기술의 변환기의 전류 전달 구성요소는, I2R 가열 손실에 기인하는 운영 비용 및 개시 구성 요소 비용에 관하여 그들 비용을 증가시키는 훨씬 높은 정격 전류를 지녀야 한다.
선핸 기술의 직렬 공진 변환기는 근접 정현 링크 전류 펄스를 발생시켜서 상기 펄스의 전체 비-제로 전류 세그먼트가 공진 발진을 통해 합성된다. 이는, 링크 전류, 결과적으로는 선행 기술의 변환기에 있어서 최대 전체 부하 전류의 첨두값 및 평균값 사이의 관계가
iR, peak =(π/2)(iR,ave)=(π/2D)[ io,max ]
로 나타나게 한다. 결과적으로, 동일한 듀티 사이클(D)의 경우조차, 선행 기술의 변환기의 필요한 링크 전류 첨두값은 변환기(22)의 링크 전류 첨두값보다 π/2 의 인자정도 크다. 실질적인 설계 태양이 고려되는 경우, 이러한 인자는, 제로 전류 세그먼트의 지속기간이 증가되어야 하기 때문에 π/2 보다 크며, 이는 결과적으로 듀티 사이클(D)의 감소를 야기시킨다. 선행 기술에 있어서의 이러한 듀티 사이클 감소는, 단지 변조 주파수가 펄스 사이클의 지속기간을 증가시킴으로써 희생되는 경우에만 방지될 수 있다.
J. 선택적인 가포화 인덕터
선행 기술의 변환기의 실제 설계에 있어서, 입/출력 스위치 조립체의 각각의 사이리스터는, 이들 사이리스터 양단의 순 방향 저지 전압의 시간 변화 비율을 제한함으로써 상기 사이리스터의 예정되지 않은 턴온을 방지하도록 스너버(snubber) 요소(도시되지 않음)를 포함한다. 이들 스너버 요소는 상기 사이리스터와 직렬 관계를 이루는 가포화 인덕터, 및 상기 사이리스터와 병렬로 연결된 저항기 및 소형 캐패시터의 직렬 결합을 대개 포함한다.
양 방향성 스위치를 형성하도록 역 병렬 사이리스터 쌍을 사용하는 종래의 직렬 공진 변환기에 있어서, 각각의 그러한 사이리스터 쌍은 가포화 인덕터를 구비하여야 한다. 본 발명의 예시된 실시예에 있어서, 단지 단일 방향성 스위치, 즉 하나의 단일 방향성 스위치를 위한 단일의 사이리스터가 스위치 조립체(40,50)에 사용되고 있다. 따라서, LR공진 인덕터(62)는 스위치 조립체(40,50)를 이루는 TA및 TB사이리스터의 순방향 저지 스위치의 시간 변화 비율을 유리하게 감소시킨다.
더우기, 어떤 용도가 훨씬 높은 시간 감소 비율을 요구하는 경우, 단일의 LRS가포화 인덕터(299)는, 선행 기술의 변환기(제 5 도 참조)에서와 같이, 스위치 조립체의 각각의 사이리스터와 직렬 관계를 이루는 가포화 인덕터라기 보다는 오히려, LR공진 인덕터(62)와 직렬로 배치될 수 있다.
변형적으로, 제 1 도의 변환기(22)에 있어서, 이러한 LRS가포화 인덕터(399)는 노드(75) 및 도체(66)(제 20 도 참조) 사이에 연결될 수 있다. 변환기(22)를 이루는 가포화 인덕터에 대한 또 다른 가포화 위치는, TR사이리스터(80)의 애노드 및 노드 도체(66) 사이에 연결된 LRS인덕터(399')로서 제 20 도에 대시선으로 도시되어 있다. 그러한 기포화 인덕터(299,399 또는 399')는 SI스위치(88)의 턴온 손실을 유리하게 감소시킨다. 또한, 가포화 인덕터(399')는 TR사이리스터(80)의 역 복귀 전류를 감소시킨다.
제 7 도를 참조하면, SI스위치(88)는 t1, t11에서 턴온되어, CR공진 캐패시터(64)및 LI인덕터(92)에 의해 형성된 공진 회로를 활성화시키는 Zt- 모드를 개시한다. 상기 도체(66) 및 노드(75) 사이 또는 도체(66) 및 TR사이리스터(80)의 애노드사이에 가포화 인덕터(도시되지 않음)를 삽입시키는 것은 이러한 CR/LI공진 회로에 부가적인 인덕턴스를 제공한다. 그러한 부가적인 인덕턴스는, SI스위치(88)가 턴온되는 때 SI 스위치(88)를 통한 전류의 변화 비율을 감소시킨다.
입/출력 스위치 조립체(40,50)는 단일 방향성 스위치로서 사이리스터(TA, TB)를 유리하게 사용한다. 사이리스터(TA, TB)의 예정되지 않은 턴온을 방지하기 위하여, 캐소드 전압에 대한 재 인가된 애노드의 변화 비율("재인가된 dv/dt 턴온 현상" 으로서 당업자에게 공지되어 있음)은, 예를들면 제 5 도에 도시된 바와같이, LR공진 인덕터(62)와 직렬로 LRS선택적인 가포화 인덕터(199)를 삽입시킴으로써 과도한 값에 이르는 것으로 부터 방지된다. 선택적으로, LRS인덕터(199)는 또한 제 1 도 내지 제 4 도의 변환기(22,100,200,300)에 포함될 수 있다.
이와는 대조적으로, 선행 기술의 변환기는, 구성 요소 비용을 부가적으로 증가시키는, 역 병렬 연결 사이리스터 쌍에 의해 형성된 양 방향성 스위치를 갖는 입/출력 스위치 조립체를 필요로 한다. 이들 선행 기술의 변환기는 각각의 양 방향성 스위치와 직렬로 삽입되는 가포화 리액터를 필요로 하여서, 12 개 정도의 가포화 인덕터가 3 상 AC - AC 변환기에 필요하다. 링크 전류를 전송하지 않는 사이리스터 상에서 전압 점프를 방지하기 위하여는 보다 높은 저지 정격 전압을 갖는 사이리스터를 사용하는 것을 필요로 하는데, 이는 바람직스럽지 않은 보다 높은 턴오프 시간을 항상 갖는다. 결과적으로, 링크 전류의 제로 전류 세그먼트의 지속기간은 선행 기술의 변환기에서 증가될 필요성이 있다.
변형적으로, 선행 기술의 변환기는, 공진 인덕터의 인덕턴스에 비하여 낮은 인덕턴스를 갖는 12 개의 인덕터를 사용함으로써 비도통 사이리스터 상에서 전압 점프를 방지한다. 그러나, 이들의 낮은 인덕턴스 값은 보다 높은 재인가 dv/dt 값에 노출되는 사이리스터를 필요로 하는데, 이는 강제로 제로 전류 세그먼트 지속 기간이 사이리스터 제조업자에 의해 특정화된 턴오프 시간이상으로 증가되게 한다. 예시된 변환기(22,100,200,300)는 이들의 구속에 의해 한정되는 데, 그 이유는 선행기술의 변환기에서와 같이 입/출력 스위치 조립체를 이루는 역병렬 사이리스터 쌍을 사용할 필요성이 전혀 없기 때문이다.
제조업자에 의해 특정화된 턴오프 시간이상으로 제로 전류 세그먼트의 지속 기간을 증가시키는 것을 방지하기 위하여, 턴오프 될 TA및 TB사이리스터는, ZS- 모드(제 7 도 및 제 8 도)동안 공진 캐패시터 전압(VCR)에 대해 상기에 기술한 바와 같이 이러한 특정화된 턴오프 시간과 동등한 지속기간 동안의 확실한 역 바이어스 전압에 영향을 받는다. 이러한 특징은 선행 기술의 DC 링크 변환기를 사용할 경우 가능하지 않다.
[MTSL 제어기]
MTSL 제어기(400)는, 단일극성의 링크 전류 펄스(iR)에 의해 변환기를 통해 어느 만큼의 전력이 흐르는 지의 고려를 기초로 한 USGL 제어기(500)의 동작에 필요한 결정을 내린다. MTSL 제어기(400)는 상업상 입수가능한 아날로그 및/또는 디지탈 논리 구성요소 또는 당업자에게 공지된 그들의 구조적 등가물에 의해 구현될 수 있다. "주(main)" 라는 용어는, 링크 전류 합성기(70)의 TR및 TT사이리스터(80,86)라기 보다는 오히려, 입/출력 스위치 조립체(40,50,240)의 TA및 TB사이리스터(41-46, 51-56, 241-244)를 말한다.
하기의 기술 내용에 있어서, 주 TA및 TB사이리스터는 또한 제 1 도 및 제 2 도에 예시되어 있는 바와같이 사이리스터(TAmn, TBmn)(변수(m,n)는 아랫 첨자 부호(1,2 또는 3)와 동등함)로 나타나 있다. 전력 이동 요건에 따라, MTSL 제어기(400)는, 입/출력 스위치 조립체(40,50,240)의 어느 사이리스터가 링크 전류 펄스(iR)용 전류 경로를 형성할 지를 선택한다. 예시를 위하여, 제 1 도의 변환기(22)는 MTSL 제어기(400)의 동작을 설명하는 데 사용된다.
A. 오차 검출기
MTSL 제어기(400)의 첫번째 임무는 각각의 입/출력 노드(Am,Bm)에서의 입/출력 전압 파형의 오차 검출이다. MTSL 제어기(400)는, 특히
1. 바람직한 출력 파형을 나타내는 기준 신호에 따라 출력 전압 또는 출력 전류를 제어함으로써 형성하는 출력 파형, 및
2. 실질적으로 기준 값(iLB,REF)과 정합하도록 LB버퍼 인덕터(95)를 통해 iLB전류를 제어함으로써 비-제로 전류 세그먼트 동안 바람직한 첨두값으로의 링크 전류 펄스(iR)의 클램핑과 같은 2 가지 우선적인 기능을 달성하기 위한 오차 검출기(402)를 지닌다. 출력 파형 형성 기능은 제 17 도에 도시되어 있는 바와 같이, 오차 검출기(402)의 출력 전압 오차 검출 부분 또는 검출기(404)를 사용하여 달성될 수 있다. 링크 전류 펄스 기능의 클램핑은 제 18 도에 도시되어 있는 바와같이, 오차 검출기(402)의 입력 전압 오차 검출 부분 또는 검출기(406)를 사용하여 달성될 수 있다.
검출기(406)에서 도시된 입력 전압 오차 검출 수단으로부터 MTSL 제어기(400)가 부가적인 기능을 달성하도록 설계될 수 있다는 것이 자명하다. 예를 들면, MTSL 제어기(400)는 입력 역률 제어를 달성하도록 변환기 입력에서 형성하는 파형용으로 설계될 수 있다. MTSL 제어기(400)는 또한 입/출력 스위치 조립체(40,50)의 TA및 TB사이리스터 및 링크 요소의 제한된 정격 전압을 달성하도록 설계될 수 있다.
출력 파형 형성 및 iLB전류 제어와 같은 2 가지 기능 모두의 실현은 링크 전류 펄스(iR)를 제어함으로써 변환기(22)를 통한 전력 이동을 제어하기 위한 변조 프로세스를 포함한다. 상기에 언급한 바 있는, Power Electronics : Converters, Applications and Design 이라는 제목으로 Mohan, Undeland 및 Robbins에 의해 저술된 교본에서 토론된 바와 같이, 펄스 폭 변조, 펄스 주파수 변조, 펄스 영역 변조,및 적분 사이클 변조와 같은, 당업자에게 공지된 여러 변조 기술이 사용될 수 있다. 이들 변조 기술에 대한 개방 루프 및 폐쇄 루프 수단 모두가 가능하다. 폐쇄루프 수단에 있어서, 기준 신호에 대한 실제 출력 양(전압 또는 전류)의 오차는 검출된다. 변조 프로세스의 목적은 허용가능한 제한값 내에 있도록 이러한 오차를 최소화시키는 것이다.
이들 변조 기술 모두가 본 발명의 변환기에 사용될 수 있지만, 폐쇄 루프 펄스 영역(CL/PA)변조 기술이 바람직스럽다. CL/PA 변조 기술은 입/출력 스위치 조립체(40,50)사이에서 발생된 링크 전류 펄스의 유용성을 최대화시킨다. CL/PA 변조의 경우, 링크 전류 펄스의 제로 및 비-제로 세그먼트의 높이 및 지속기간은 제어될 수 있다. CL/PA 변조 프로세스를 사용함으로써, 변환기(22)는 전체 부하조건보다 적은 부하조건에서의 동작시조차 높은 효율을 유지하게 된다. 높은 효율은, 링크 전류 펄스의 높이 및/또는 주파수, 결과적으로는 스위칭 손실이, 부하(25)의 요구가 전체 부하 전력이하로 감소함에 따라, 감소될 수 있기 때문에 유지된다. 선행 기술의 공진 변환기에 있어서, 그러한 유용성은, 펄스의 제로 및 비-제로 세그먼트 모두의 높이 및 지속기간이 제어될 수 없기 때문에 가능하지 않다.
(1)출력 전압 파형 제어
MTSL 제어기(400)의 출력 전압 파형 형성 기능은 링크 전류 펄스의 영역, 즉 링크 전류 펄스의 시간 적분을 감지하는 간편한 방식을 사용하는 CL/PA 변조 기술로 달성된다. 링크 전류 펄스 영역은, 링크 전류(iR) 자체라기보다는 오히려, 라인 - 라인 출력 전압을 감지함으로써 결정된다. 라인 - 라인 출력전압은 펄스 영역의 측정값인 데, 그 이유는 출력 단자(B1, B2, B3)가 링크 전류(iR)의 고주파 성분을 짧게 하는 캐패시터 필터 뱅크(128)에 의해 종단되기 때문이다.
제 6 도 및 제 17 도를 참조하면, 오차 검출기(402)의 검출기(404)는 출력 감지기 조립체(98)의 전압 감지기 부분(410)으로부터 VBmn라인 - 라인 출력 전압 감지기 신호(408)를 수신한다. VBmn감지기 신호(408)는 출력 노드 또는 단자(Bm, Bn)에서의 출력 라인 사이의 실제 전압을 나타낸다. MTSL 제어기(400)는 출력 전압 및 전류(VBmn, iBn,REF)에 대한 기준을 각각 발생시키는 기준 신호 발생기(412)를 지닐 수 있다. 상기 신호 발생기(412)는 VBmn,REF출력 전압 파형 기준 신호(416)를 발생시키는 전압 기준 부분(414)을 지닌다. VBmn,REF기준 신호(416)는 라인 - 라인 출력 전압에 대한 바람직한 파형에 해당한다. 변형적으로, 출력기준 선택기(412)는 변환기(22)로부터 원격 배치될 수 있으며, 보다 높은 수준의 제어기(도시되지 않음)의 일부일 수 있다.
전압 공급원 동작에 대하여, 즉 부하(25)에 대한 전압 공급원처럼 보이는 변환기(22)에 대하여, 검출기(404)는 폐쇄된 스위치(418)및 개방된 스위치(440)를 지닌다. 이러한 전압 공급원 모드에 있어서, VBmn감지기 신호(408)는,
EBmn= VBmn,REF- VBmn
에 따라 EBmn출력 전압 오차 신호(422)를 결정하도록 합산 디바이스(420)에 의해 VBmn,REF기준 신호(416)에서 감산된다. 3 상 전압 오차 신호(412)각각은 라인 - 라인 출력 전압(VB12, VB23, VB31)신호(408) 및 각각의 VB12,REF, VB23,REF및 VB32,REF기준 신호(416)의 차를 취하는 합산 디바이스(420)로부터 얻어진다.
"전압 오차 변조" 에 대하여, EBmn출력 전압 오차 신호(422)는 CL/PA 변조 프로세스에 영향을 받는다. 전압 오차 변조는 링크 전류 펄스 영역 변조보다 훨씬 직접적이고 정확한데, 그 이유는 변환기(22)가 출력 전압 패턴 기준 신호(422)에 따라 부하(25)에 전력을 공급하기 때문이다. 이러한 전압 오차 변조 프로세스는 변환기(22)를 부하(25)에 대한 전압 공급원처럼 보이게 한다.
변환기(22)는 링크 전류 펄스의 고주파를 이용함으로써 부하(25)에 대한 신속하게 작용하는 전류원처럼 보일 수 있다. 변환기(22)의 전류 공급원 동작은, 변환기가 출력 전압 또는 전류의 주파수보다 상당히 높은 변조 주파수로 설계될 수 있다. 전압 오차 변조 프로세스는, 비록 전류 신호가 출력 전류 오차를 최소화시키도록 변환기(22)의 출력을 감시하는 데 사용되지만, 여전히 사용될 수 있다.
전류 공급원 동작에 대하여, MTSL 제어기(400)는, 스위치(418)를 개방시키고 스위치(440)를 폐쇄시킴으로써 기준 신호 발생기(412)로부터의 기준 신호에 대하여 출력 전류를 선택한다. 기준 신호 발생기(412)는 또한 iBm, REF출력 전류 파형 기준 신호(426)를 발생시키는 전류 기준 부분(424)을 지닌다. iBm,REF기준 신호(426)는, 출력 전압 파형보다는 오히려, 바람직한 출력 전류 파형에 해당한다. 출력 감지기 조립체(98)는, 출력 노드(Bm)에서의 라인 전류에 응답하여 iBm전류 감지기 신호(430)를 발생시키기 위한 전류 감지기 부분(428)을 지닌다.
제 17 도는, MTSL 제어기(400)가 전류 공급원 모드에서의 동작을 선택할 경우 비례 및 미분(PD)제어기(432)를 포함할 수 있다. PD 제어기(432)는 당업자에게 공지되어 있는 바와 같이, 소프트웨어, 하드웨어 또는 그들의 조합으로 구현될 수 있다. PD 제어기(432)는 제어기(398)의 응답속도 뿐만 아니라 정확도를 상딩히 증가시킨다. PD 제어기(432)의 미분 부분은, 출력 감지기 조립체(98)및 B1, B2및 B3부하 단자사이에 소형 인덕터(도시되지 않음)를 삽입시킴으로써 간편하게 얻어질 수 있다. 이들 인덕터의 양측상의 라인 - 라인 전압은 감지될 수 있으며 전압차는 상기 라인 전류의 바람직한 미분 신호를 직접 제공하도록 결정될 수 있다.
PD 제어기(432)는 각각의 iB1,REF, iB2,REF및 iB3,REF기준 신호(426)로부터의 감산을 위해 출력 라인 전류(iB1, iB2, iB3)를 나타내는 조절된 전류 신호(434)를 전류 합산 디바이스(436)에 제공한다. 전류 합산 디바이스(436)는 검출기(404)의 전류 공급원 스위치(440)에 전류 오차 신호(438)를 제공한다. 전류 공급원 모드에 대하여, 전류 공급원 스위치(440)는 폐쇄되어야 하며, 전압 공급원 모드를 불활성화시키기 위하여, 스위치(418)는 개방되어야 한다. 스위치(440)가 폐쇄되는 경우, 상기 합산 디바이스(420)는 EBmn출력 전압 오차 신호(422)를 결정하기 위하여 전류 오차 신호(438)로 부터 VBmn감지기 신호(408)를 감산한다.
제 19 도를 참조하면, 변환기(22)의 노드(B1, B2)양단의 전압(VB12)에 대하여, 라인 - 라인 출력 파형 전압상의 CL/PA 변조 프로세스의 결과가 예시되어 있다. 링크 전류 펄스(iR,B12)의 그래프는 노드(B1, B2)에서의 출력과 관련된 링크 전류 펄스(iR)의 분배 및 경로 선택을 예시하고 있다. 라인 - 라인 전압(VB12)이 VB12, REF기준 파형을 추적하는 방식을 예시하기 위하여 기준 전압(VB12,REF)이 또한 제 19 도에 도시되어 있다. 또한, 시간 경과중 한 지점에서의 EB12오차도 제 19 도에 예시되어 있다.
(2)입력 역률 제어 및 버퍼 인덕터 전류 제어
MTSL 제어기(400)의 두번째 기본적인 기능은 링크 전류 펄스 첨두값을 LB버퍼 인덕터(95)를 통해 흐르는 iLB전류의 값으로 클램핑시키는 것이다. 제 17 도 및 제 18 도를 참조하면, 오차 검출기(402)의 입력 전압 오차 검출기(406)는 기준 신호(442)에 대하여 iLB전류(96)의 오차를 검출함으로써 이러한 두번째 기능을 달성한다. 상기 기준 신호(442)는 iLB기준 신호 발생기(444)에 의해 발생될 수 있는 버퍼 전류의 선택된 값을 나타낸다. 이러한 오차 신호(450)는, 링크 전류(iR)를 전송하는 TAmn입력 사이리스터를 선택하도록 제어 방법에 대한 필요한 정보를 제공한다. 상기의 토론 내용은 전압 오차 변조 프로세스를 기초로 하여 출력 스위치 조립체의 TBmn사이리스터를 선택하는 원리를 예시하였다. TAmn입력 사이리스터를 선택하는 원리는, 오차 신호가 버퍼 전류 및 입력 전류 파형을 기초로 하는 것을 제외하고, 유사한 변조 프로세스가 사용될 수 있다는 것을 보여주고 있다.
MTSL 제어기(400)는 iLB,REF버퍼 전류 기준 신호(444)를 발생시키는 기준 전류 신호 발생기(442)를 구비하고 있다. iLB,REF기준 신호(444)는 버퍼 전류(iLB)의 바람직한 크기에 해당하며, 이는 다시 F - 모드 동작(제 7 도 참조)동안 링크 전류 펄스(iR)의 바람직한 첨두값에 해당한다. 변형적으로, 버퍼 전류 기준 선택기(442)는 변환기(22)로 부터 원격 배치될 수 있으며, 보다 높은 수준의 제어기(도시되지 않음)의 일부일 수 있다.
입력 전압 오차 검출기(406)는 iLB전류 감지기(96)로 부터 iLB버퍼 전류 감지기 신호(446)를 수신한다. iLB버퍼 전류 감지기 신호(446)는 LB인덕터(95)를 통해 흐르는 실제 iLB전류를 나타낸다. 검출기(406)는,
ELB= iLB,REF- iLB
에 따라 ELB오차 신호(450)를 결정하도록 iLB,REF기준 신호(444)로부터 iLB감지기 신호(446)를 감산함으로써 기준으로부터 실제 iLB전류의 미분값을 결정하기 위한 합산 디바이스(448)를 지닌다. iLB버퍼 전류를 제어함으로써, 링크 전류 펄스(iR)의 높이는 어느 선택된 값(iLB,REF)으로 제어될 수 있다. 링크 전류(iR)를 선택된 첨두값으로 제한하는 것은 변환기(22)에 대한 구성 요소의 정격을 감소시키는데 도움이 된다.
입력 감지기 조립체(97)는 전류 감지기 부분(452)및 전압 감지기 부분(454)을 지닌다. 전압 감지기 부분(454)은, 노드(Am, An)에서의 입력라인사이의 실제 전압에 응답하여 VAmn라인 - 라인 입력전압 감지기 신호(456)를 발생시킨다. 전류 감지기 부분(452)은 입력 노드(Am)에서의 라인 전류에 응답하여 iAm전류 감지기 신호(458)를 발생시킨다.
검출기(406)는, PD 제어기(432)에 대하여 상기에 기술한 바와 같이 존재할 수 있는 비례 및 미분(PD)제어기(460)를 지닌다. PD 제어기(460)는 제어기(398)의 정확성 및 응답 속도를 향상시킨다. PD 제어기(460)의 미분 부분은 입력 감지기 조립체(97) 및 입력 노드(A1, A2, A3)사이에 소형 인덕터(도시되지 않음)를 삽입시킴으로써 간편하게 얻어질 수 있다. 이들 인덕터의 양측상의 라인 - 라인 전압은 감지될 수 있으며 전압차는 라인 전류의 바람직한 미분 신호를 직접 제공하도록 결정될 수 있다. PD 제어기(460)는, 입력 라인 전류(iA1, iA2, iA3)를 나타내는 조절된 입력 전류 신호(462)를 전류 합산 디바이스(464)에 제공한다.
기준 발생기(442)가 출력 기준 발생기(412)에 의해 발생된 기준 신호와 유사한 전류 기준 신호(도시되지 않음)를 포함할 수 있지만, ELB버퍼 전류 오차 신호(450)는 각각의 입력 전류(iA1, iA2, iA3)에 대하여 iB1,REF, iB2,REF및 iB3,REF기준 신호를 합성시키는 데 사용될 수 있다. 이러한 입력 전류 기준 신호 합성은,
1. 버퍼 인덕터 전류 오차의 최소화, 및
2. 변환기 입력 노드(A1, A2, A3)에서의 역률 제어
와 같은 2 가지 목적을 동시에 달성한다.
상기 제 1 목적은 검출기(406)의 합산기(448)에 의해 달성된다. 입력 역률 제어의 제 2 의 목적은 입력 전류의 활성 및 재활성 성분을 개별적으로 합성시킴으로서 달성된다. 입력 전류의 동상(in - phase) 또는 활성 성분에 대한 활성 기준 신호는 VAmn입력 전압 감지기 신호(456)로 부터 단순하게 얻어진다. 신호(456)는, 오차 신호(450)를 동시에 최소화시키고 입력 전류에 대하여 동상 기준 신호(468)를 확립하도록 ELB오차 신호(450)에 의해 승산된다. 입력 전류 기준의 이상(out - of - phase)또는 재활성 성분에 대한 재활성 기준 신호는, 우선적으로 동상 기준 신호(468)를 위상 이동기 디바이스(470)에 공급함으로써 확립된다. 위상 이동기 디바이스(470)는, 재활성 전류 기준 신호(472)를 발생시키도록 동상 기준 신호(468)에 90°위상 이동을 제공한다. 조절가능한 이득(k)을 지닌 조절가능한 이득 증폭기(474)는 위상 이동기로 부터 신호(472)를 수신한다. 상기 증폭기는, 합산 디바이스(464)에 증폭된 재활성 전류 기준 신호(476)를 발생시키도록 신호(472)에 이득(K)을 제공한다. 입력 역률은, 이득(K)을 조절함으로써 선택된 값으로 제어된다. 예를들면, 변환기(22)의 입력에서의 1 역률은 증폭기(474)의 이득(K)을 제로로 세트시킴으로써 달성된다.
합성된 신호(462,468,476)는, 실제 입력 전압을 나타내는 감지기 신호(456)를 합산기(464)에 제공함으로써 입력 전압 오차 검출 논리 수단용으로 사용된다. 이러한 논리 수단은, 합산기(464)의 출력이며, 입력 전압 오차 신호(478)를 포함하는, 입력 전압 오차 검출기(464)에 대한 출력신호를 제공한다. 따라서, 검출기(406)의 입력 오차 검출 논리는, 스위치(440)가 닫혀지고 스위치(418)가 개방되는 전류 공급원 모드에서의 경우에 출력 오차 검출 수단과 유사하다. 그러나, 입력 전압 오차 검출기(406)는, 선택된 버퍼 전류(iLB)뿐만 아니라 감지기 신호(456,458)에 기인하여 변환기(22)의 입력에서의 역률을 제어하기 위한 정보를 포함한다. 버퍼전류 제어의 응답은, 합산 디바이스(448) 및 승산기(466)사이에 비례, 적분 및 미분(PID)제어기(도시되지 않음)를 포함함으로써 개선될 수 있다. PID 제어기의 설계는 당업자에게 잘 알려져 있다.
B. 링크 전류 펄스 개시기
MTSL 제어기(400)의 두번째 임무는 새로운 링크 전류 펄스(iR)의 출발을 개시하는 것이다. 제 6 도를 참조하면, MTSL 제어기(400)는, 이네이블 신호(482)를 발생시키기 위한 링크 전류 펄스 개시기 부 제어기 부분 또는 개시기(480)를 지닌다. 상기 이네이블 신호(482)는, MTSL 제어기(400)의 여러 다른 부분을 통해 USGL 제어기(500)에 공급되어, 새로운 링크 전류 펄스(iR)의 출발을 개시한다.
상기 이네이블 신호(482)는 제로 전류 세그먼트의 지속기간, 즉 SI스위치(88)에 대한 턴온 신호의 개시를 제어한다. 제 7 도에 도시되어 있는 바와 같이, 시간(t3)에서, 스위치 조립체(40,50)의 TA및 TB사이리스터는 제로 전압 스위칭(ZVS)을 통해 턴온된다. Z - 모드는, 전류가 TA및 TB사이리스터를 통해 흐름에 따라 링크 전류(iR)가 증가하기 시작하는 경우(또한 개시 또는 I - 모드의 출발로서 정의됨)시간(t4)에서 종료한다. 바람직하게는, Z - 모드의 지속기간은 TA및 TB사이리스터의 턴오프 시간보다 최소한 긴 데, 그 이유는 Z - 모드가 이들 주 사이리스터의 턴오프로부터 개시하기 때문이다.
전체 부하 동작 조건보다 적은 동작조건에서 고 효율을 유지하기 위하여, 제로 전류 세그먼트의 지속기간(Z - 모드)은, 개시기(480)에 대한 각각의 입력인 입/출력 전압 오차 신호(478,422)의 최대값에 의존하게 될 수 있다. 예를 들면, 제로 전류 세그먼트의 지속기간(Z - 모드)은 조절될 수 있어서, 어떠한 새로운 링크 전류 펄스도, 출력 및 입력 전압 오차 신호(422,478)가 선택된 한계 레벨이하에 있게 되는 동안 전혀 발생되지 않는다.
C. 링크 전류 펄스 분배기
MTSL 제어기(400)의 세번째 임무는, 다상 입력에 대한 입력 노드(A1, A2, A3)의 쌍사이 및 출력 노드(B1, B2, B3)의 쌍사이에 링크 전류 펄스(iR)를 분배하는 것이다. 제 6 도를 참조하면, MTSL 제어기(400)는, 개시기 부분(480)으로부터 이네이블 신호(482)를, 오차 검출기(402)로 부터는 오차 신호(422,476)를 수신하는 링크 전류 펄스 분배기 부제어기 부분 또는 분배기(484)를 지닌다.
선택된 결정 수단 및 이들 입력에 응답하여, 분배기(484)는 한 쌍의 입력 노드 양단 및 한쌍의 출력 노드 양단에의 각각의 링크 전류 펄스(iR)의 분배를 결정한다. 분배기(484)는, 상기 분배기가 결정한 어느 입/출력 노드쌍이 펄스(iR)를 전송하려는 지를 나타내도록 노드 선택 신호(486)를 발생시킨다. 비교기 및 이들의 구조적 등가물을 사용하는 이러한 논리의 구현은 당업자에게 잘 알려져 있다.
분배기(484)는, 어느 스위치 조립체(40,50)의 TA및 TB사이리스터의 쌍이 링크 전류 펄스(iR)를 전송하려는 지를 선택하기 위한 주 사이리스터 선택 프로세스의 첫번째 단계이다. 예를들면, 출력노드(B2, B3)의 쌍이 링크 전류 펄스를 전송한다고 분배기가 결정하는 경우, 2 쌍의 사이리스터 중 한쌍의 사이리스터는 출력 스위치 조립체를 통해 펄스(iR)를 전송하도록 선택될 수 있다. 예를들면, 전류는, TB21및 TB32사이리스터(52,56)의 쌍이나 TB22및 TB31사이리스터(55,53)의 쌍을 통해 출력노드(B2, B3)의 쌍에 공급될 수 있다. 또다른 부제어기(하기에 기술됨)는 주 사이리스터 선택 프로세스의 두번째 및 마지막 단계(MTSL 제어기(400)의 네번째 임무)를 실행하여 어느 쌍의 사이리스터가 노드(B2, B3)에 펄스(iR)를 전송하려는 지를 선택한다.
여러 결정 수단은 분배기(484)에 의해 입/출력 노드 쌍을 선택하는 데 사용될 수 있다. 예를들면, 다상 변환기에 대하여, 분배기(484)는 최대 전압 오차 기준을 사용할 수 있다. 최대 전압 오차 기준하에서, 분배기(484)는 가장 큰 전압 오차를 갖는 출력 노드(B1, B2또는 B3)를 선택하고, 출력 스위치 조립체(50)의 TB사이리스터가 점화되어서, 링크 전류 펄스(iR)가 선택된 노드를 통해 흐른다. 가장 큰 전압 오차를 갖는 노드는 검출기(404)의 출력인 출력 전압 오차 신호(422)로 부터 결정될 수 있다.
분배기(484)는 입력 스위치 조립체(40)의 TA사이리스터의 점화를 제어하는 최대 전압 오차 기준을 사용하여서, 펄스(iR)는 선택된 입력 노드(A1, A2또는 A3)를 통해 흐른다. 검출기(406)에 의해 발생된 입력 전압 오차 신호(478)는 분배기(484)에 의해 사용되어, 어느 입력 노드가 가장 큰 전압 오차를 지니는 지를 결정한다.
키르히호프의 전압 법칙에 의하면, 입력 라인 - 라인 전압의 합이 제로이며 출력 라인 - 라인 전압의 합이 제로이다. 따라서, 출력에서의 전압 오차 신호의 합, 및 마찬가지로 입력에서의 전압 오차 신호의 합은 또한 제로이다. 링크 전류 펄스(iR)가 CA입력 필터 캐패시터 조립체(26)를 통해 그리고 CA출력 필터 캐패시터 조립체(28)를 통해 흐르기 때문에, 최대 전압 오차 기준은 전압 오차를 동시에 최소화시킨다.
D. 링크 전류 펄스 경로 선택기
MTSL 제어기(400)의 네번째 임무는, 입력 스위치 조립체(40)의 어느 쌍의 TA사이리스터, 및 출력 스위치 조립체(50)의 어느 쌍의 TB사이리스터가 링크 전류 펄스(iR)를 전송하는지를 선택하기 위한 주 사이리스터 선택 프로세스의 마지막 단게이다. 제 6 도를 참조하면, MTSL 제어기(400)는, 분배기(484)에 의해 선택된 각각의 입/출력 노드에 펄스(iR)를 공급하는 TA및 TB사이리스터의 쌍을 선택하기 위한 펄스 경로 선택기 부제어기 부분 또는 경로 선택기(488)를 지닌다. 경로 선택기(488)는, 경로 선택기가 결정한 어느 입/출력 사이리스터의 쌍이 펄스(iR)를 전송하려는 지를 나타내도록 사이리스터 선택 신호(490)를 발생시킨다. 주 사이리스터의 쌍은 경로 선택기(488)에 의해 선택되어, 오차 검출기(402)에 의해 결정된 바와 같이, 기준 전압에 대하여 실제 전압의 오차를 감소시킨다.
여러 선택 수단은 경로 선택기(488)에 의해 입/출력 주 사이리스터 쌍을 선택하는데 사용될 수 있다. 예를들면, 다상 변환기에 대하여, 경로 선택기(488)는, 필터(26,28)의 캐패시터가 새로운 링크 전류 펄스(iR)에 의해 충전 또는 방전되는 지의 여부에 대한 결정을 기초로 하여 필터 캐패시터 충전 기준을 사용할 수 있다. 이러한 기준은, 어느 쌍의 사이리스터가 경로 선택기(488)에 의해 선택되는지에, 필터 캐패시터를 통한 펄스(iR)의 방향이 의존한다는 것을 여실히 보여주고 있기 때문에 전압 오차의 부호를 기초로 할 수 있다. 링크 전류 펄스의 열이 단일 극성이기 때문에, 필터 캐패시터(26,28)를 통한 링크 전류 펄스의 바람직한 방향은 단일 방향성 스위치에 의해 확립된다. 이러한 특징은, 교번하는 링크 전류(AC)흐름을 수용하는데 양방향성 스위치를 필요로 하는 종래의 직렬 공진 변환기와는 다르다.
출력 노드(B2, B3)양단의 라인 - 라인 출력 전압(VB23)이 나머지 2 개의 전압(VB31, VB12)의 오차보다 높기 때문에 링크 전류 펄스를 전송하도록 분배기(484)가 출력 노드(B2, B3)의 쌍을 선택하는 경우에, 상기의 예를 고려해 보기로 한다. 경로 선택기(488)는, 노드(B2, B3)에 펄스(iR)를 전송하도록 TB21및 TB32사이리스터(52,56)의 쌍 또는 TB22및 TB31사이리스터(55,53)의 쌍을 선택할 수 있다. 이들 라인 양단의 전압(VB23)이 양(+)이지만 VB23,REF기준 전압 신호(416 ; 제 17 도 참조)보다 낮은 경우, CB출력 필터 캐패시터(38)는 전압 오차를 감소시키도록 충전되어야 한다. 부하(25)로의 링크 전류 펄스(iR)의 방향이 제공되는 경우, 경로 선택기(488)는 사이리스터(52,56)의 TB21및 TB32쌍을 선택한다. 라인 - 라인 전압(VB23)이 VB23,REF기준 신호(416)보다 큰 경우, CB필터 캐패시터(38)는 방전될 필요성이 있으며 다른 쌍의 사이리스터는 경로 선택기, 즉 TB22및 TB31사이리스터(55,53)에 의해 선택된다. 일반적으로, 전압 오차(EB23= VB23,REF- VB23)의 부호가 양(+)인 경우, 경로 선택기(488)는 사이리스터(52,56)의 TB21및 TB32쌍을 선택한다. 그러하지 않을 경우, 경로 선택기(488)는 제 2 의 쌍의 사이리스터(TB22, TB31)를 선택한다.
기본적으로 경로 선택기(488)는, 오차, 예를 들면 오차(EB12)를 감소시키도록 전압 오차 신호의 부호에 따라 링크 전류를 경로 선택한다. EB12오차 신호(422)의 부호, 및 라인 - 라인(VB12)출력 전압 감지기 신호(408)의 부호는, 에너지가 부하 단자(B1, B2)로 공급되거나 부하 단자(B1, B2)로부터 추출될 필요성이 있는 지를 나타낸다. 제 19 도에 도시된 바와 같이, 노드(B1, B2)에 대한 단일 극성의 링크 전류 펄스(iR)의 분배, 타이밍 및 경로 선택이 제 19 도에서 펄스(iR,B12)에 대해 도시되어 있는 바와 같이 존재하는 경우 실제 출력 전압(V12)다음에 기준 전압(VB12,REF)이 온다.
결론하면, 단일 극성의 링크 전류 펄스(iR)는 출력 노드(B1, B2)에서 양방향성으로 경로 선택될 수 있다. 예를 들면, 링크 전류(iR)를 출력 노드(B1, B2)로 경로 선택하도록 TB11및 TB22사이리스터(51,52)를 선택하는 것은, TB21및 TB12사이리스터(52,54)가 그대신 선택된 경우의 것과는 반대 방향으로 링크 전류를 강제시킨다. 결과적으로, 출력 스위치 조립체를 통한 링크 전류 펄스(iR,B12)이 경로 선택에 의존하여, 출력 전압(V12)은 제 19 도에 도시된 바와같이 증가 또는 감소한다.
실제 변환기 설계에 있어서, CL/PA 변조 프로세스의 원리를 예시하도록 단순화된 제 19 도에 도시된 것보다 상당히 많은 링크 전류 펄스가 사용된다. 많은 펄스, 즉 높은 링크 전류 주파수의 경우, 실제 출력 전압은 저조파 왜곡을 지닌 평활하고 근정현 파형을 취한다. 다상 출력에 대하여, 많은 링크 전류 펄스(iR)가 사용되어서 펄스는 다수 쌍의 출력 노드에 분배될 수 있다. 제 1 도의 3 상 변환기(22)에 대하여, 단일 극성의 링크 전류 펄스(iR)는,
1. 노드(B2, B3)에 대한 iR,B23,
2. 노드(B3, B1)에 대한 iR,B31, 및
3. 노드(B1, B2)에 대한 iR,B12(제 19 도 참조)
와 같은 3 가지 서로 다른 링크 전류 펄스 경로 선택으로 분배된다. 비록 경로 선택기(488)가 하드웨어, 소프트웨어 또는 당업자에 의해 구조적으로 등가적인 것으로 공지된 그들의 결합으로 구현될 수 있다. 경로 선택기(488)는 입력 스위치 조립체(40)의 TAmn사이리스터 쌍을 선택하도록 동일한 필터 캐패시터 충전 기준 및 오차 평가 절차를 사용할 수 있다.
E. 선택적 링크 구동 전압(VLD)제한기
MTSL 제어기(400)의 5 번째 임무는, 다음 링크 전류 펄스(iR)에 대한 링크 구동 전압(VLD)이 선택된 최대 전압 제한의 한도를 넘으리라고 기대되는 경우에만 실행되는 것이 바람직스럽다. 링크 구동 전압(VLD)의 제한은 링크 구성 요소 및 입/출력 스위치 조립체(40,50)의 사이리스터 상의 전압 스트레스를 제어한다. 제 6 도를 참조하면, MTSL 제어기(400)는, 이러한 기능을 달성하도록 링크 구동 전압 제한기 부제어기 부분 또는 링크 전압 제한기(492)를 지닌다. 상기 제한기(492)는, USGL 제어기(500)에의 입력으로서 제공되는 제한된 이네이블 및 선택신호(494)를 발생시킨다. 분배기(484)및 경로 선택기(488)에 의한 사이리스터 쌍의 본래 선택은, 출력 전압 파형 형성 및 링크 전류 클램핑 기능의 유효성을 상당히 줄이지 않고서도, 링크 전류 제한기(492)에 의해 무시될 수 있다.
이하의 기술 내용은 링크 전류 제한기(492)의 바람직한 실시예의 원리를 예시한 것이다.
링크 전류 펄스의 사이클과 사이클사이에서 변환기(22)를 통해 에너지를 이동시키는 프로세스에 있어서, 스위치 조립체(40,50)의 TA및 TB사이리스터 모두는 어떤 저지 전압에 노출되며, 모든 링크 요소도 또한 어떤 전압에 노출 된다. 이들 전압의 최대값은 이들 변환기 구성요소의 전압 정격을 결정한다. 이들 최대값은 공급원(24) 및 부하(25)의 VLL,max최대 라인 - 라인 전압에 비례하며, 또한 CR공진 캐패시터(64) 양단의 VCR,max최대 전압에 비례한다.
예를 들면, 3 상 AC - AC 직렬 공진 변환기(22)에 대하여, 스위치 조립체(40,50)에서의 TA또는 TB사이리스터 양단의 VBB최대 역바이어스(캐소드 - 애노드)전압은, 최악의 경우에,
VBB,max= VLL,max+ (VLD,max+ VCR,max)/4
로 제공된다. 공진 캐패시터 전압의 VCR,max최대값은 제 7 도에 도시된 바와같은 ZS- 모드동안 생기며,
VCR,max= VLD,max+ ZRI,RiR,max
로 제공되는 데, 상기 식중, iR은 링크 전류 펄스이며, ZRI,R은,
ZRI,R= [(LR+ LI)/CR]+1/2(제 14 도 참조)
이므로, LR, CR및 LI에 의해 형성된 공진 회로의 특성 임피던스이다.
iR의 최대값은, 부하에 의해 인출된 최대 전류와 관련된 필요한 첨두값으로 버퍼 전류(iLB)를 제어함으로써 조절된다. iLB전류는 링크 구동 전압(VLD)을 제어함으로써 제어된다. 그러므로, 상기의 2 가지 관계를 비추어 볼때, 분명히 모든 링크 구성 요소, 및 스위치 조립체(40,50)의 TA및 TB사이리스터의 필요한 전압 정격은 링크 구동 전압(VLD)의 최대값을 제한함으로써 감소될 수 있다.
제 1 도의 변환기(22)를 참조하면, 다음 펄스(iR)에 대한 VLD링크 구동 전압은 VA및 VB버스 전압의 차(VLD= VA- VB)로부터 결정될 수 있다. VA및 VB버스 전압은 입/출력 단자에의 감지기(452,410)(제 17 도 및 제 18 도 참조)에 의한 라인 - 라인 전압의 측정값으로부터 결정된다.
모든 동작 조건하에서의 유효 제어에 대하여, VLD전압은, 정규 및 비정규 동작 조건하에서 제한기(492)에 의해 최대값으로 제한된다. 여러 상이한 방법은, VLD의 최대값을 제어하도록 제한기(492)에 의해 사용될 수 있다. 이들 방법은 변환기(22)에 대한 전력 균형 등식을 참조하여 설명된다.
제 7 도를 참조하면, 전력이 링크를 통해 이동되는 비-제로 전류 펄스 세그먼트 동안, 링크 구동 전압, VLD= VA- VB는 실제로 필터 캐패시터(26,28)에 기인하도록 취해질 수 있다. 상기 전류에 의한 이러한 등식의 양측의 승산은,
PLD= PA- PB
에 따라, 어느 단일의 링크 전류 펄스(손실을 무시함)의 비-제로 전류 세그먼트에 대한 전력 균형 등식을 형성하는데, 상기 식중,
PLD= VLDiR= 버퍼 인덕터(LB)에 의해 흡수되는 전력,
PA= VAiR= 공급원에 의해 발생되는 전력, 및
PB= VBiR= 부하에 의해 흡수되는 전력
이다.
각각의 단일 극성 링크 전류 펄스(iR)가 도체(65)로부터 도체(66)까지 동일 방향으로 흐르기 때문에, 링크 전류는 상기에 제공된 전력 균형 등식에서 항상 양(+)이다. 버스 전압(VA)은, 링크 전류 펄스를 전송하도록 입력 스위치 조립체(40)의 어떤 TA사이리스터를 선택함으로써 양(+), 음(-)또는 제로이도록 제어될 수 있다.
TA사이리스터가 선택되어서 버스 전압(VA)이 양(+)인 경우, PA는 양(+)이며 공급원(24)은 에너지를 발생시킨다. TA사이리스터가 선택되어서 VA가 음(-)인 경우, PA는 마찬가지로 음(-)이고 에너지가 공급원(24)에 의해 흡수된다. TA사이리스터는, k가 1, 2 또는 3 과 동일한 경우, 사이리스터(TAK1, TAK2)쌍을 점화시킴으로써 입력 스위치 조립체(40)에서 링크를 단락시키도록 선택될 수 있다. 링크가 입력 스위치 조립체(40)에서 단락되는 경우, VA버스 전압은, 제로, PA도 제로이고, 소오스(24)는 에너지 이동 프로세스에 관여하는 것으로부터 방지된다.
마찬가지로, 출력 스위치 조립체(50)의 TBmn사이리스터가 링크 전류를 전달하도록 선택되어서 VB버스 전압, 결과적으로는 PB가 양(+), 음(-)또는 제로인 경우, 부하(25)는 각각 에너지를 흡수하고, 에너지를 발생시키거나, 에너지 이동 프로세스에 관여하는 것으로부터 방지된다. 예를들면, 변환기(22)의 입/출력에서의 최대 라인 - 라인 전압이 단위당(p.u.) 1.0 이도록 선택되는 경우, 구동 전압(VLD)은 입력 또는 출력 스위치 조립체(40,50)에서 링크를 단락시킴으로써 1.0 p.u. 로 제한될 수 있다.
변환기(22)를 통해 평균 에너지를 이동시킴에 있어서, 2 가지 에너지 이동 조건은 정규이며, 2 가지 에너지 이동 조건은 비정규인 4 가지 에너지 이동조건이 생길 수 있다. 정규 에너지 이동 조건 중에서, 첫번째 경우는, 공급원(24)이 부하에 의해 흡수되는 에너지를 발생시키는 순방향 에너지 이동조건이다. 순방향 에너지 이동(PA, VA, PB, VB)의 이러한 첫번째 경우에 있어서는 모두 양(+)이다. 두번째 정규 에너지 이동조건은 역방향 에너지 이동조건인데, 이러한 동안 공급원(24)은 부하(25)에 의해 발생된 에너지를 흡수한다. 역방향 에너지 이동(PA, VA, PB, VB)의 이러한 두번째 경우에 있어서는 모두 음(-)이다. 링크 구동 전압이 VLD= VA- VB로서 정의되고, VA및 VB의 값이 1.0 p.u.의 최대값으로 제한될 수 있기 때문에(입/출력 사이리스터 조립체(40,50)를 단락시킴으로써), 링크 구동 전압(VLD)은 또한 제 1 및 제 2 의 정규 에너지 이동 조건하에서 1.0 p.u. 의 최대값으로 제한된다.
2 가지 비정규 에너지 이동 조건중에서, 첫번째 경우는 공급원(24) 및 부하 모두가 에너지를 발생시키는 경우에 생기며, 두번째 경우는 공급원 및 부하 모두가 에너지를 흡수하는 경우에 생긴다. 이들의 비정규 경우에 대하여, PA및 PB는 부호가 서로 반대이므로, 버스 전압(VA, VB)도 마찬가지로 부호가 반대이다. VA및 VB버스 전압이 서로 반대 부호를 지니는 경우, 링크 구동 전압, VLD= VA- VB는 최악의 경우에, 2.0 p.u. 의 최대값을 얻는다.
다행히도, VLD가 예를들면 1.0 p.u. 의 최대값으로 제한되는 경우에 어떠한 제어의 상당한 손실도 초래되지 않는다. VLD가 달리 1.0 p.u. 를 초과하는 그러한 비정규 에너지 이동 조건동안 VA또는 VB버스 전압을 제로로(링크를 단락시킴으로써)강제시키도록 스위치 조립체(40,50)의 TA및 TB사이리스터를 선택함으로써 이러한 최대값을 초과하는 것으로부터 방지된다. 이러한 방지 단계는 3 가지 상이한 방식으로 달성될 수 있다.
첫번째 방식으로, 공급원(24,25)이 에너지를 발생시켜서 VA가 양(+)이고 VB가 음(-)인 비정규 경우를 고려해 보기로 한다. 이러한 경우에, 링크 구동 전압(VLD)은 양(+)이고, 이는 다시 iLB버퍼 인덕터 전류를
LB(diLB/dt)= VLD
에 따라 증가하게 한다.
그러나, iLB전류를 증가시키려면, 공급원(24)및 부하(25)모두가 에너지를 발생시키게 하는 것이 필요하다. iLB전류를 강제로 증가시키게 하는 두번째 방식은 스위치 조립체(40,50)의 TA및 TB사이리스터 중 어떤것을 선택하는 것을 수반하여서, 공급원(24)만이 에너지를 발생시키고, 부하가 단락되어 부하가 에너지 이동 프로세스에 관여하는 것을 방지한다. 이러한 경우에, VA는 양(+)이며 VB는 제로인 데, 이는 VLB가 여전히 양(+)이기 때문에 iLB전류를 강제로 증가하게 한다.
마지막으로, iLB버퍼 인덕터 전류를 강제로 증가시키는 세번째 가능성은 부하(25)가 강제로 에너지를 발생시키게 하고 공급원(24)이 단락되어 공급원(24)이 에너지 이동 프로세스에 관여하는 것을 방지하는 것이다.
마찬가지로, 어느 특정의 링크 전류 펄스동안, iLB버퍼 인덕터 전류는
1. 공급원(24) 및 부하(25)모두가 강제로 에너지를 흡수하게 함으로써,
2. 부하(25)를 단락시켜 부하가 에너지 이동 프로세스에 관여하는 것을 방지하면서, 공급원(24)이 강제로 에너지를 흡수하게 함으로써, 그리고
3. 공급원(24)을 단락시켜 공급원이 에너지 이동 프로세스에 관여하는 것을 방지하면서, 부하(25)가 에너지를 흡수하게 함으로써
와 같은 3 가지 방식으로 강제로 감소하게 할 수 있다.
이들 3 가지 방법 중 어느 것이라도 VLD가 1.0 p.u.를 초과하는 것을 방지하기 때문에, VLD가 1.0 p.u. 인 경우 iLB전류를 증가 또는 감소시키기 위해 MTSL 제어기(400)가 첫번째 방법이라기 보다는 오히려 두번째 및 세번째 방법만을 사용하는 경우 iLB버퍼 인덕터 전류의 제어의 어떠한 큰 손실도 존재하지 않는다. 따라서, 공급원(24)또는 부하(25)가 강제로 에너지를 발생 또는 흡수하지만 나머지가 단락되어 iLB및 VLD를 제어하는 것이 바람직스럽다. 이러한 논리 경로선택은 하드웨어, 소프트웨어 또는 당업자에게 공지된 그들의 결합으로 링크 전압 제한기(492)에서 구현될 수 있다. TA및 TB사이리스터가 경로 선택기(488)에 의해 선택된 후에, 제한기(492)는 링크 구동 전압(VLD= VA- VB)의 결과 값을 검사한다. VLD전압이 1.0 p.u. 를 초과하는 경우, 제한기(492)는 입력 스위치 조립체(40)또는 출력 스위치 조립체(50)에서의 사이리스터와 링크를 단락시킴으로 인해 VA또는 VB가 강제로 제로로 되게 함으로써 TA및 TB선택 프로세스를 수정한다. 따라서, 제한기(492)는 1.0 p.u. 의 최대값을 초과하는 것으로부터 링크 구동 전압(VLD)을 제한하여서, 링크 구성 요소 및 주 TA및 TB사이리스터에 대한 과전압 손상이 방지된다.
[공진 캐패시터 전압의 클램핑]
제 20 도는 입/출력 스위치 조립체사이에 삽입될 수 있는, 제 1 도, 제 2 도, 제 3 도, 제 4 도 및 제 5 도의 변환기(22,100,200,300)의 링크 부분의 변형실시예를 예시한 것이다. 예를들면, 제 1 도를 참조하면, 변환기(22)는, CR공진 캐패시터(64)와 병렬로 접속되어 있는 VCR전압 클램프(600)와 같은, 이중 측파를 이루는 비소비성 전압 클램핑 디바이스를 포함할 수 있다.
따라서, 변환기(22,100,200 또는 300)의 바람직한 실시예 중 어느 하나의 회로의 어떠한 변형도 필요치 않거나, 링크 요소 및 그들의 상호 접속도 클램프(600)를 포함하는 어떠한 변형을 필요로 하지 않는다. 클램프(600)가 합성기(70)로부터 분리된 디바이스로서 예시되어 있지만, 본 발명의 합성기는 클램프(600)를 포함하도록 구성될 수 있는 것처럼 보인다. 클램프(600)는 링크 구동 전압 제한기(492)의 보호 전압 제한 특징이외에도, 변환기(22)에 사용된 사이리스터 및 스위치 모두의 필요한 전압 정격을 제한한다.
전압 클램프(600)는, 4개의 다이오드, 구체적으로 기술하면, 제 1 쌍의 DN1및 DN2다이오드(602,604), 및 제 2 쌍의 DP1및 DP2다이오드(606,608)의 브릿지 배치를 포함한다. 클램프(600)는 또한, 각각의 DP1및 DP2다이오드(606,608)와 병렬로 연결되어 있는, 하기의 방전 스위치로서 언급되는 2 개의 SD1및 SD2제어가능한 스위치(610,612)를 지닌다. 클램프(600)는 CR공진 캐패시터(64)의 것보다 상당히 큰 캐패시턴스를 지니도록 선택될 수 있는 CC캐패시터(614)를 포함한다. CC캐패시터(614)는, 종래의 DC 링크 변환기, 예를들면 PWM 변환기에서 사용된 것과 유사한 DC 버퍼 캐패시터로서의 기능을 한다.
클램프(600)는 본발명의 변환기에서 사용된 사이리스터 및 스위치 모두의 필요한 전압 정격을 감소시키도록 공진 캐패시터 전압(VCR)을 클램핑시킨다. 합성기(70)를 이루는 다이오드 및 스위치 모두의 최대 저지 전압은 주로 공진 캐패시터 전압(VCR)의 최대 값에 의해 결정된다. 더우기, 스위치 조립체(40,50)의 TA및 TB사이리스터의 최대 저지 전압은 링크 구동 전압(VLD)에 의존할 뿐만 아니라, 공진 캐패시터 전압(VCR)에도 의존하다. 이러한 결과로 TA및 TB사이리스터의 최대 역바이어스 전압(VBB,max)에 대해 앞서 제공된 관계가 되는 데, 구체적으로 기술하면,
VBB,max= VLL,max+(VLD,max+ VCR,max)/4
이며, 상기 식중, VLL,max는 최대 라인 - 라인 전압이다.
바람직스럽게는, 공진 캐패시터 전압의 클램핑은 이중 측파를 이룬다. 즉, 클램프(600)는 VCR전압의 양(+)및 음(-)극성 모두를 클램핑 시킨다. 이중 측파를 이루는 클램핑은, 제 7 도에 도시되어 있는 바와같이, ZS- 모드 동작시 최대 양(+)의 값 그리고 Fs - 모드 동작시 최소 음(-)의 값에 이른다.
VCR전압 클램프(600)를 포함하는 이점을 예시하기 위하여, 1.0 p.u. 인 변환기(22)의 입/출력 단자에서의 최대 라인 - 라인 전압(VLL,max)및 또한 1.0 p.u. 인 최대 링크 2 전류(iR)를 고려해 보기로 한다. 제로 전압 스위칭(ZVC)및/또는 제로 전류 스위칭을 보장하기 위해서 뿐만 아니라, iLB버퍼 인덕터 전류에서의 요동을 설명하기 위하여, 특성 임피던스가, 예를들면 ZR,R= 1.3 p.u. 및 ZRI,R= 1.5 p.u.로서 선택될 수 있다. 전압 클램프(600)를 지나지 않고서도 이들 값이 제공되는 경우, 공진 캐패시터 전압의 최대값은
ZS- 모드시 VCR,max= +2.5 p.u.
FS- 모드시 VCR,max= -2.3 p.u.
에 이르게 된다. 제 6 도의 링크 구동 전압 제한기(492)를 취하는 것은 VLD링크 구동 전압을 1.0 p.u. 의 최대값으로 제한하는 것으로 생각된다. 그러나, 변환기를 통한 에너지의 적절한 이동뿐만 아니라 링크 전류 펄스(iR)의 성공적 발생에 대하여, 공진 캐패시터 전압(VCR)은, 스위치 조립체(40,50)를 이루는 TA및 TB사이리스터에 대한 충분한 역바이어스 전압을 얻기 위해 1.0 p.u. 보다 단지 약간 큰 값으로 한정될 수 있다. 예를들면, 공진 캐패시터 전압(VCR,max)의 최대값을 1.3 p.u. 로 제한하는 것은, 1.0 p.u. 의 최대 라인 - 라인 값이 480V 의 실효(rms)전압에 해당하는 경우에 충분한 것보다 크다.
전압 클램프(600)를 사용하여 1.3 p.u. 의 이러한 값(또는 다른 어느 선택된 값)으로 VCR공진 캐패시터 전압을 클램핑시키는 원리는 다음과 같이 예시될 수 있다. CC캐패시터(614)가 제 20 도에 도시된 바와 같은 극성을 갖는 1.3 p.u. 의 선택된 DC 전압(Vcc)으로 예비 충전되어 있다는 것을 고려해 보기로 한다.
제 7 도의 그래프는 T - 모드시 공진 캐패시터 전압(VCR)이 최대 양(+)의 값으로 상승한다는 것을 보여주고 있다. VCR이 1.3 p.u. 에 이름에 따라, DP1및 DP2다이오드(606,608)는 도통하기 시작하는데, 이는 CC버퍼 캐패시터(614)가 공진 캐패시터 전압(VCR)을 클램핑하게 한다. 마찬가지로, I - 모드시 공진 캐패시터 전압(VCR)이 음(-)의 최소값으로 감소함에 따라, DN1및 DN2다이오드(602,604)는, VCR이 1.3 p.u. 의 Vcc 버퍼 캐패시터 전압에 이르기 때문에 도통하기 시작한다. 클램프(600)는, 클램프(600)의 다이오드 모두가 주로 전류 저지 상태에 있기 때문에 VCR공진 캐패시터 전압의 크기가 1.3 p.u. 보다 작을 때 자동적으로 불활성 상태로 된다.
공진 캐패시터 전압(VCR)이 버퍼 캐패시터 전압(Vcc)에 의해 클램핑되는 경우, CC버퍼 캐패시터(614)는 CR공진 캐패시터(614)에 의해 주로 충전되고, 시간 경과에 따라 Vcc 는 허용가능하지 않은 전압 레벨로 상승할 수 있다. SD1및 SD2방전 스위치(610,612)는, Zt- 모드가 시작할 때(제 7 도 참조)t1및 t11에서 SI스위치(88)를 폐쇄시키기 바로 전이나 동시에 폐쇄시킴으로써 이러한 버퍼 캐패시터 전압 축적을 방지한다. 방전 스위치(610,612)의 폐쇄는 실질적으로 제로 스위치 전압(ZVS)에서 생긴다. SD1및 SD2스위치(610,612)가 폐쇄되는 경우, CC캐패시터(614)의 Vcc 전압은 LB버퍼 인덕터(95)로 방전된다. 방전 스위치(610,612)는, 버퍼 캐패시터(CC)의 선택된 전압 레벨이 복귀, 여기서 1.3 p.u. 될때까지 폐쇄된 상태로 유지될 수 있다. SD1및 SD2스위치의 개방은, 공진 캐패시터 전압(VCR)상에서의 클램핑을 해제시키도록 실질적으로 제로 스위치 전압(ZVS)에서 생긴다. 이러한 시점에서, 변환기의 부가적인 성능은 제 7 도를 참조하여 상기에 기술된 바와같을 수 있다.
[이 점]
특히, 제 1 도 내지 제 4 도의 변환기(22,100,200,300)에 의해 예시된 바와같은 본 발명의 변환기는, 대개 직렬 공진 변환기의 매력적인 특징을 손상시키지 않고서도 정적 전력 변환기의 선행 기술의 형태와 비용 경쟁적이다. 이들 특징은, 몇 가지를 댄다면, 양방향성인 4 개의 상한 동작능력, 저 전압으로부터 고 전압으로의 전력 이동(단계적 상승 모드 동작), 불균형인 부하에 영향을 미치지 않는 균형적인 정현 출력 전압의 발생, 및 공급 전압의 동적 변화에 대한 허용을 포함한다.
제 1 도 내지 제 4 도의 변환기를 비교하면, 본 발명의 변환기는 유리하게 DC 또는 AC 단상 입력 전력 또는 다상 입력 전력을 효과적으로 DC 또는 AC 단상 출력 전력 또는 다상 출력 전력으로 변환시킬 수 있는 것처럼 보인다.
다른 이점으로서, 본 발명의 변환기는 링크 전류 펄스의 첨두값을 최소화 및 제어할 수 있다. 링크 전류 펄스 첨두값을 최소화시키는 것은 선행 기술의 변환기와 비교하여 실제로 모든 변환기 구성 요소의 비용을 상당히 감소시킨다. 예를 들면, 전체 부하 동작 조건하에서, 본 발명의 변환기는 링크 전류 펄스의 평균값에 대한 첨두값의 비율을 제한할 수 있어서, 전체 펄스 사이클에 걸쳐, 이러한 비율은, 선행기술의 변환기에 의해 직면되는 바와 같이 배수이라기 보다는 단지 일부 만큼 1 을 초과한다.
또다른 이점으로서, 본 발명의 변환기는 종래의 전체 브릿지 직렬 공진 변환기에서 필요한 것보다 입/출력 스위치 조립체(40,50)에서의 많은 스위치를 최소화시킬 수 있다. 더군다나, 본 발명의 변환기는, 역 병렬 또는 역 직렬로 접속된 단일 방향성 스위치 쌍을 포함하는 양방향성 스위치나 비용이 드는 제어가능한 턴오프 스위치라기 보다는 오히려, 단일 방향성의 단일 TA및 TB사이리스터인 조립체(40,50)를 이루는 스위치의 가장 비용효과적인 형태를 사용한다. 더우기, 본 발명의 변환기는, 예정되지 않은 사이리스터 턴온을 방지하도록 입/출력 스위치, 필요에 따라서는 선행기술의 전체 브릿지 및 절반 브릿지 변환기의 양방향성 스위치와 직렬로 삽입되는 가포화 인덕터에 대한 필요성이 전혀 없다.
본 발명의 변환기는, 스위치 및 저장 요소의 전압 정격이 최소화되기 때문에 선행 기술의 변환기보다 경제적으로 구성된다. 예를들면, 제 20 도의 실시예에 있어서, 본 발명의 변환기는 공진 캐패시터 양단의 최대 전압을 제한함으로써 비소비성 설계 기준을 만족시킨다. 이러한 제한 특징은, 선행 기술의 변환기의 경우에서 직면되는 바와 같이, 최대 라인 - 라인 입력 또는 출력 전압의 배수라기 보다는 오히려, 최대 라인 - 라인 입력 또는 출력 전압보다 단지 일부만이 큰 값으로 최대 저지 전압을 다시 제한한다.
본 발명은 또한 공급원(24,124 또는 224), 및 부하(25,125 또는 325)사이로 단일 방향성이든 양방향성이든 전력 이동을 제어하는 방법을 제공한다. 예시된 방법은 실질적으로 제로 전류 스위칭(ZCS)또는 실질적으로 제로 전압 스위칭(ZVS)을 사용함으로써 모든 변환기 스위치에 대한 최소 스위칭 손실을 보장한다.
본 발명의 예시된 방법은, 펄스 높이, 펄스 폭, 및 각각의 펄스 사이클의 폭을 포함하는, 링크 전류 펄스 특성의 유동적인 제어를 제공한다. 즉, 각각의 사이클의 제로 및 비-제로 세그먼트의 폭은 제어가능하다. 이러한 유동적인 방법은, 전체 부하 조건보다 적은 부하조건에서 동작하는 경우 높은 변환기 효율을 유리하게 지지하는 데 사용될 수 있다.
여러 바람직한 실시예에 대하여 본 발명의 원리를 예시 및 기술하였지만, 당업자라면 본 발명이 그러한 원리로부터 이탈하지 않고서도 배치 및 세부사항 면에서 수정될 수 있다는 것이 자명하다. 예를 들면, 링크 전류 합성기(70, 270)의 다른 배치뿐만 아니라, MTSL 및 USGL 제어기, 입/출력 감지기, 필터 및 스위치 조립체가 사용될 수 있다. 첨부된 특허청구의 범위 및 사상 내에 있는 그러한 변형 모두를 청구하고자 한다.

Claims (71)

  1. 제 1 및 제 2 회로 사이에 에너지를 교환하는 단일 극성의 직렬 공진 변환기에 있어서, 제 1 및 제 2 회로 각각에 연결하기 위한 제 1 및 제 2 스위치 조립체; 상기 제 1 및 제 2 스위치 조립체 사이에 연결되어 있으며, 직렬관계에 있는 공진 캐패시터 및 공진 인덕터를 지니는 공진 탱크; 및 상기 공진 캐패시터에 연결되어 있는 링크 전류 합성기로서, 합성기 제어신호에 응답하여 단일 극성의 링크 전류 펄스의 열로서 링크 전류를 발생시키고, 각각의 펄스는, 상기 합성기에 의하여 제어되는 조정가능한 지속기간의 제로(zero) 전류 세그먼트 및 비-제로(non-zero) 전류 세그먼트를 가지며, 상기 합성기는 각각의 단일 극성의 링크 전류펄스를 개시함에 있어서 상기 공진 탱크의 발진을 불활성화시키기 위하여 상기 공진 캐패시터와 직렬로 연결된 저지 스위치를 가지는 링크 전류 합성기를 포함하는 단일 극성의 직렬 공진 변환기.
  2. 제1항에 있어서, 상기 링크 전류 합성기가 적어도 하나의 스위치를 포함하고, 최대한 하나의 스위치가 에너지 교환시 도통하는 단일 극성의 직렬 공진 변환기.
  3. 제2항에 있어서, 상기 링크 전류 합성기가 제로 전압 및 제로 전류 중 적어도 하나에서 각각의 합성기 스위치를 스위칭하기 위한 적어도 하나의 인덕터 요소를 포함하는 단일 극성의 직렬 공진 변환기.
  4. 제2항에 있어서, 각각의 변환기 스위치의 전압을 제한하기 위해 상기 공진 캐패시터와 병렬관계에 있는 비소비성 전압 클램핑 디바이스를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  5. 제4항에 있어서, 상기 전압 클램핑 디바이스는 제 1 쌍의 다이오드의 브릿지 배치, 제 2 쌍의 다이오드와 각각 병렬로 연결된 한쌍의 제어가능한 방전 스위치, 및 상기 공진 캐패시터와 병렬로 상기 브릿지 배치에 연결된 DC 버퍼 캐패시터를 포함하는 단일 극성의 직렬 공진 변환기.
  6. 제1항에 있어서, 상기 저지 스위치는 공진 발진을 통한 고유 정류에 의해 턴오프되는 사이리스터를 포함하는 단일 극성의 직렬 공진 변환기.
  7. 제1항에 있어서, 상기 제 1 및 제 2 스위치 조립체 각각은 사이리스터 브릿지를 포함하는 단일 극성의 직렬 공진 변환기.
  8. 제7항에 있어서, 상기 변환기는 상기 제 1 및 제 2 스위치 조립체가 실질적으로 제로 전압 및 전류에서 턴온되고, 공진 발진을 통한 고유 정류에 의해 턴오프되도록 게이트 신호를 발생시키기 위한 제어기를 부가적으로 포함하는 단일극성의 직렬 공진 변환기.
  9. 제1항에 있어서, 상기 합성기는 적어도 하나의 다이오드 및 적어도 하나의 방전 스위치를 포함하며, 각각의 다이오드는 실질적으로 제로 전압에서 도통상태로 되고, 각각의 방전 스위치는 실질적으로 제로 전압에서 턴온 및 턴오프되는 단일 극성의 직렬 공진 변환기.
  10. 제1항에 있어서, 상기 링크 전류 합성기는 상기 링크 전류 펄스를 클램핑시키도록 상기 합성기에 연결된 링크 전류 버퍼 디바이스를 포함하는 단일 극성의 직렬 공진 변환기.
  11. 제1항에 있어서, 상기 링크 전류, 및 상기 제 1 및 제 2 회로의 전류 및 전압을 감시하고, 그에 응답하여 감지기 신호를 발생시키는 복수개의 감지기, 및 상기 감지기 신호에 응답하여 합성기 제어 신호를 발생시키는 제어기를 부가적으로 포함하는 단일극성의 직렬 공진 변환기.
  12. 제1항에 있어서, 상기 공진 인덕터 및 상기 저지 스위치를 포함하는 요소의 그룹중 한 요소와 직렬관계에 있는 가포화 인덕터를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  13. 제1항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 스위치 조립체와 직렬로 연결되어 있는 단일극성의 직렬 공진 변환기.
  14. 제1항에 있어서, 상기 제 1 및 제 2 스위치 조립체 각각은 게이트 신호에 각각 응답하는 복수개의 사이리스터의 브릿지 배치를 포함하고, 제 1 및 제 2 필터 조립체는 상기 각각의 제 1 및 제 2 회로에 연결되어 있으며, 상기 저지 스위치는 공진 발진을 통한 고유 정류에 의해 턴오프되는 사이리스터를 포함하고, 상기 링크 전류 합성기는, 적어도 하나의 방전 스위치로서, 최대한 하나의 방전 스위치가 에너지 교환시 도통하며, 각각의 방전 스위치는 실질적으로 제로 전압에서 턴온 및 턴오프되는 방전 스위치; 적어도 하나의 다이오드로서, 각각의 다이오드가 실질적으로 제로 전압에서 도통상태로 되는 다이오드; 상기 합성기에 연결된 링크 전류 버퍼 디바이스; 제로 전압 및 제로 전류 중 적어도 하나의 시기에 각각의 합성기 스위치를 스위칭하기 위한 적어도 하나의 인덕터 요소를 포함하며, 상기 변환기는 복수개의 변환기 스위치의 전압을 제한하도록 상기 공진 캐패시터와 병렬관계에 있는 비소비성 전압 클램핑 디바이스를 또한 포함하고, 상기 전압 클램핑 디바이스는, 제 1 쌍의 다이오드의 브릿지 배치, 제 2 쌍의 다이오드와 각각 병렬로 연결된 한쌍의 제어가능한 방전 스위치, 및 상기 공진 캐패시터와 병렬로 상기 클램핑 브릿지 배치에 연결된 DC 버퍼 캐패시터를 포함하며, 그리고 상기 변환기는 상기 제 1 및 제 2 스위치 조립체의 사이리스터들이 실질적으로 제로 전압 및 전류에서 턴온되고 공진 발진을 통한 고유 정류에 의해 턴오프되도록 하기 위하여, 상기 사이리스터들을 위한 게이트 신호를 발생시키는 제어기를 부가적으로 포함하는 단일극성의 직렬 공진 변환기.
  15. 제14항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 스위치 조립체와 직렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  16. 제1항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 스위치 조립체와 병렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  17. 제16항에 있어서, 상기 제 1 및 제 2 회로는 공통 중성 전위를 공유하는 접지된 시스템을 포함하고, 상기 변환기는 상기 중성 전위에 상기 공진 탱크를 선택적으로 연결시키기 위한 제 1 의 단락 사이리스터, 및 상기 중성 전위에 상기 저지 스위치를 선택적으로 연결시키기 위한 제 2 의 단락 사이리스터를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  18. 제1항에 있어서, 상기 제 1 회로는 2 개의 도체를 지니는 DC 시스템을 포함하며, 상기 변환기는 상기 제 1 회로의 2 개의 DC 도체에 걸쳐서 연결하는 제 1 의 종단 캐패시터 필터를 부가적으로 포함하고, 상기 제 1 스위치 조립체는 상기 제 1 회로의 DC 도체와 직렬로 연결하는 제 1 의 사이리스터, 및 2 개의 DC 도체에 걸쳐서 연결하기 위한 자유자재 동작 다이오드를 포함하는 단일 극성의 직렬 공진 변환기.
  19. 제1항에 있어서, 상기 제 1 회로는 AC 시스템을 포함하고, 상기 제 1 스위치 조립체는, 2 개의 DC 브릿지 출력 도체를 갖는 DC 출력 및 상기 제 1 회로에 연결하기 위한 AC 입력을 지니는 다이오드 브릿지 어셈블리, 상기 2 개의 브릿지 출력 도체에 걸쳐서 연결하는 제 1 의 종단 캐패시터 필터, 및 하나의 브릿지 출력 도체와 직렬로 연결하는 제 1 의 사이리스터, 및 상기 2 개의 브릿지 출력 도체에 걸쳐서 연결하는 자유자재 동작 다이오드를 포함하는 단일 극성의 직렬 공진 변환기.
  20. 제 1 및 제 2 회로 사이로 에너지를 교환하는 단일 극성의 직렬 공진 변환기에 있어서, 각각의 제 1 및 제 2 회로에 연결하기 위한 제 1 및 제 2 스위치 조립체; 상기 제 1 및 제 2 스위치 조립체 사이에 연결되어 있으며, 직렬 관계에 있는 공진 캐패시터 및 공진 인덕터를 지니는 공진 탱크; 상기 공진 캐패시터에 연결되어 있고, 합성기 제어신호에 응답하여 단일 극성의 링크 전류 펄스의 열을 포함하는 링크 전류를 발생시키는 링크 전류 합성기로서, 각각의 펄스가 비-제로 세그먼트를 포함하고 인접 펄스는 제로 전류 세그먼트에 의해 분리되며, 상기 제로 및 비-제로 전류 세그먼트가 지속기간 내에서 상기 합성기에 의하여 제어가능한 링크 전류 합성기; 및 상기 공진 캐패시터와 직렬 관계에 있는 저지 스위치를 포함하는 단일 극성의 직렬 공진 변환기.
  21. 제20항에 있어서, 상기 링크 전류 합성기는 적어도 하나의 스위치를 포함하고, 최대한 하나의 스위치가 에너지 교환시 도통하는 단일 극성의 직렬 공진 변환기.
  22. 제21항에 있어서, 상기 링크 전류 합성기는 제로 전압 및 제로 전류 중 적어도 하나에서 각각의 합성기 스위치를 스위칭하기 위한 적어도 하나의 인덕터 요소를 포함하는 단일 극성의 직렬 공진 변환기.
  23. 제21항에 있어서, 각각의 변환기 스위치의 전압을 제한하도록 상기 공진 캐패시터와 병렬관계에 있는 비소비성 전압 클랭핑 디바이스를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  24. 제23항에 있어서, 상기 전압 클램핑 디바이스는 제 1 쌍의 다이오드의 브릿지 배치, 제 2 쌍의 다이오드와 각각 병렬로 연결된 한쌍의 제어가능한 방전 스위치, 및 상기 공진 캐패시터와 병렬로 상기 브릿지 배치에 연결된 DC 버퍼 캐패시터를 포함하는 단일 극성의 직렬 공진 변환기.
  25. 제20항에 있어서, 상기 저지 스위치는 공진 발진을 통한 고유 정류에 의해 턴오프되는 사이리스터를 포함하는 단일 극성의 직렬 공진 변환기.
  26. 제20항에 있어서, 상기 제 1 및 제 2 스위치 조립체 각각은 사이리스터 브릿지를 포함하는 단일 극성의 직렬 공진 변환기.
  27. 제26항에 있어서, 상기 변환기는 상기 제 1 및 제 2 스위치 조립체의 사이리스터가 실질적으로 제로 전압 및 전류에서 턴온되고, 공진 발진을 통한 고유 정류에 의해 턴오프되도록 게이트 신호를 발생시키기 위한 제어기를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  28. 제20항에 있어서, 상기 합성기는 적어도 하나의 다이오드 및 적어도 하나의 방전 스위치를 포함하며, 각각의 다이오드는 실질적으로 제로 전압에서 도통상태로 되고, 각각의 방전 스위치는 실질적으로 제로 전압에서 턴온 및 턴오프되는 단일 극성의 직렬 공진 변환기.
  29. 제20항에 있어서, 상기 링크 전류 합성기는 상기 링크 전류 펄스를 클램핑시키기 위해 상기 합성기에 연결된 링크 전류 버퍼 디바이스를 포함하는 단일 극성의 직렬 공진 변환기.
  30. 제20항에 있어서, 상기 링크 전류, 및 상기 제 1 및 제 2 회로의 전류 및 전압을 감시하고, 그에 응답하여 감지기 신호를 발생시키는 복수개의 감지기, 및 상기 감지기 신호에 응답하여 합성기 제어 신호를 발생시키는 제어기를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  31. 제20항에 있어서, 상기 공진 인덕터 및 상기 저지 스위치를 포함하는 요소의 그룹 중 하나의 요소와 직렬 관계에 있는 가포화 인덕터를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  32. 제20항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 회로와 직렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  33. 제20항에 있어서, 상기 제 1 및 제 2 스위치 조립체 각각은 게이트 신호에 각각 응답하는 복수개의 사이리스터의 브릿지 배치를 포함하며, 제 1 및 제 2 필터 조립체는 상기 각각의 제 1 및 제 2 회로에 연결되어 있고, 상기 저지 스위치는 공진 발진을 통한 고유 정류에 의해 턴오프되는 사이리스터를 포함하며, 상기 링크 전류 합성기는, 적어도 하나의 방전 스위치로서, 최대한 하나의 방전 스위치가 에너지 교환시 도통하며, 각각의 방전 스위치가 실질적으로 제로 전압에서 턴온 및 턴오프되는 방전 스위치; 적어도 하나의 다이오드로서, 각각의 다이오드는 실질적으로 제로 전압에서 도통상태로 되는 다이오드; 상기 합성기에 연결된 링크 전류 버퍼 디바이스; 제로 전압 및 제로 전류 중 적어도 하나의 시기에 각각의 합성기 스위치를 스위칭하기 위한 적어도 하나의 인덕터 요소를 포함하고, 상기 변환기는 상기 복수개의 변환기 스위치의 전압을 제한하도록 상기 공진 캐패시터와 병렬관계에 있는 비소비성 전압 클램핑 디바이스를 또한 포함하고, 상기 전압 클램핑 디바이스는, 제 1 쌍의 다이오드의 브릿지 배치, 제 2 쌍의 다이오드와 각각 병렬로 연결된 한 쌍의 제어가능한 방전 스위치, 및 상기 공진 캐패시터와 병렬로 상기 클램핑 브릿지 배치에 연결된 DC 버퍼 캐패시터를 포함하며, 상기 변환기는 상기 제 1 및 제 2 스위치 조립체의 사이리스터들이 실질적으로 제로 전압 및 전류에서 턴온되고, 공진 발진을 통한 고유 정류에 의해 턴오프되도록 하기 위하여, 상기 사이리스터들을 위한 게이트 신호를 발생시키는 제어기를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  34. 제33항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 회로와 직렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  35. 제20항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 회로와 병렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  36. 제35항에 있어서, 상기 제 1 및 제 2 회로는 공통 중성 전위를 공유하는 접지된 시스템을 포함하며, 상기 변환기는 상기 중성 전위에 상기 공진 탱크를 선택적으로 연결시키기 위한 제 1 의 단락 사이리스터, 및 상기 중성 전위에 상기 저지 스위치를 선택적으로 연결시키기 위한 제 2 의 단락 사이리스터를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  37. 제20항에 있어서, 상기 제 1 회로는 2 개의 도체를 지니는 DC 시스템을 포함하고, 상기 변환기는 상기 제 1 회로의 2 개의 DC 도체에 걸쳐서 연결하기 위한 제 1 의 종단 캐패시터 필터를 부가적으로 포함하며, 상기 제 1 스위치 조립체는 상기 제 1 회로의 DC 도체와 직렬로 연결하는 제 1 의 사이리스터, 및 상기 2 개의 DC 도체에 걸쳐서 연결하는 자유자재 동작 다이오드를 포함하는 단일 극성의 직렬 공진 변환기.
  38. 제20항에 있어서, 상기 제 1 회로는 AC 를 포함하며, 상기 제 1 스위치 조립체는, 2 개의 DC 브릿지 출력 도체를 갖는 DC 출력, 및 상기 제 1 회로에 연결하기 위한 AC 입력을 지니는 다이오드 브릿지 조립체, 상기 2 개의 브릿지 출력 도체에 걸쳐서 연결하는 제 1 의 종단 캐패시터 필터, 및 한 개의 브릿지 출력 도체와 직렬로 연결하는 제 1 의 사이리스터, 및 상기 2 개의 브릿지 출력 도체에 걸쳐서 연결하는 자유자재 동작 다이오드를 포함하는 단일 극성의 직렬 공진 변환기.
  39. 제 1 및 제 2 회로 사이로 에너지를 교환하는 단일 극성의 직렬 공진 변환기에 있어서, 각각의 제 1 및 제 2 회로에 연결하기 위한 제 1 및 제 2 스위치 조립체; 상기 제 1 및 제 2 회로를 서로 연결시키기 위한 공진 탱크; 상기 공진 탱크에 연결되어 있는 링크 전류 합성기로서, 합성기 제어신호에 응답하여 단일 극성의 전류 펄스의 열로서 링크 전류를 발생시키고, 각각의 펄스는, 상기 합성기에 의하여 독립적으로 제어되는 조정가능한 지속기간의 제로 전류 세그먼트 및 비-제로 전류 세그먼트를 가지는 링크 전류 합성기; 및 에너지 교환 중에 상기 링크 전류를 선택된 값으로 클램핑시키도록 상기 합성기에 연결된 링크 전류 버퍼 디바이스를 포함하는 단일 극성의 직렬 공진 변환기.
  40. 제39항에 있어서, 상기 링크 전류 합성기는 적어도 하나의 스위치를 포함하고, 최대한 하나의 스위치가 에너지 교환시 도통하는 단일 극성의 직렬 공진 변환기.
  41. 제40항에 있어서, 상기 링크 전류 합성기는 제로 전압 및 제로 전류 중 적어도 하나에서 각각의 합성기 스위치를 스위칭하기 위한 적어도 하나의 인덕터 요소를 포함하는 단일 극성의 직렬 공진 변환기.
  42. 제40항에 있어서, 각각의 변환기 스위치의 전압을 제한하도록 상기 공진 캐패시터와 병렬관계에 있는 비소비성 전압 클램핑 디바이스를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  43. 제42항에 있어서, 상기 전압 클램핑 디바이스는 제 1 쌍의 다이오드의 브릿지 배치, 제 2 쌍의 다이오드와 각각 병렬로 연결된 한쌍의 제어가능한 방전 스위치, 및 상기 공진 캐패시터와 병렬로 상기 브릿지 배치에 연결된 DC 버퍼 캐패시터를 포함하는 단일 극성의 직렬 공진 변환기.
  44. 제39항에 있어서, 상기 제 1 및 제 2 스위치 조립체 각각은 사이리스터 브릿지를 포함하는 단일 극성의 직렬 공진 변환기.
  45. 제44항에 있어서, 상기 변환기는 상기 제 1 및 제 2 스위치 조립체의 사이리스터가 실질적으로 제로 전압 및 전류에서 턴온되고, 공진 발진을 통한 고유 정류에 의해 턴오프 되도록 게이트 신호를 발생시키기 위한 제어기를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  46. 제39항에 있어서, 상기 합성기는 적어도 하나의 다이오드 및 적어도 하나의 방전 스위치를 포함하며, 각각의 다이오드는 실질적으로 제로 전압에서 도통상태로 되고, 각각의 방전 스위치는 실질적으로 제로 전압에서 턴온 및 턴오프되는 단일 극성의 직렬 공진 변환기.
  47. 제39항에 있어서, 상기 변환기는 상기 공진 캐패시터와 직렬로 연결된 저지 스위치를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  48. 제47항에 있어서, 상기 공진 인덕터 및 상기 저지 스위치를 포함하는 요소의 그룹 중 하나의 요소와 직렬 관계에 있는 가포화 인덕터를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  49. 제39항에 있어서, 상기 저지 스위치는 공진 발진을 통한 고유 정류에 의해 턴오프되는 사이리스터를 포함하는 단일 극성의 직렬 공진 변환기.
  50. 제39항에 있어서, 상기 링크 전류, 및 상기 제 1 및 제 2 회로의 전류 및 전압을 감시하며, 그에 응답하여 감지기 신호를 발생시키는 복수개의 감지기, 및 상기 감지기 신호에 응답하여 합성기 제어 신호를 발생시키는 제어기를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  51. 제39항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 회로와 직렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  52. 제39항에 있어서, 상기 제 1 및 제 2 스위치 조립체 각각은 게이트 신호에 각각 응답하는 복수개의 사이리스터의 브릿지 배치를 포함하고, 제 1 및 제 2 필터 조립체는 상기 각각의 제 1 및 제 2 회로에 연결되어 있으며, 상기 링크 전류 합성기는, 적어도 하나의 방전 스위치로서, 최대한 하나의 방전 스위치가 에너지 교환시 도통하며, 각각의 방전 스위치는 실질적으로 제로 전압에서 턴온 및 턴오프되는 방전 스위치; 적어도 하나의 다이오드로서, 각각의 다이오드는 실질적으로 제로 전압에서 도통상태로 되는 다이오드; 상기 합성기에 연결된 링크 전류 버퍼 디바이스; 제로 전압 및 제로 전류 중 적어도 하나의 시기에 각각의 합성기 스위치를 스위칭하기 위한 적어도 하나의 인덕터 요소를 포함하고, 상기 변환기는 상기 복수개의 변환기 스위치의 전압을 제한하도록 상기 공진 캐패시터와 병렬 관계에 있는 비소비성 전압 클램핑 디바이스를 또한 포함하고, 상기 전압 클램핑 디바이스는, 제 1 쌍의 다이오드의 브릿지 배치, 제 2 쌍의 다이오드와 각각 병렬로 연결된 한쌍의 제어가능한 방전 스위치, 및 상기 공진 캐패시터와 병렬로 상기 클램핑 브릿지 배치에 연결된 DC 버퍼 캐패시터를 포함하며, 그리고, 상기 변환기는 상기 제 1 및 제 2 스위치 조립체의 사이리스터가 실질적으로 제로 전압 및 전류에서 턴온되고, 공진 발진을 통한 고유 정류에 의해 턴오프되도록 게이트 신호를 발생시키기 위한 제어기를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  53. 제52항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 회로와 직렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  54. 제39항에 있어서, 상기 공진 탱크는 상기 제 1 및 제 2 회로와 병렬로 연결되어 있는 단일 극성의 직렬 공진 변환기.
  55. 제54항에 있어서, 상기 제 1 및 제 2 회로는 공통 중성 전위를 공유하는 접지된 시스템을 포함하며, 상기 변환기는 상기 공진 캐패시터에 직렬로 연결된 저지 스위치, 및 상기 중성 전위에 상기 공진 탱크를 선택적으로 연결시키기 위한 제 1 의 단락 사이리스터, 및 상기 중성 전위에 상기 저지 스위치를 선택적으로 연결시키기 위한 제 2 의 단락 사이리스터를 부가적으로 포함하는 단일 극성의 직렬 공진 변환기.
  56. 제39항에 있어서, 상기 제 1 회로는 2 개의 도체는 지니는 DC 시스템을 포함하고, 상기 변환기는 제 1 회로의 2 개의 DC 도체에 걸쳐서 연결하는 제 1 의 종단 캐패시터 필터를 부가적으로 포함하며, 상기 제 1 스위치 조립체는 상기 제 1 회로의 DC 도체와 직렬로 연결하는 제 1 의 사이리스터, 및 상기 2 개의 DC 도체에 걸쳐서 연결하는 자유자재 동작 다이오드를 포함하는 단일 극성의 직렬 공진 변환기.
  57. 제39항에 있어서, 상기 제 1 회로는 AC 시스템을 포함하며, 상기 제 1 스위치 조립체는, 2 개의 DC 브릿지 출력 도체를 갖는 DC 출력, 및 상기 제 1 회로에 연결하는 AC 입력을 지니는 다이오드 브릿지 조립체, 상기 2 개의 브릿지 출력 도체에 걸쳐서 연결하는 제 1 의 종단 캐패시터 필터, 및 하나의 브릿지 출력 도체와 직렬로 연결하는 제 1 사이리스터, 및 상기 2 개의 브릿지 출력 도체에 걸쳐서 연결하는 자유자재 동작 다이오드를 포함하는 단일 극성의 직렬 공진 변환기.
  58. 제 1 및 제 2 회로사이로 전력을 변환시키는 방법에 있어서, 공진 발진을 통해 개시 및 종료되며, 각각의 펄스가 제로 진폭 세그먼트와 비-제로 진폭 세그먼트를 지니는 실질적으로 정방형파인 단일 극성의 링크 전류 펄스의 열을 포함하는 링크 전류를 합성하는 단계; 및 각각의 링크 전류 펄스의 제로 진폭 세그먼트 및 비-제로 진폭 세그먼트의 지속기간들을 상기 세그먼트 지속기간들을 독립적으로 조절함에 의하여 제어하는 단계를 포함하는 방법.
  59. 제58항에 있어서, 상기 방법은 상기 제 1 및 제 2 회로를 서로 연결시키는 복수개의 스위치를 스위칭하는 단계를 부가적으로 포함하며, 상기 제어 단계는 실질적으로 제로 전압 및 제로 전류에서 복수개의 스위치를 스위칭하도록 상기 스위칭 단계를 제어하는 단계를 포함하는 에너지 교환 방법.
  60. 제58항에 있어서, 상기 합성 단계는 폐쇄 루프 변조 기술을 사용하여 상기 링크 전류를 합성시키는 단계를 포함하는 에너지 교환 방법.
  61. 제58항에 있어서, 상기 합성 단계는 조절가능한 전류 모드에서 동작하도록 상기 링크 전류를 합성시키는 단계를 포함하는 에너지 교환 방법.
  62. 제58항에 있어서, 상기 합성 단계는 조절가능한 전압 모드에서 동작하도록 상기 링크 전류를 합성시키는 단계를 포함하는 에너지 교환 방법.
  63. 제58항에 있어서, 각각의 링크 전류 펄스의 진폭을 선택된 값으로 제한하는 단계를 부가적으로 포함하는 에너지 교환 방법.
  64. 제58항에 있어서, 제한 단계는 각각의 링크 전류 펄스의 진폭을, 상기 제 1 및 제 2 회로 중 하나의 정격 최대 전류를 기초로 한 단위 당 1.5 보다 작은 선택된 값으로 제한하는 단계를 포함하는 에너지 교환 방법.
  65. 제58항에 있어서, 상기 제어 단계는 상기 제 1 및 제 2 회로사이로의 전력의 양방향성 이동을 허용하는 단계를 포함하는 에너지 교환 방법.
  66. 제58항에 있어서, 상기 제어 단계는 상기 제 1 및 제 2 회로의 보다 낮은 전압 레벨에서 보다 높은 전압 레벨로의 전력 이동을 허용하는 단계를 포함하는 에너지 교환 방법.
  67. 제58항에 있어서, 상기 합성 단계는 폐쇄 루프 변조 기술을 사용하여 상기 링크 전류를 합성시키는 단계를 포함하며, 상기 방법은, 상기 제 1 및 제 2 회로 중 하나의 정격 최대 전류를 기초로 한 단위 당 1.5 보다 작은 선택된 값으로 각각의 링크 전류 펄스의 진폭을 제한하는 단계, 및 상기 제 1 및 제 2 회로를 서로 연결시키는 복수개의 스위치를 스위칭하는 단계를 부가적으로 포함하고, 상기 제어 단계는, 상기 제 1 및 제 2 회로의 보다 낮은 전압 레벨에서 보다 높은 전압 레벨로 상기 제 1 및 제 2 회로의 사이로의 전력의 양방향성 이동을 제공하는 단계, 및 실질적으로 제로 전압 및 제로 전류에서 복수개의 스위치를 스위칭하도록 상기 스위칭 단계를 제어하는 단계를 포함하는, 에너지 교환 방법.
  68. 제59항에 있어서, 상기 제어 단계는 상기 복수개의 스위치 각각의 양단에 걸린 전압을 제한하는 단계를 포함하는 에너지 교환 방법.
  69. 단일 극성의 직렬 공진 변환기가, 제어가능한 지속기간을 가진 제로 전류 세그먼트 및 비-제로 전류 세그먼트를 각각 가진 단일 극성의 링크 전류 펄스의 열로서, 링크 전류를 발생시키도록, 공진 캐패시터, 공진 인덕터, 및 저지 스위치의 직렬 결합을 링크 전류 버퍼 디바이스와 연결시키며, 상기 공진 캐패시터 및 공진 인덕터가 제 1 접합부분에서 서로 연결되어 있고, 상기 공진 캐패시터 및 저지 스위치가 제 2 접합부분에서 서로 연결되어 있는 링크 전류 합성기에 있어서, 제 1, 제 2 및 제 3 의 노드; 상기 제 1 접합부분을 상기 제 1 노드에서 상기 버퍼 디바이스에 연결시키는 개시 스위치; 상기 제 1 노드에 연결된 버퍼 스위치; 및 공진 발진을 통해 상기 링크 전류를 개시하도록 상기 버퍼 스위치에 연결된 개시 인덕터를 포함하는 링크 전류 합성기.
  70. 다이오드를 포함하는 저지 스위치를 갖는 변환기에 사용되는 청구범위 제69항에 따른 링크 전류 합성기에 있어서, 상기 개시 및 버퍼 스위치 각각은 사이리스터를 포함하고, 상기 개시 인덕터는 상기 제 2 접합부분에 연결되어 있는 링크 전류 합성기.
  71. 사이리스터를 포함하는 저지 스위치를 갖는 변환기에 사용되는 청구범위 제69항에 따른 링크 전류 합성기에 있어서, 상기 버퍼 스위치는 상기 제 1 및 제 2 노드사이에 연결되어 있으며, 상기 개시 인덕터는 제 3 노드에서 상기 링크 전류 버퍼 디바이스및 상기 저지 스위치에 연결되어 있고, 상기 합성기는, 상기 개시 인덕터를 상기 제 2 노드에서 상기 개시 스위치에 연결시키는 버퍼 다이오드, 상기 제 2 접합 부분에의 연결을 위해 상기 제 2 노드에 연결된 종단 다이오드, 및 종단 사이리스터가 상기 제 2 노드에 연결되어 있으며, 종단 인덕터가 상기 제 1 접합 부분에 연결되어 있는 직렬 연결된 종단 인덕터 및 종단 사이리스터를 부가적으로 포함하는, 링크 전류 합성기.
KR1019950701426A 1992-10-14 1993-10-08 단일 극성의 직렬 공진 변환기 KR100278500B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/963,386 US5412557A (en) 1992-10-14 1992-10-14 Unipolar series resonant converter
US07/963386 1992-10-14
PCT/US1993/009671 WO1994009559A1 (en) 1992-10-14 1993-10-08 Unipolar series resonant converter

Publications (2)

Publication Number Publication Date
KR950703810A KR950703810A (ko) 1995-09-20
KR100278500B1 true KR100278500B1 (ko) 2001-01-15

Family

ID=25507173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950701426A KR100278500B1 (ko) 1992-10-14 1993-10-08 단일 극성의 직렬 공진 변환기

Country Status (10)

Country Link
US (1) US5412557A (ko)
EP (1) EP0665995B1 (ko)
KR (1) KR100278500B1 (ko)
AT (1) ATE191997T1 (ko)
AU (1) AU677799B2 (ko)
BR (1) BR9307254A (ko)
CA (1) CA2145197A1 (ko)
DE (1) DE69328433T2 (ko)
TW (1) TW281826B (ko)
WO (1) WO1994009559A1 (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574636A (en) * 1994-09-09 1996-11-12 Center For Innovative Technology Zero-voltage-transition (ZVT) 3-phase PWM voltage link converters
US5559685A (en) * 1994-10-12 1996-09-24 Electronic Power Conditioning, Inc. Voltage clamped parallel resonant converter with controllable duty cycle
US5617308A (en) * 1994-11-10 1997-04-01 Otis Elevator Company Noise-immune, clamped, resonant link inverter
US5783799A (en) * 1996-01-11 1998-07-21 Illinois Tool Works Inc. Series resonant converter, and method and apparatus for control thereof
US5742503A (en) * 1996-03-25 1998-04-21 National Science Council Use of saturation relay feedback in PID controller tuning
US5774351A (en) * 1996-05-21 1998-06-30 National Science Council Series resonant DC-to-AC inverter system
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
SE514920C2 (sv) * 1997-03-24 2001-05-14 Abb Ab Elkraftanläggning med lik- och växelspänningsnät innefattande detektering av obalanstillstånd hos strömriktare
WO1998058439A1 (en) * 1997-06-19 1998-12-23 Wisconsin Alumni Research Foundation Current stiff converters with resonant snubbers
US6124581A (en) * 1997-07-16 2000-09-26 Illinois Tool Works Inc. Method and apparatus for producing power for an induction heating source
US6091615A (en) * 1997-11-28 2000-07-18 Denso Corporation Resonant power converter
US6108220A (en) * 1998-02-20 2000-08-22 Union Switch & Signal, Inc. Solid state fail-safe control of an AC load utilizing synchronous switching
US6433505B2 (en) 1998-09-25 2002-08-13 Michael Saman, Jr. Phase shifting network
DE19845851A1 (de) * 1998-10-05 2000-04-06 Asea Brown Boveri Verfahren und Regelungseinrichtung zur Stabilisierung eines Stromversorgungsnetzes
JP4284478B2 (ja) * 1998-12-28 2009-06-24 株式会社安川電機 インバータ装置
US6163019A (en) * 1999-03-05 2000-12-19 Abb Metallurgy Resonant frequency induction furnace system using capacitive voltage division
US6118678A (en) * 1999-06-10 2000-09-12 Limpaecher; Rudolf Charge transfer apparatus and method therefore
US6259615B1 (en) 1999-07-22 2001-07-10 O2 Micro International Limited High-efficiency adaptive DC/AC converter
US6804129B2 (en) * 1999-07-22 2004-10-12 02 Micro International Limited High-efficiency adaptive DC/AC converter
US6442047B1 (en) 1999-10-08 2002-08-27 Lambda Electronics, Inc. Power conversion apparatus and methods with reduced current and voltage switching
US6633154B1 (en) * 2000-01-04 2003-10-14 William B. Duff, Jr. Method and circuit for using polarized device in AC applications
US6531831B2 (en) 2000-05-12 2003-03-11 O2Micro International Limited Integrated circuit for lamp heating and dimming control
US6501234B2 (en) * 2001-01-09 2002-12-31 02 Micro International Limited Sequential burst mode activation circuit
US6570344B2 (en) 2001-05-07 2003-05-27 O2Micro International Limited Lamp grounding and leakage current detection system
EP1400008A1 (en) * 2001-05-24 2004-03-24 Comair Rotron, Inc. Stator with multiple winding configurations
US6631080B2 (en) * 2001-06-06 2003-10-07 Hybrid Power Generation Systems Llc Systems and methods for boosting DC link voltage in turbine generators
US6466460B1 (en) 2001-08-24 2002-10-15 Northrop Grumman Corporation High efficiency, low voltage to high voltage power converter
DE10146527A1 (de) * 2001-09-21 2003-04-24 Siemens Ag Umrichter mit einem netz- und lastseitigen selbstgeführten Pulsstromrichter
US7515446B2 (en) * 2002-04-24 2009-04-07 O2Micro International Limited High-efficiency adaptive DC/AC converter
US6856519B2 (en) 2002-05-06 2005-02-15 O2Micro International Limited Inverter controller
US6873322B2 (en) * 2002-06-07 2005-03-29 02Micro International Limited Adaptive LCD power supply circuit
US6949912B2 (en) 2002-06-20 2005-09-27 02Micro International Limited Enabling circuit for avoiding negative voltage transients
US6756769B2 (en) 2002-06-20 2004-06-29 O2Micro International Limited Enabling circuit for avoiding negative voltage transients
US6684820B1 (en) * 2002-10-01 2004-02-03 James E. Davis Animal control system
US6778415B2 (en) * 2003-01-22 2004-08-17 O2Micro, Inc. Controller electrical power circuit supplying energy to a display device
US7057611B2 (en) * 2003-03-25 2006-06-06 02Micro International Limited Integrated power supply for an LCD panel
US6936975B2 (en) * 2003-04-15 2005-08-30 02Micro International Limited Power supply for an LCD panel
US6897698B1 (en) 2003-05-30 2005-05-24 O2Micro International Limited Phase shifting and PWM driving circuits and methods
US6853166B1 (en) * 2003-08-21 2005-02-08 Altek Corp. Capacitance charge device with adjustable clamping voltage
FI116336B (fi) * 2003-12-05 2005-10-31 Vacon Oyj Taajuusmuuttajan tasajännitevälipiirin suodatuskondensaattorin lataus
US7394209B2 (en) * 2004-02-11 2008-07-01 02 Micro International Limited Liquid crystal display system with lamp feedback
JP2007212441A (ja) * 2006-01-12 2007-08-23 Nissan Motor Co Ltd 電圧検出装置
US9678519B1 (en) * 2006-06-06 2017-06-13 Ideal Power, Inc. Voltage control modes for microgrid applications
US8514601B2 (en) 2009-08-17 2013-08-20 Ideal Power Converters, Inc. Power conversion with added pseudo-phase
CN104300771B (zh) 2006-06-06 2018-10-30 威廉·亚历山大 通用功率变换器
US7518885B2 (en) 2006-10-04 2009-04-14 Power Integrations, Inc. Method and apparatus for a control circuit with multiple operation modes
US9479405B1 (en) * 2008-04-17 2016-10-25 Narus, Inc. Transaction based network application signatures for text based protocols
TWI381169B (zh) * 2009-01-14 2013-01-01 Prolific Technology Inc 電壓穩壓電路
FR2943188B1 (fr) * 2009-03-11 2013-04-12 Renault Sas Dispositif de charge rapide pour un vehicule electrique.
US8050069B2 (en) * 2009-05-29 2011-11-01 General Electric Company Method and apparatus for electrical bus centering
CN102714465A (zh) 2009-06-29 2012-10-03 理想能量转换器有限公司 带有旁路能量转移电抗的消弧开关的功率转移器件、方法和系统
TW201134073A (en) * 2010-03-22 2011-10-01 Skynet Electronic Co Ltd Series resonant converter with overload delay and short circuit protection mechanism
US8648562B2 (en) * 2010-08-09 2014-02-11 Thomas A. Lipo Single power supply dual converter open-winding machine drive
US9030847B2 (en) * 2010-09-17 2015-05-12 Fairchild Korea Semiconductor Ltd. Inverter and driving method thereof
US8461718B2 (en) 2010-11-30 2013-06-11 Ideal Power Converters, Inc. Photovoltaic array systems, methods, and devices with bidirectional converter
TWI497890B (zh) * 2010-12-31 2015-08-21 Univ Nat Cheng Kung 具單一零電壓輔助電路之串接式轉換器
US8531858B2 (en) 2011-02-18 2013-09-10 Ideal Power, Inc. Power conversion with current sensing coupled through saturating element
DE102011121707A1 (de) * 2011-12-20 2013-07-04 Airbus Operations Gmbh Elektrisches System für ein Luftfahrzeug
CN102624263B (zh) * 2012-02-23 2016-05-18 陈一定 电容桥电感桥串联谐振变流器
KR102038119B1 (ko) 2012-11-09 2019-10-29 삼성전자주식회사 전자 장치, 전원 공급 장치 및 전원 공급 방법
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
TWI509972B (zh) * 2014-06-25 2015-11-21 Delta Electronics Inc 柔性切換式雙向電源轉換器及其操作方法
DE102015004162A1 (de) * 2015-04-01 2016-10-06 Hochschule Ostwestfalen-Lippe Schaltung und Verfahren für einen mehrphasigen Betrieb einer elektrischen Maschine
JP7110099B2 (ja) 2015-09-11 2022-08-01 インバーテッドパワー ピーティーワイ リミテッド １又は複数の誘導巻線を有する誘導負荷用のコントローラ
US11479139B2 (en) 2015-09-11 2022-10-25 Invertedpower Pty Ltd Methods and systems for an integrated charging system for an electric vehicle
KR101714593B1 (ko) * 2015-09-21 2017-03-10 서울과학기술대학교 산학협력단 V2g, v2h 기능을 갖는 전기자동차용 양방향 충전기
CN108347167B (zh) 2017-01-25 2021-07-13 通用电气公司 用于软切换dc—dc转换器的系统和方法
EP3622608A4 (en) 2017-05-08 2021-01-27 Invertedpower Pty Ltd VEHICLE CHARGING STATION
FR3068547B1 (fr) * 2017-06-30 2019-08-16 Stmicroelectronics (Tours) Sas Convertisseur ac/dc reversible a thyristors
US10363828B1 (en) * 2018-06-12 2019-07-30 Nio Usa, Inc. Systems and methods for regulating charging of electric vehicles
TWI684314B (zh) * 2019-04-30 2020-02-01 國立中山大學 Pwm/pfm雙模式充電系統
AU2020340323A1 (en) * 2019-08-26 2022-03-24 Georgia Tech Research Corporation Soft-switching current source inverters
AT523006B1 (de) * 2019-10-02 2022-05-15 Dynell Gmbh Bodenstromaggregat für das Bereitstellen von elektrischer Energie für Fluggeräte
TWI728927B (zh) * 2020-10-14 2021-05-21 廖益弘 零電壓切換雙向直交流轉換電路結構及其調變方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3953779A (en) * 1974-05-30 1976-04-27 Francisc Carol Schwarz Electronic control system for efficient transfer of power through resonant circuits
NL8103475A (nl) * 1981-07-23 1983-02-16 Hollandse Signaalapparaten Bv Energieomzetter.
US4477868A (en) * 1982-09-30 1984-10-16 General Electric Company High frequency series resonant dc-dc converter
US4523269A (en) * 1983-11-16 1985-06-11 Reliance Electric Company Series resonance charge transfer regulation method and apparatus
US4648017A (en) * 1985-02-06 1987-03-03 Reliance Electric Company Control of a series resonant converter
US4695933A (en) * 1985-02-11 1987-09-22 Sundstrand Corporation Multiphase DC-DC series-resonant converter
US4679129A (en) * 1985-05-10 1987-07-07 Nippon Telegraph And Telephone Corporation Series resonant converter
US4864483A (en) * 1986-09-25 1989-09-05 Wisconsin Alumni Research Foundation Static power conversion method and apparatus having essentially zero switching losses and clamped voltage levels
US4727469A (en) * 1987-03-23 1988-02-23 Reliance Comm/Tec Corporation Control for a series resonant power converter
US4853832A (en) * 1988-08-01 1989-08-01 University Of Toledo Cascaded resonant bridge converters
US4855888A (en) * 1988-10-19 1989-08-08 Unisys Corporation Constant frequency resonant power converter with zero voltage switching
US5010471A (en) * 1989-06-26 1991-04-23 Robert F. Frijouf Three-phase AC-to-AC series resonant power converter with reduced number of switches
US4942511A (en) * 1989-09-28 1990-07-17 Wisconsin Alumni Research Foundation Static power conversion apparatus using a high frequency series resonant DC link
US5270914A (en) * 1992-01-10 1993-12-14 Lauw Hian K Series resonant converter control system and method

Also Published As

Publication number Publication date
US5412557A (en) 1995-05-02
WO1994009559A1 (en) 1994-04-28
ATE191997T1 (de) 2000-05-15
DE69328433T2 (de) 2001-01-25
EP0665995A1 (en) 1995-08-09
EP0665995B1 (en) 2000-04-19
EP0665995A4 (en) 1995-06-16
TW281826B (ko) 1996-07-21
CA2145197A1 (en) 1994-04-28
AU677799B2 (en) 1997-05-08
DE69328433D1 (de) 2000-05-25
AU5326894A (en) 1994-05-09
KR950703810A (ko) 1995-09-20
BR9307254A (pt) 1999-06-29

Similar Documents

Publication Publication Date Title
KR100278500B1 (ko) 단일 극성의 직렬 공진 변환기
US6330170B1 (en) Soft-switched quasi-single-stage (QSS) bi-directional inverter/charger
Zhang et al. Single-phase three-level boost power factor correction converter
De Doncker et al. The auxiliary resonant commutated pole converter
US4833584A (en) Quasi-resonant current mode static power conversion method and apparatus
Matsui et al. High-frequency link DC/AC converter with suppressed voltage clamp circuits-naturally commutated phase angle control with self turn-off devices
US4730242A (en) Static power conversion and apparatus having essentially zero switching losses
Bernet et al. A matrix converter using reverse blocking NPT-IGBTs and optimized pulse patterns
CN100399697C (zh) 绕线式转子感应电动机的控制器
JP3416948B2 (ja) 正弦波入力コンバータ回路
Yuan et al. ARCPI resonant snubber for the neutral-point-clamped inverter
CN111478612A (zh) 一种相位关联稳压管钳位的辅助谐振换流极逆变器
Chen et al. Novel static inverters with high frequency pulse DC link
Zhang et al. A SiC and Si hybrid five-level unidirectional rectifier for medium voltage applications
Norrga et al. A three-phase soft-switched isolated AC/DC converter without auxiliary circuit
Bhat et al. A novel utility interfaced high-frequency link photovoltaic power conditioning system
US5680301A (en) Series/parallel resonant converter
Yuan et al. Zero-voltage switching for three-level capacitor clamping inverter
JP7121971B2 (ja) 三相ａｃ－ｄｃコンバータ
Teichmann et al. ARCP soft-switching technique in matrix converters
JP3013697B2 (ja) スイッチング電源装置
Vodovozov et al. Power electronic converters
Yuan et al. Evaluation of soft switching techniques for the neutral-point-clamped (NPC) inverter
Ljusev et al. Safe-commutation principle for direct single-phase ac-ac converters for use in audio power amplification
Shu et al. Universal control scheme to achieve seamless dynamic transition of dual-active-bridge converters using zero-current-prediction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee