KR100277433B1 - Address selection part of input / output module in PLC - Google Patents
Address selection part of input / output module in PLC Download PDFInfo
- Publication number
- KR100277433B1 KR100277433B1 KR1019980004211A KR19980004211A KR100277433B1 KR 100277433 B1 KR100277433 B1 KR 100277433B1 KR 1019980004211 A KR1019980004211 A KR 1019980004211A KR 19980004211 A KR19980004211 A KR 19980004211A KR 100277433 B1 KR100277433 B1 KR 100277433B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- data
- output module
- address
- output
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
본 발명은 PLC에서 입/출력 모듈의 어드레스 선택부에 관한 것으로, 중앙처리장치와 입/출력 모듈로 구성한 PLC의 입/출력 모듈에서 N 개의 데이터 블록을 갖고 있는 입/출력 모듈에 데이터를 쓰거나, 입/출력 모듈의 데이터를 읽을 경우에 하나의 입/출력 모듈에 대해 한 가지에서 입/출력 모듈의 어드레스 조합으로 N개 데이터 블록에 대한 읽기와 쓰기가 가능하도록 하고,The present invention relates to an address selection unit of an input / output module in a PLC, and writes data to an input / output module having N data blocks in an input / output module of a PLC configured as a central processing unit and an input / output module, When reading data of input / output module, it is possible to read and write N data blocks with one to input / output module address combination for one input / output module.
상기 N개의 데이터 블록을 설정하기 위하여 입/출력 모듈의 내부에 어드레스 증가회로를 내장하여 초기화신호에 의해 입/출력 모듈의 데이터 읽기 또는 입/출력 모듈에 데이터를 쓰기의 재시도가 가능하도록 하고,In order to set the N data blocks, an address increase circuit is built in the input / output module to enable retry of reading data from the input / output module or writing data to the input / output module by an initialization signal.
상기 어드레스 증가회로의 초기화신호를 모듈정보 읽기신호로 대체함으로써 신뢰성의 향상과 고속화는 물론 베이스 플레이트의 구성이 간단해지도록 한 것이다.By replacing the initialization signal of the address increase circuit with a module information read signal, the configuration of the base plate can be simplified as well as to improve the reliability and speed.
Description
본 발명은 중앙처리장치와 입/출력 모듈 등으로 구성된 PLC에서에서 입/출력 모듈의 어드레스 선택부에 관한 것으로, 특히 N개의 데이터 블록을 포함한 하나의 입/출력 모듈의 데이터를 읽고 쓸 때 선택선들의 한가지 조합에 의해 지정하는 것이 가능하게 하여 선택선들의 수를 줄이면서 베이스 플레이트의 구성을 간략하게 하는 동시에 시스템의 신뢰도를 향상시키도록 한 PLC에서 입/출력 모듈의 어드레스 선택부에 관한 것이다.The present invention relates to an address selector of an input / output module in a PLC consisting of a central processing unit and an input / output module, and the like, particularly when selecting and reading data of one input / output module including N data blocks. It is possible to designate by one combination of simplifies the configuration of the base plate while reducing the number of selection lines, and at the same time improves the reliability of the system.
일반적으로 PLC(Programable Logic Controller, 프로그램 가능 논리제어, 프로그램 가능 제어장치)는 입력, 출력, 기억, 연산 제어부를 갖추어 컴퓨터와 유시한 기능을 수행하는 시퀸스 제어장치이다.In general, a programmable logic controller (PLC) is a sequence control device that performs an analogous function with a computer having an input, an output, a memory, and an operation control unit.
그리고 상기의 PLC는 산업용 제어업무에 사용되는 장치로서 높은 신뢰성과 간편한 제어 소프트웨어, 유지 보수의 간편성, 저렴한 가격 등의 특징을 갖고 있기 때문에 많은 분야에서 이용하고 있으며, 그 적용 분야로는 대, 중, 소규모의 공장자동화나 송유관 가스관의 감시제어, 각종 시퀸스제어 등에 사용되고 있다.In addition, the PLC is used in many industrial fields because it is a device used for industrial control tasks and has high reliability, simple control software, ease of maintenance, and low price. It is used for small scale factory automation, monitoring and control of oil pipeline gas pipe, and various sequence control.
즉 종래에는 도 1에 도시한 것과 같이 제어 및 연산을 수행하는 중앙처리장치(1)와,That is, the central processing unit (1) for performing the control and operation as shown in Figure 1,
외부의 입출력장치로 부터의 입력 또는 상기 중앙처리장치(1)로 부터의 출력을 인터페이스하는 입출력 인터페이스(3)와,An input / output interface 3 for interfacing input from an external input / output device or output from the central processing unit 1;
사용자의 프로그램을 입력시키기 위한 프로그램 입력장치(4)와,A program input device 4 for inputting a user program,
상기 중앙처리장치(1)로 부터의 제어신호에 따라 입출력 데이터를 저장하였다가 출력하는 메모리(2)들로 구성하여 중앙처리장치(1)에서 프로그램 입력장치(4)를 통해 입력되는 사용자 프로그램을 메모리(2)의 저장영역에 저장시킨 후 입출력 인터페이스(3)를 통해 입력되는 데이터를 메모리(2)에 저장하면서 이에 대한 연산을 수행한 후 이를 콘트롤하기 위한 제어신호를 입출력 인터페이스(3)를 통해 출력하도록 하였다.The memory 2 stores and outputs input and output data according to the control signal from the central processing unit 1, and the user program inputted through the program input device 4 in the central processing unit 1 is configured. After storing the data input through the input / output interface 3 in the storage area of the memory 2 and performing the operation on the memory 2, the control signal for controlling it through the input / output interface 3 Output.
그러나 상기와 같은 종래의 PLC에 의하여서는 외부 상태를 읽어들이는 입력부와 연산결과를 외부로 출력하는 출력부가 PLC 기능의 고도화, 다양화 요구에 의해 상당히 많은 양의 데이터 처리능력이 요구되고 있으며, 이에 따라 이들 입출력 인터페이스(3)를 통해 데이터를 보내기 위한 어드레스 선들도 증가하여 베이스 플레이트의 구성이 복잡해지게 된다.However, according to the conventional PLC as described above, an input unit for reading an external state and an output unit for outputting an operation result to the outside are required a considerable amount of data processing capacity due to the advancement and diversification of the PLC function. Accordingly, address lines for sending data through these input / output interfaces 3 also increase, which complicates the construction of the base plate.
즉, 중앙연산처리장치(1)에서 N개의 데이터 블록으로 이루어진 입/출력 모듈의 데이터를 읽거나 쓰기 위하여는 m = logN / log 2 개 이상의 선택선이 필요하였고, 입/출력 모듈의 수가 K개인 경우 이들을 선택하기 위한 선들이 h = log K / log 2 이상이 필요하게 되어 전체적으로는 m + h 이상의 선들이 필요하게 되므로 베이스 플레이트의 회로가 복잡해지고 이에 따라 신뢰성도 떨어지게 되는 단점이 있었다.That is, in order to read or write data of an input / output module composed of N data blocks in the central processing unit 1, m = logN / log or more selection lines are required, and the number of input / output modules is K In this case, since lines for selecting them require h = log K / log 2 or more, and overall m + h or more lines are required, the circuit of the base plate is complicated and the reliability thereof is also reduced.
이에 따라 본 발명은 N개의 데이터 블록을 포함한 하나의 입/출력 모듈의 데이터를 읽고 쓸 때 선택선들의 한가지 조합에 의해 지정하는 것이 가능하게 하여 선택선들의 수를 줄여 베이스 플레이트의 구성을 간략화하면서 시스템의 신뢰도를 향상시키도록 한 PLC에서 입/출력 모듈의 어드레스 선택부를 제공하는 것을 그 목적으로 한다.Accordingly, the present invention makes it possible to designate by one combination of selection lines when reading and writing data of one input / output module including N data blocks, thereby simplifying the configuration of the base plate by reducing the number of selection lines. It is an object of the present invention to provide an address selector of an input / output module in a PLC so as to improve the reliability.
이와 같은 목적을 달성하기 위한 본 발명은 중앙처리장치와 입/출력 모듈로 이루어진 PLC에서 N 개의 데이터 블록을 갖고 있는 입/출력 모듈에 데이터를 쓰거나, 입/출력 모듈의 데이터를 읽을 경우에 하나의 입/출력 모듈에 대해 한 가지에서 입/출력 모듈의 어드레스 조합으로 N개 데이터 블록에 대한 읽기와 쓰기가 가능하도록 하여 적은 어드레스 선의 사용이 가능하도록 하고,In order to achieve the above object, the present invention relates to an input / output module having N data blocks or a read / write module data in a PLC consisting of a central processing unit and an input / output module. For one input / output module, the address combination of the input / output module enables reading and writing of N data blocks so that fewer address lines can be used.
상기 N개의 데이터 블록을 설정하기 위하여 베이스 플레이트의 내부에 어드레스 증가회로를 내장하여 초기화신호에 의해 입/출력 모듈의 데이터 읽기 또는 입/출력 모듈에 데이터를 쓰기의 재시도가 가능하도록 하고,In order to set the N data blocks, an address increase circuit is built in the base plate to enable retry of reading data from an input / output module or writing data to an input / output module by an initialization signal.
상기 어드레스 증가회로의 초기화신호를 모듈정보 읽기신호로 대체함으로써 신뢰성의 향상과 고속화가 가능하도록 한 것이다.By replacing the initialization signal of the address increase circuit with a module information read signal, it is possible to improve the reliability and speed up.
도 1은 종래 PLC의 구성을 개략적으로 도시한 블럭도.1 is a block diagram schematically showing the configuration of a conventional PLC.
도 2는 본 발명의 전체적인 구성을 개략적으로 도시한 블럭도.Figure 2 is a block diagram schematically showing the overall configuration of the present invention.
도 3은 본 발명의 주요 부분의 구성을 도시한 블럭도.3 is a block diagram showing the configuration of the main parts of the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11 : 메인 콘트롤러 15 : 중앙처리장치측 인터페이스부11: main controller 15: central processing unit side interface
16 : 이중화 래치부 19 : 어드레스 증가회로16: redundant latch unit 19: address increasing circuit
20, 20a, 20b ... 20n : 입/출력 데이터용 메모리20, 20a, 20b ... 20n: Memory for input / output data
21 : 타입 발생회로21: type generating circuit
이하 본 발명을 첨부 도면에 의거 상세히 기술하여 보면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2은 전체적인 구성을 개략적으로 도시한 것으로서,Figure 2 schematically shows the overall configuration,
중앙처리장치(10)에서 메인 콘트롤러(11)의 제어를 받는 베이스 플레이트(12)에서 입출력 모듈(13)의 입/출력회로(14)에 데이터를 주거나 받을 때에는 중앙처리장치측 인터페이스부(15)를 통하여 이중화 래치(16)에 데이터를 쓰거나 읽도록 하고,When the base plate 12 under the control of the main controller 11 in the central processing unit 10 transmits or receives data to the input / output circuit 14 of the input / output module 13, the central processing unit side interface unit 15 Write or read data to the redundant latch 16 via
상기 입/출력회로(14)에서 데이터를 주거나 받을 경우에는 입/출력측 인터페이스부(17)를 통하여 이중화 래치(16)에 데이터를 쓰거나 읽도록 하고,When the data is transmitted or received by the input / output circuit 14, the data may be written to or read from the redundant latch 16 through the input / output interface 17.
사용자의 선택에 따른 제어신호를 전달받는 타입 설정부(18)에 의해 이중화 래치(16)의 데이터의 흐름 방향이 결정되도록 한 것이다.The data flow direction of the redundant latch 16 is determined by the type setting unit 18 receiving the control signal according to the user's selection.
도 3은 어드레스 선택부를 포함하는 주요 부분의 구성을 나타낸 것으로,3 shows a configuration of a main part including an address selector,
상기 중앙처리장치측 인터페이스부(15)는 상기의 이중화 래치(16)와 데이터를 주고 받으면서 메인 콘트롤러(11)로 부터 동작에 따른 제어신호를 전달받도록 하고,The central processing unit side interface unit 15 receives data from the main controller 11 and transmits a control signal according to an operation while exchanging data with the redundancy latch 16.
상기 메인 콘트롤러(11)로 부터 모듈정보 읽기신호를 전달받는 타입 발생회로(21)에서는 상기의 중앙처리장치측 인터페이스부(15)에 타입의 변화에 따른 제어신호를 출력하여 데이터를 쓰거나 읽도록 하고,The type generator circuit 21 receiving the module information read signal from the main controller 11 outputs a control signal according to the type change to the CPU side interface unit 15 to write or read data. ,
상기의 타입 발생회로(21)로 전달되는 타입의 변화에 따른 모듈정보 읽기신호를 직접 전달받아 입/출력 모듈의 변화에 따라 어드레스신호를 초기화하는 어드레스 증가회로(19)에서는 상기의 중앙처리장치측 인터페이스부(15)로 부터 읽기/쓰기신호를 전달받으면서 하나씩 증가하는 어드레스신호(add1)(add2)(add3)(add4)를 다수의 입/출력 데이터용 메모리(20)(20a)(20b)...(20n)에 전달하여 상기의 중앙처리장치측 인터페이스부(15)으로 부터 입력되는 데이터를 해당 입/축력 데이터용 메모리(20)∼(20n)에 저장하거나 해당 입/출력 데이터용 메모리(20)∼(20n)에 저장된 데이터를 상기의 중앙처리장치측 인터페이스부(15)로 출력하도록 한 것이다.In the address increasing circuit 19 which directly receives the module information read signal according to the change of the type transmitted to the type generating circuit 21 and initializes the address signal according to the change of the input / output module, the central processing unit side Address signals add1 (add2) (add3) and add4 (add4) which are incremented by one while receiving a read / write signal from the interface unit (15). To 20n to store data input from the CPU side interface unit 15 in the input / output data memories 20 to 20n or to the corresponding input / output data memory ( The data stored in 20) to (20n) is outputted to the CPU side interface unit 15 described above.
이와 같이 구성한 본 발명의 PLC에서 입/출력 모듈의 어드레스 선택부는 중앙처리장치(10)의 메인 콘트롤러(11)에서 입/출력 모듈(13)로 데이터가 전달하거나, 입/출력 모듈(13)에서 중앙처리장치(10)의 메인 콘트롤러(11)로 데이터를 전달하는 상태가 베이스 플레이트의 신호선의 수를 줄이면서 빠르고 안정되게 행하여지도록 한 것으로서,In the PLC of the present invention configured as described above, the address selector of the input / output module transfers data from the main controller 11 of the central processing unit 10 to the input / output module 13 or from the input / output module 13. As the state of transmitting data to the main controller 11 of the central processing unit 10 is performed quickly and stably while reducing the number of signal lines of the base plate,
중앙처리장치(11)에서 입/출력 모듈(13)로 데이터가 전달하는 경우에는 타입 설정부(18)에 의해 데이터의 전달방향에 따른 모듈의 기능이 결정된 상태이고 중앙처리장치(10)에서 중앙처리장치측 인터페이스부(15)를 통하여 래치신호를 출력하면서 이중화 래치(16)에 데이터를 기록하면, 입/출력 모듈(13)에서는 읽기신호를 출력하면서 이중화 래치(16)에서 전달받은 데이터를 입/출력 모듈측 인터페이스부(17)를 통해 읽어들이면 된다.When data is transferred from the central processing unit 11 to the input / output module 13, the function of the module according to the data transfer direction is determined by the type setting unit 18, and the central processing unit 10 has a central function. When data is written to the redundancy latch 16 while outputting the latch signal through the processing unit side interface unit 15, the input / output module 13 inputs the data received from the redundancy latch 16 while outputting the read signal. This can be read through the interface module 17 on the output module side.
여기서 상기의 중앙처리장치(10)에서 중앙처리장치측 인터페이스부(15)에 데이터를 전달하거나 전달받을 때 베이스 플레이트(12)의 선택선들의 수를 줄여 내부의 구성이 간단하고 속도가 빨라지도록 한다.Herein, when the central processing unit 10 transmits or receives data from the central processing unit side interface unit 15, the number of selection lines of the base plate 12 is reduced so that the internal configuration is simple and speed is increased. .
중앙처리장치측 인터페이스부(15)에 이중화 래치(16)로 부터의 데이터가 전달되어 이를 입력받을 경우에는 메인 콘트롤러(11)에서 중앙처리장치측 인터페이스부(15)로 데이터의 쓰기에 따른 제어신호를 전달한다.When the data from the redundant latch 16 is transferred to the central processing unit side interface unit 15 and is input thereto, the control signal according to the writing of data from the main controller 11 to the central processing unit side interface unit 15. To pass.
그리고 메인 콘트롤러(11)로 부터 모듈정보 읽기신호를 전달받는 타입 발생회로(21)에서 상기의 중앙처리장치측 인터페이스부(15)에 타입의 변화에 따른 제어신호를 전달하여 저장된 데이터를 내부의 입/출력 데이터용 메모리(20a)∼(20n)에 전달하도록 한다.Then, the type generator circuit 21 receiving the module information read signal from the main controller 11 transmits the control signal according to the change of the type to the interface unit 15 of the CPU side, and stores the stored data therein. To the memory 20a to 20n for output data.
상기의 타입 발생회로(21)로 전달되는 타입의 변화에 따른 모듈정보 읽기신호를 직접 전달받는 어드레스 증가회로(19)에서는 입/출력 모듈의 변화에 따라 어드레스신호를 초기화하고, 상기의 중앙처리장치측 인터페이스부(15)로 부터 쓰기신호가 전달되면 어드레스신호(add1)(add2)(add3)(add4)를 하나씩 증가시키면서 다수의 입/출력 데이터용 메모리(20)...(20n)에 전달하여 상기의 중앙처리장치측 인터페이스부(15)으로 부터 입력되는 데이터를 해당 입/축력 데이터용 메모리(20)∼(20n)에 순차적으로 저장한다.In the address increasing circuit 19 which directly receives the module information read signal according to the change of the type transmitted to the type generating circuit 21, the address signal is initialized according to the change of the input / output module, and the central processing unit When the write signal is transmitted from the side interface unit 15, the address signals add1, add2, add3, and add4 are transmitted to the plurality of input / output data memories 20 ... 20n. The data input from the central processing unit side interface unit 15 is sequentially stored in the memory 20 to 20n for the input / output data.
한편, 입/출력 데이터용 메모리(20)∼(20n)에 저장된 데이터를 중앙처리장치측 인터페이스부(15)를 통해 이중화 래치(16)로 전달하고자 할 경우에는 메인 콘트롤러(11)에서 중앙처리장치측 인터페이스부(15)로 데이터의 읽기에 따른 제어신호를 전달한다.On the other hand, when the data stored in the memory 20 to 20n for input / output data is to be transferred to the redundancy latch 16 through the central processing unit side interface unit 15, the central processing unit 11 in the central processing unit. The control interface according to the reading of the data is transmitted to the side interface unit 15.
그리고 메인 콘트롤러(11)로 부터 모듈정보 읽기신호를 전달받는 타입 발생회로(21)에서 상기의 중앙처리장치측 인터페이스부(15)에 타입의 변화에 따른 제어신호를 전달하여 내부의 입/출력 데이터용 메모리(20a)∼(20n)에 저장된 데이터를 순차적으로 전달받도록 한다.In addition, the type generator circuit 21 receiving the module information read signal from the main controller 11 transmits a control signal according to the type change to the central processing unit side interface unit 15 so as to input / output data therein. The data stored in the memory 20a to 20n is sequentially received.
상기의 타입 발생회로(21)로 전달되는 타입의 변화에 따른 모듈정보 읽기신호를 직접 전달받는 어드레스 증가회로(19)에서는 입/출력 모듈의 변화에 따라 어드레스신호를 초기화하고, 상기의 중앙처리장치측 인터페이스부(15)로 부터 읽기신호가 전달되면 어드레스신호(add1)(add2)(add3)(add4)를 하나씩 증가시키면서 다수의 입/출력 데이터용 메모리(20)...(20n)에 전달하여 해당되는 입/출력 데이터용 메모리(20)∼(20n)에 저장된 데이터를 순차적으로 읽어서 상기의 중앙처리장치측 인터페이스부(15)로 출력한다.In the address increasing circuit 19 which directly receives the module information read signal according to the change of the type transmitted to the type generating circuit 21, the address signal is initialized according to the change of the input / output module, and the central processing unit When a read signal is transmitted from the side interface unit 15, the address signals add1, add2, add3, and add4 are transmitted to the plurality of input / output data memories 20 ... 20n. The data stored in the corresponding memory 20 to 20n are sequentially read and output to the central processing unit side interface unit 15.
따라서 본 발명의 PLC에서 입/출력 모듈의 어드레스 선택부에 의하여서는 N개의 메모리로 이루어진 입출력 모듈로 부터 데이터를 읽거나 쓸경우, 하나의 어드레스선 조합에 의해 메모리의 내용을 읽거나 쓰게 함으로써 베이스 플레이트의 회로 및 중앙처리장치의 회로를 간소화하여 전체 시스템의 신뢰성을 향상기키도록 한 것이다.Therefore, in the PLC of the present invention, when the input / output module's address selection unit reads or writes data from an input / output module composed of N memories, the base plate is read or written by one address line combination. The circuit of the system and the circuit of the central processing unit are simplified to improve the reliability of the whole system.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004211A KR100277433B1 (en) | 1998-02-12 | 1998-02-12 | Address selection part of input / output module in PLC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004211A KR100277433B1 (en) | 1998-02-12 | 1998-02-12 | Address selection part of input / output module in PLC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069763A KR19990069763A (en) | 1999-09-06 |
| KR100277433B1 true KR100277433B1 (en) | 2001-01-15 |
Family
ID=65893767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004211A KR100277433B1 (en) | 1998-02-12 | 1998-02-12 | Address selection part of input / output module in PLC |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100277433B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890013916A (en) * | 1988-02-22 | 1989-09-26 | 강진구 | Serial data transmission method and device that does not need addressing of input / output module in programmable logic controller |
-
1998
- 1998-02-12 KR KR1019980004211A patent/KR100277433B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890013916A (en) * | 1988-02-22 | 1989-09-26 | 강진구 | Serial data transmission method and device that does not need addressing of input / output module in programmable logic controller |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069763A (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105474319B (en) | For configuring the device and method of the I/O of the memory of mixing memory module | |
| US7221617B2 (en) | Backwards-compatible memory module | |
| US6507581B1 (en) | Dynamic port mode selection for crosspoint switch | |
| JPS6349319B2 (en) | ||
| CN101401078B (en) | Memory apparatus, its control method, its control program, memory card, circuit board, and electronic device | |
| EP1251520B1 (en) | Random access memory | |
| US5269012A (en) | Stack memory system including an address buffer for generating a changed address by inverting an address bit | |
| KR100277433B1 (en) | Address selection part of input / output module in PLC | |
| KR20050067517A (en) | Semiconductor memory device with tag block for decoding row address efficiently | |
| KR19990056396A (en) | Semiconductor memory device having simultaneous column select line activation circuit and method for controlling column select line | |
| CN101853198A (en) | Detection method, equipment and system of address bus | |
| US4982379A (en) | Semiconductor memory device having associative function | |
| US20230315306A1 (en) | Logic simulation device and logic simulation program | |
| KR960004257B1 (en) | Memory board for control program and data storage | |
| CN103594110A (en) | Memory structure replacing dual-port static memory | |
| KR19990069762A (en) | PLC data input / output device | |
| US4775929A (en) | Time partitioned bus arrangement | |
| KR930020458A (en) | Pipelined Memory Systems | |
| JPH11214520A (en) | Semiconductor integrated device | |
| SU1564633A1 (en) | Device for addressing immediate-access memory | |
| KR100202661B1 (en) | Memory control circuit | |
| CN114155900A (en) | Initialization circuit and initialization method of FPGA chip | |
| CN113436661A (en) | Data read-write control circuit for flash type programmable logic device | |
| JP2568443B2 (en) | Data sizing circuit | |
| CN114780457A (en) | Memory, operating method thereof and memory system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090707 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |